專利名稱：延遲電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種延遲電路，特別是涉及一種相對于一外部施加的電壓能具有一恒定時間的改進(jìn)型延遲電路。
如

圖1所示，通常的延遲電路包括多個倒相器IN1至INn，和多個NMOS晶體管NM1′至NMn-1′，這些NMOS晶體管的漏極和源極被共同分別連接到一個地電壓VSS。
倒相器IN1至INn中的每一個包括PMOS晶體管PM1至PMn中的相應(yīng)一個和NMOS晶體管NM1至NMn-1中的相應(yīng)一個，它們的柵極以串聯(lián)方式共同連接在一個外部施加的電壓VCC和一個地電壓VSS之間，從而構(gòu)成一個輸入端，它們的漏極被公共連接，從而構(gòu)成一個輸出端。
現(xiàn)在將參考圖2對通常的延遲電路的工作進(jìn)行描述。
首先，當(dāng)一輸入信號V1從一低電平轉(zhuǎn)換為高電平時，第一倒相器IN1的NMOS晶體管NM1導(dǎo)通。
此時，根據(jù)通過NMOS晶體管NM1的有效導(dǎo)通電阻和輸出端的有效電容之間的相乘獲得的值確定來自倒相器IN1的輸出信號的傳輸時間，以便有可能利用上述的傳輸時間輸出一個比輸入電壓V1延遲了的輸出電壓VO。
這里，倒相器輸出端的有效電容是來自第一倒相器IN1的MOS晶體管的信號值與來自另一電路的倒相器IN2的柵極電容之間的和。
如圖2所示，在通常的延遲電路中，當(dāng)外部施加電壓VCC降低時，該有效電容值維持在一預(yù)定值。此外，因為有效導(dǎo)通電阻是與柵極和源極之間的電勢差Vgs與一閾值電壓Vth之間的差成反比，由于有效導(dǎo)通電阻增加，延遲時間由時間常數(shù)RC確定，所以延遲時間增加。此外，當(dāng)外部施加電壓VCC增加時，柵極的電勢增加，而有效導(dǎo)通電阻降低，從而該延遲時間被降低。
反之，當(dāng)外部施加電壓VCC增加時，該延遲時間降低。
因此，本發(fā)明的一個目的是提供一種延遲電路，它克服了在現(xiàn)有技術(shù)中遇到的上述問題。
本發(fā)明的另一個目的是提供一種能夠維持一恒定延遲時間的改進(jìn)型延遲電路。
為了實現(xiàn)上述目的，提供一種延遲電路，其包括多個以串聯(lián)連接的第一延遲電路和一個可變電容器，每個第一延遲電路具有一個使輸入電壓信號倒相的倒相器，所述可變電容器連接到該倒相器的輸出端。
通過下面的描述，本發(fā)明的其他優(yōu)點，目的和特征將會變得更明顯。
通過下面所給的詳細(xì)描述并參考僅以說明方式給出的附圖，本發(fā)明將會變得更清楚(并不對本發(fā)明構(gòu)成限制)，其中圖1是說明通常延遲電路的電路圖；圖2是說明一外部電壓與圖1電路的延遲時間之間關(guān)系的曲線；圖3是說明根據(jù)本發(fā)明的一延遲電路的電路圖；圖4是說明一外部電壓與圖3電路的延遲時間之間關(guān)系的曲線；圖5是說明由一NMOS晶體管構(gòu)成的電容器的柵-源極電壓與一電容之間關(guān)系的曲線；圖6是說明一輸入電壓與一第一倒相器輸出電壓之間關(guān)系的曲線；圖7是說明根據(jù)本發(fā)明的在一個三溝槽結(jié)構(gòu)中構(gòu)成的延遲電路的剖視圖。
如圖3所示，根據(jù)本發(fā)明的延遲電路包括多個倒相器INV1至INVn，和多個NMOS晶體管NMC1至NMCn-1，每個NMOS晶體管的柵極被連接到倒相器INV1至INVn的輸出端的相應(yīng)之一，而漏極和源極分別共同地與一地電壓VSS連接，其中一個電容襯底電壓被施加到一個襯底上。
這里，倒相器INV1至INVn的柵極被公共連接，用于形成一個輸入端，而其漏極被公共連接用于構(gòu)成一個輸出端。此外，在每個倒相器INV1至INVn中，其源極分別與襯底連接的PMOS晶體管PMI1至PMIn和其中倒相襯底電壓VBBI與該襯底連接的NMOS晶體管NMI1至NMIn以串聯(lián)方式連接在外部施加電壓VCC和地電壓VSS之間。
現(xiàn)在將參考附圖對根據(jù)本發(fā)明的延遲電路進(jìn)行描述。
首先，當(dāng)一輸入信號IN從一低電平轉(zhuǎn)換為高電平時，第一倒相器INV1的NMOS晶體管NMI1導(dǎo)通。此時，根據(jù)通過倒相器INV1的NMOS晶體管NM1的有效導(dǎo)通電阻和輸出端的有效電容之間的相乘獲得的值確定用于傳輸來自倒相器INV1的輸出信號的所需時間，以便利用該乘得的值使該輸出信號OUT延遲，從而延遲一個傳輸時間。
與現(xiàn)有技術(shù)不同，在本發(fā)明中，一個電容器襯底電壓VBBC被分別加到電容器C1至Cn-1的NMOS晶體管NMC1至NMCn的襯底中，用于防止延遲時間根據(jù)外部施加電壓VCC的變化而變化。
因此，由于由NMOS晶體管NMI1至NMIn-1構(gòu)成的電容器C1至Cn-1每個都具有一恒定電容CoxLW，所以當(dāng)一超過閾值電壓Vth的電壓被分別施加到各柵極時，此時利用上述的特征通過調(diào)整施加到該電容器的NMOS晶體管NMC1至NMCn的襯底上的電容器襯底電壓VBBC增加該閾值電壓Vth，另一電路的倒相器INV2至INVn的柵極電容變?yōu)樘幱诋?dāng)一較低外部電壓VCC被輸入時不發(fā)生由電容器C1至Cn-1產(chǎn)生的延遲的狀態(tài)的該倒相器輸出端的有效電容。因此，相對于當(dāng)一外部施加的較低電壓LOW VCC輸入時被增加的有效導(dǎo)通電阻獲得一個時間常數(shù)(RC)延遲時間是可能的。
此外，當(dāng)一個較高的電源電壓HIGH VCC被輸入時，因為該外部施加電壓VCC大于由NMOS晶體管NMC1至NMCn構(gòu)成的電容器C1至Cn-1的閾值電壓Vth，所以由于晶體管導(dǎo)通電阻使得時間常數(shù)(RC)延遲時間類似于較低電壓LOW VCC的情況被維持，因為該時間常數(shù)(RC)延遲時間和NMOS晶體管NMC1至NMCn-1的電容Cg對上述情況產(chǎn)生了影響。
圖6是說明一輸入電壓與一第一倒相器輸出電壓之間關(guān)系的曲線。如其中所示，當(dāng)輸出電壓VO1小于第一電容器C1的第一NMOS晶體管NMC1的閾值電壓Vth1時，傾斜度增加，因為倒相器INV1的輸出端的有效電容被減小。
圖7是說明根據(jù)本發(fā)明的在一個三溝槽結(jié)構(gòu)中構(gòu)成的延遲電路的剖視圖。如其中所示，在一個P-型襯底中形成有一個第一P溝槽P-WELL和第一和第二深n溝槽DN WELL1和DN WELL2。在第一和第二深n溝槽DN WELL1和DN WELL2中分別構(gòu)造有第二和第三P溝槽。此外，在第一P溝槽中構(gòu)造有倒相器的一個PMOS晶體管，在第二和第三P溝槽中構(gòu)造有倒相器的第一和第二NMOOS晶體管和電容器。如圖7所示，第一和第二襯底電壓VBBI和VBBC被施加到第二和第三P溝槽，以便通過上述的結(jié)構(gòu)實施所述第一延遲電路。
因此，在根據(jù)本發(fā)明的延遲電路中，一個預(yù)定電壓被分別不同地施加到所述倒相器的NMOS晶體管和所述電容器的NMOS晶體管的襯底上，以便這兩個襯底具有不同的閾值電壓，從而獲得一個與外部施加電壓的變化無關(guān)的恒定的延遲時間。
雖然為了說明的目的對本發(fā)明的優(yōu)選實施例進(jìn)行了描述，但本領(lǐng)域的技術(shù)人員將會明白，可以做出各種改進(jìn)、添加和替換，而不脫離所附權(quán)利要求中限定的本發(fā)明的范圍和精神。
權(quán)利要求
1．一種延遲電路，包括多個以串聯(lián)連接的第一延遲電路和一個可變電容器，每個第一延遲電路具有一個使輸入電壓信號倒相的倒相器，所述可變電容器連接到該倒相器的輸出端。
2．根據(jù)權(quán)利要求1的延遲電路，其中所述倒相器的各柵極公共連接，以形成一輸入端，所述電路還包括一個其源極與第一電源電壓連接的PMOS晶體管，和一個其漏極與該PMOS晶體管公共連接以形成一輸出端和其源極與第二電源電壓連接的NMOS晶體管。
3．根據(jù)權(quán)利要求2的延遲電路，其中所述PMOS晶體管的襯底與該PMOS晶體管的源極連接。
4．根據(jù)權(quán)利要求2的延遲電路，其中所述NMOS晶體管的襯底具有一個與其源極電勢不同的電勢。
5．根據(jù)權(quán)利要求2的延遲電路，其中所述第一和第二電源電壓分別是一個外部施加電壓和一個地電壓。
6．根據(jù)權(quán)利要求1的延遲電路，其中所述可變電容器包括一個NMOS晶體管，其柵極被用于第一電極，其源極和漏極被公共連接以形成第二電極。
7．根據(jù)權(quán)利要求5的延遲電路，其中所述NMOS晶體管的襯底具有一個與其源極電勢不同的電勢。
8．根據(jù)權(quán)利要求1的延遲電路，其中所述延遲電路和所述可變電容器在一個具有三溝槽結(jié)構(gòu)的半導(dǎo)體襯底上形成。
全文摘要
一種能夠維持一恒定延遲時間的延遲電路。該電路包括多個以串聯(lián)連接的第一延遲電路和一個可變電容器,每個第一延遲電路具有一個使輸入電壓信號倒相的倒相器,所述可變電容器連接到該倒相器的輸出端。
文檔編號H03K5/00GK1216880SQ9810071
公開日1999年5月19日 申請日期1998年3月6日 優(yōu)先權(quán)日1997年11月1日
發(fā)明者崔烘碩 申請人:Lg半導(dǎo)體株式會社