一種大范圍線性可調(diào)延時電路及調(diào)阻方法
【專利說明】一種大范圍線性可調(diào)延時電路及調(diào)阻方法
[0001]
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及一種大范圍線性可調(diào)延時電路及調(diào)阻方法。
【背景技術(shù)】
[0003]延時電路一般由振蕩電路和計數(shù)器組成。用電阻、電容及CMOS門電路構(gòu)成的多諧振蕩器電路，是延時電路的基本單元，這種延時電路有著較為廣泛的應(yīng)用?，F(xiàn)代電子產(chǎn)品的模塊化趨勢使得延時電路的振蕩部分和計數(shù)器部分集成在一起，僅需要兩個引出端來外接延時電阻，通過改變外接延時電阻值達到了延時可調(diào)的目的。在電路內(nèi)部，運用T型電阻網(wǎng)絡(luò)替代初始的延時電阻，解決了延時電路大范圍延時的非線性問題，得到了一種大范圍線性可調(diào)延時電路。
[0004]這種大范圍線性可調(diào)延時電路，對延時電容的精度、T型電阻網(wǎng)絡(luò)的精度及CMOS門電路的閥值電壓的一致性有著較為苛刻的要求。這首先導致器件選型、采購等比較困難。其次是采購來的器件需要重新篩選分檔，使得所購器件的利用率很低。這些缺點使得大范圍線性可調(diào)延時電路的工藝實現(xiàn)、特別是批量生產(chǎn)較為困難。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的就是為了解決現(xiàn)有的大范圍線性可調(diào)延時電路在工藝加工方面存在的問題，提供一種激光調(diào)阻的方法，降低延時電路對電容精度及CMOS門電路閥值電壓的一致性要求，使得大范圍線性可調(diào)延時電路較容易實現(xiàn)。
[0006]實現(xiàn)本發(fā)明目的的技術(shù)解決方案為:本發(fā)明運用無源激光調(diào)阻與有源激光調(diào)阻相結(jié)合，通過對T型電阻網(wǎng)絡(luò)電阻值的調(diào)整，來補償延時電容容值的誤差和CMOS門電路閥值電壓差異對振蕩周期的影響。
[0007]—種大范圍線性可調(diào)延時電路，其特征是，包括振蕩電路、分頻電路和延時電阻； 振蕩電路的輸出端同時接分頻電路的輸入端并引出作為測試端；振蕩電路輸出的振蕩信號周期乘以分頻電路二分之一的分頻系數(shù)為延時時間；
分頻電路的輸出端既是輸出信號，又是高電平有效的反饋控制信號；
振蕩電路包含CMOS門電路和與CMOS門電路相連的延時電容；
延時電阻為一個與振蕩電路相連的T型電阻網(wǎng)絡(luò)；
通過激光調(diào)阻對T型電阻網(wǎng)絡(luò)阻值的調(diào)整，補償延時電容容值的誤差和CMOS門電路閥值電壓差異對振蕩周期的影響。
[0008]CMOS門電路包含串聯(lián)的第一 CMOS非門和第二 CMOS非門；
T型電阻網(wǎng)絡(luò)包括一端共連的第一電阻器、第二電阻器和可調(diào)電阻器Rext ;第一電阻器的另一端與兩個CMOS非門的共接點連接，第二電阻器的另一端與可調(diào)電阻器Rext的另一端之間跨接延時電容，第一 CMOS非門的輸入端與可調(diào)電阻器Rext的另一端之間跨接限流電阻，第二 CMOS非門的輸出端與第二電阻器的另一端共接作為振蕩電路的輸出端；
其中，可調(diào)電阻器Rext包含位于電路內(nèi)部的可調(diào)電阻和外接電阻；
第二電阻器阻值分解為R2A+R2B，可調(diào)電阻器Rext位于電路內(nèi)部的可調(diào)電阻阻值分解為 RextA+RextB ；
通過激光調(diào)節(jié)增大上述分解的阻值使延遲時間逐漸減小或增大直至規(guī)定值。
[0009]阻值RextA+RextB的變化對延遲時間的影響大于阻值R2A+R2B的變化對延遲時間的影響。
[0010]阻值R2A>R2B，阻值 RextA>RextB ；
激光調(diào)阻時，調(diào)節(jié)R2A和RextA對延遲時間的影響大于調(diào)節(jié)R2B和RextB對延遲時間的影響。
[0011 ] 通過調(diào)節(jié)阻值R2A和RextA進行延遲時間的粗略調(diào)整；通過調(diào)節(jié)阻值R2B和RextB進行延遲時間的精確調(diào)整。
[0012]T型電阻網(wǎng)絡(luò)中的R2A、R2B及RextA、RextB均為可激光調(diào)節(jié)增大阻值的厚膜電阻。
[0013]大范圍線性可調(diào)延時電路的調(diào)阻方法，其特征是，包括以下步驟:
在基板制作進行無源激光調(diào)阻時，對阻值R2A和RextA直接調(diào)至規(guī)定值，阻值R2B和RextB保持印刷時的狀態(tài)而不調(diào)阻；
電路組裝完成后，將電路裝入測試裝置，測試裝置搭載的電路的外接電阻Rt調(diào)為最大值，此時若測得電路等效的延遲時間大于最大延時時間rh，則:
通過激光對阻值R2B進行有源調(diào)阻增大阻值，使延遲時間小于最大延時時間Th但在參數(shù)規(guī)定范圍內(nèi)；
調(diào)節(jié)測試裝置搭載的電路的外接電阻Rt為0Ω，此時測得電路等效的延遲時間如果恰好在最小延時時間4參數(shù)規(guī)定的范圍內(nèi)，則不再需要對阻值RextB進行激光調(diào)阻；
如果測得電路等效的延遲時間小于規(guī)定的最小延時時間T,，則對阻值RextB進行激光調(diào)阻增大阻值，使得最小延時時間^參數(shù)調(diào)節(jié)到規(guī)定的范圍內(nèi)。
[0014]本發(fā)明的優(yōu)點是不需要對延時電容的精度及CMOS門電路閥值電壓一致性有過高的要求，就能較容易實現(xiàn)延時電路大范圍線性可調(diào)，降低了電路批量生產(chǎn)的難度和提高電路的成品率。
【附圖說明】
[0015]圖1是本發(fā)明一種大范圍線性可調(diào)延時電路的電路框圖。
[0016]圖2是本發(fā)明一種大范圍線性可調(diào)延時電路的等效電路圖。
[0017]圖3是本發(fā)明一種大范圍線性可調(diào)延時電路的電阻分解電路圖。
[0018]圖4是本發(fā)明一種大范圍線性可調(diào)延時電路外接電阻與延遲時間關(guān)系圖。
【具體實施方式】
[0019]以下結(jié)合附圖，詳細說明本方案的實施方式。
[0020]由圖1所示，本發(fā)明一種大范圍線性可調(diào)延時電路的電路結(jié)構(gòu)框圖，包括振蕩電路、分頻電路、延時電阻Rx。延時電阻可以放在振蕩電路的內(nèi)部(固定延時)，也可以放在振蕩電路的外部進行外接。
[0021]由圖2結(jié)合圖3所示，振蕩電路包含串聯(lián)的兩個CMOS非門，一個限流電阻Rs、及一個延時電容Ct。串聯(lián)的兩個CMOS非門分別為第一 CMOS非門和第二 CMOS非門。
[0022]延時電阻Rx為一個T型電阻網(wǎng)絡(luò)。T型電阻網(wǎng)絡(luò)包括一端共連的第一電阻器R1、第二電阻器R2和可調(diào)電阻器Rext?？烧{(diào)電阻器Rext包含電路內(nèi)部的可調(diào)電阻和外接電阻Rt0
[0023]第一電阻器Rl的另一端與兩個CMOS非門的共接點連接，第二電阻器R2的另一端與可調(diào)電阻器Rext的另一端之間跨接延時電容Ct，第一 CMOS非門的輸入端與可調(diào)電阻器Rext的另一端之間跨接限流電阻Rs，第二 CMOS非門的輸出端與第二電阻器R2的另一端共接作為振湯電路的輸出端。
[0024]由圖3所示，為使大范圍線性可調(diào)延時電路的工藝易實現(xiàn)，將T型電阻網(wǎng)絡(luò)的電阻器R2的阻值分解為R2A+R2B，可調(diào)電阻器Rext包含的電路內(nèi)部的可調(diào)電阻的阻值分解為RextA+RextB。
[0025]由圖4所示，當T型電阻網(wǎng)絡(luò)、延時電容Ct精度及CMOS非門電路閥值電壓相互匹配時，延遲時間與外接電阻Rt是一條直線。外接電阻Rt為O時，電路為最小延時Ti，外接電阻Rt為900k Ω時，電路為最大延時Th。
[0026]振蕩電路的輸出端接分頻電路的輸入端，同時引出作為本發(fā)明的測試端。由于測試端的