專利名稱：運算放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及例如用于驅(qū)動具有高輸入容量的電路，如模數(shù)轉(zhuǎn)換器(簡稱＇A/D＇)或者用于快速驅(qū)動具有低輸入阻抗的電路的高速低功耗的運算放大器，具體涉及那些有效用于常規(guī)運算放大器中要求非常低功耗的運算場合。
低功耗，高運算速度和元件小型化的發(fā)展趨勢已經(jīng)加速，以便適應(yīng)當(dāng)前對設(shè)備薄及小型化和技術(shù)進(jìn)步的要求。在作為一類運算電路的運算放大器中，通過低供電電壓，不平衡供電及高密集成的辦法已達(dá)到了低功耗和特別高的運算速度。
示于圖6和圖7中的結(jié)構(gòu)是迄今所知的常規(guī)運算放大器的輸出級。圖6和圖7的框圖特別詳細(xì)示出運算放大器輸出級的組成。圖6示出一個由雙極晶體管組成的電路，而圖7示出由金屬氧化物半導(dǎo)體(稱為“MOS”)晶體管組成的電路。在圖6和圖7中，數(shù)字1表示除用于高驅(qū)動能力輸出級以外的運算放大器電路。數(shù)字5表示正常輸入信號端，6表示反相輸入信號端。由運算放大器1產(chǎn)生的輸出信號送到輸出級的緩沖器，在那里將信號轉(zhuǎn)換為阻抗，加到輸出信號端7上。在任何一種情況下，發(fā)射極輸出器結(jié)構(gòu)或電源輸出器連接都由恒電流電路100或101加偏壓，以保持無功電流恒定。上述輸出級的結(jié)構(gòu)要求末級晶體管Q6、Q12、M6及M12分配大尺寸晶體管，以驅(qū)動連接到輸出端7上的重負(fù)荷。
但是，由于上述常規(guī)例子要求用恒定電流驅(qū)動具有芯片尺寸的大型晶體管的基極或柵極，因此，必須增加恒定電流值以提高驅(qū)動速度。相應(yīng)地一直存在一個問題，即增加耗散電流妨礙降低功率消耗。
本發(fā)明用于解決上述問題。本發(fā)明的一個目的是提供一種能夠高速驅(qū)動重負(fù)荷的低能耗運算放大器。
根據(jù)本發(fā)明的第一技術(shù)，包括用于檢測同相輸入信號端和反相輸入信號端之間電壓差的檢測裝置，以及用于根據(jù)由上述檢測裝置產(chǎn)生的輸出信號，改變加偏壓到輸出級緩沖器的電流的改變電流裝置。
根據(jù)本發(fā)明的第二技術(shù)是第一技術(shù)，其中前面所述用于檢測電壓差的檢測裝置是由一個差動放大器構(gòu)成。
根據(jù)本發(fā)明的第三技術(shù)是第二技術(shù)，其中在差動放大器中提供一個用于降低電導(dǎo)gm的裝置，它做為用于檢測電壓差的檢測裝置。
根據(jù)本發(fā)明的第四技術(shù)是第一技術(shù)，其中包括一個雙極晶體管做為一個組成部分。
根據(jù)本發(fā)明的第五技術(shù)是第一技術(shù)，其中包括一個MOS晶體管做為一個組成部分。
此外，根據(jù)本發(fā)明的第六技術(shù)提供一個運算放大器，包括一個具有差動放大裝置的輸入級，及一個由恒定電流供給裝置產(chǎn)生一定的驅(qū)動功率的輸出級；包括用于檢測在前述輸入級的同相輸入信號端和反相輸入信號端之間的電壓差的檢測裝置。
響應(yīng)從檢測裝置產(chǎn)生的輸出信號，用于改變從上述恒定電流供給裝置提供的恒定電流的改變電流裝置。
根據(jù)本發(fā)明的第七技術(shù)是第六技術(shù)，其中從上述差動放大裝置產(chǎn)生的輸出信號驅(qū)動上述輸出級做為單端輸出信號；上述檢測裝置是組成差動電路的兩個晶體管構(gòu)成的，其中基極上經(jīng)過同相輸入信號端和反相輸入信號端提供有各有關(guān)輸入信號；上述兩個晶體管中的每一個承受每個電流密勒(Miller)電路做為其負(fù)載；上述電流密勒電路中的一個驅(qū)動上述輸出級的一個晶體管，該輸出級做為輔助單端推一挽(稱為“SEPP”)電路；并且上述電流密勒電路中的另一個，通過另外一個電流密勒電路，驅(qū)動組成輔助SEPP型電路的上述輸出級的另一個晶體管。
根據(jù)本發(fā)明的第八技術(shù)是第七技術(shù)，其中組成差動放大結(jié)構(gòu)的上述兩個晶體管的發(fā)射極經(jīng)短路線相互連接；并且上述發(fā)射極還進(jìn)一步通過恒定電流電路連接到一個參考電位點上。
根據(jù)本發(fā)明的第九技術(shù)是第七技術(shù)，其中上述組成差動放大結(jié)構(gòu)的兩個晶體管的每個發(fā)射極通過每個電阻連接到一個恒定的電流源，該電流源進(jìn)一步連接到一個參考電位點上。
根據(jù)本發(fā)明的第十技術(shù)是第七技術(shù)，其中上述組成差動放大結(jié)構(gòu)的兩個晶體管的每個發(fā)射極經(jīng)過每個恒定電流電路連接到一個參考電位點上；并且上述發(fā)射極通過電阻進(jìn)一步互相連接。
根據(jù)本發(fā)明的第十一技術(shù)是第六技術(shù)，其中由上述差動放大裝置產(chǎn)生的輸出信號作為一單端輸出信號驅(qū)動上述輸出級；上述檢測裝置由組成差動電路的兩個晶體管構(gòu)成，差動電路的柵極通過同相輸入信號端和反相輸入信號端提供有各有關(guān)輸入信號；上述兩個晶體管中的每一個都承受每個電流密勒電路做為其負(fù)載；上述電流密勒電路之一驅(qū)動組成輔助SEPP電路的上述輸出級的一個晶體管；并且另一個上述電流密勒電路通過另外一個電流密勒電路驅(qū)動組成輔助SEPP型電路的上述輸出級的另一個晶體管。
根據(jù)本發(fā)明的第十二技術(shù)是第十一技術(shù)，其中上述組成差動放大結(jié)構(gòu)的兩個晶體管的源極由短路線相互連接；并且進(jìn)一步通過一個恒定電流電路連接到一個參考電位點。
根據(jù)本發(fā)明的第十三技術(shù)是第十一技術(shù)，其中上述組成差動放大結(jié)構(gòu)的兩個晶體管的每個源極通過每個電阻連接到一個恒定電流源，該恒定電流源進(jìn)一步連接到一個參考電位點上。
根據(jù)本發(fā)明的第十四技術(shù)是第十一技術(shù)，其中上述組成差動放大結(jié)構(gòu)的兩個晶體管的每個源極通過每個恒定電流電路連接到一個參考電位點上；并且上述源極進(jìn)一步通過電阻相互連接。


圖1為根據(jù)本發(fā)明的實施例1中運算放大器組成部分的框圖；圖2電路圖示出電壓差檢測裝置2和包括圖1中主要由雙極部件形成的偏置電流改變裝置的輸出級緩沖器3中主要部分的結(jié)構(gòu)；圖3為示出電壓差檢測裝置2和包括圖1中主要由單極部件形成的偏置電流改變裝置的輸出級緩沖器3中主要部分的另一個電路圖；圖4示出根據(jù)本發(fā)明的實施例2中運算放大器組成部分的圖，并且也是另一個示出電壓差檢測裝置2及包括圖1中偏置電流改變裝置的輸出級緩沖3中主要部分的又一個電路圖；圖5為另一個示出根據(jù)本發(fā)明實施例3中運算放大器組成部分的圖，并且同時也是示出在電壓差檢測裝置2及包括示于圖1的偏流改變裝置的輸出級緩沖器3中組成部件的另外一個電路圖；圖6(現(xiàn)有技術(shù))是示出常規(guī)運算放大器的組成部分的框圖；并且圖7(現(xiàn)有技術(shù))是另外一個示出另一種常規(guī)運行放大器的組成的框圖。
以下參考圖1至圖5敘述根據(jù)本發(fā)明的最佳實施例。也將參考最佳實施例來敘述在實現(xiàn)本發(fā)明時的最佳模式。
實施例1圖1為示出根據(jù)本發(fā)明的實施例中運算放大器的組成部分的框圖。
在圖1中，數(shù)字1表示除其輸出級以外的運算放大器，數(shù)字5表示一個同相(非反相)輸入信號端，而6表示反相輸入信號端。從運算放大器1產(chǎn)生的輸出信號施加到包括偏置電流改變裝置的輸出級緩沖器3，在其中轉(zhuǎn)換成阻抗，進(jìn)一步加到輸出信號端7。數(shù)字符號2表示用于檢測在同相輸入信號端5與反相輸入信號端6之間電壓差檢測裝置。檢測到的電壓差加到輸出級緩沖器3，用作控制信號以改變輸出級緩沖器的偏置電流。
在上述結(jié)構(gòu)中，當(dāng)施加到同相輸入信號端5上的輸入信號電壓高于施加到反相輸入信號端6上的反相輸入信號電壓時，輸出級緩沖器3的偏置電流被改變，以加強半導(dǎo)體器件的驅(qū)動能力，該半導(dǎo)體器件提高輸出信號端7的輸出電壓。相反的情況，當(dāng)同相輸入信號端電壓低于反相輸入信號電壓時，輸出級緩沖器3的偏置電流也被改變，以增加另一個器件的吸收能力，該裝置降低輸出信號端7的輸出電壓。
圖2和圖3是表示電壓差檢測裝置2和包括偏置電流改變裝置的輸出級緩沖器3的主要結(jié)構(gòu)的電路圖，這兩部分示于圖1中虛線封閉部分4。這里與圖1相同的組成部分都標(biāo)有與圖1中相同部分相同的數(shù)字。圖2所示電路是由雙極晶體管構(gòu)成的，而圖3所示電路是由MOS晶體管構(gòu)成的。
在圖2中，數(shù)字10表示差動放大晶體管Q1和Q2的恒定電流源，從Q1到Q6為npn型晶體管，從Q7到Q12為pnp型晶體管。電壓差檢測裝置由差動放大器組成，其中晶體管Q1的基極連接到同相輸入信號端5，而晶體管Q2的另一個基極連接到反相輸入信號端6，而各相應(yīng)輸出信號是由晶體管Q1和Q2的相應(yīng)集電極產(chǎn)生的。如果流過恒定電流源10的電流用I0表示，晶體管Q1的集電極電流為I1，晶體管Q2的集電極電流為I2，同相輸入信號電壓Vp和反相輸入信號電壓Vn之間的電壓差V由下述公式表示I1=I0/{1+exp[-q(Vp-Vn)/kT]} (1)I2=I0/{1+exp[q(Vp-Vn)/kT]} (2)式中，q為電子充電電荷，k為Boltzmann常數(shù)，T為絕對溫度。
輸出電流I1和I2分別加在由pnp型晶體管Q7和Q10及Q8和Q9組成的電流密勒電路，Q7、Q10、Q8和Q9又分別連到偏置電流改變裝置的輸入端。從晶體管Q10產(chǎn)生的輸出電流直接做為組成發(fā)射極輸出器結(jié)構(gòu)的晶體管Q11的偏置電流。由晶體管Q9產(chǎn)生的另一個輸出電流供到由npn型晶體管Q3和Q4組成的第三個電流密勒電路，進(jìn)一步作為組成另一個發(fā)射極輸出器結(jié)構(gòu)的晶體管Q5的偏置電流。從分別運行在發(fā)射極輸出器中的晶體管Q11和Q5產(chǎn)生的輸出信號最后分別施加到位于放大器末級的晶體管Q6和Q12的基極。此處，晶體管Q6和Q12為組成發(fā)射極輸出器結(jié)構(gòu)的輔助SEPP型功率晶體管，通常選用模制尺寸的大型晶體管。
另一方面，由運算放大器1產(chǎn)生的輸出信號施加到輸出級緩沖器的輸入信號端8，以直接輸送到晶體管Q5和Q11的基極。
當(dāng)Vp大于那里的輸入信號Vn時，輸出級緩沖器的輸入信號端8的電位升高。然后，由發(fā)射極輸出器結(jié)構(gòu)的晶體管Q5和Q11產(chǎn)生的輸出功率增加，以提高晶體管Q6和Q12的基極電位，這將反過來提高輸出信號端7的電位。如果突然發(fā)生輸入信號的電位變化，由于功率晶體管基極的層所伴有的寄生電容的原因，晶體管Q6和Q12的基極電位不能跟隨變化。在此期間，晶體管Q5的發(fā)射極-基極接合處有足夠的電位，將產(chǎn)生足夠的發(fā)射電流去驅(qū)動晶體管Q12的基極，以使基極電位快速升高。但是，晶體管Q6的基極電位僅以寄生在基極層的電容的充電速度提高，由于晶體管Q11被關(guān)斷，這個充電是通過晶體管Q10的恒定電流進(jìn)行的。為了加快充電速度，通常要求一直增大恒定流過晶體管Q10的電流，這將相應(yīng)要求顯著提高消耗的電流。但是該電流僅當(dāng)輸入信號變化的暫短時刻需要，而當(dāng)輸入信號保持恒定狀態(tài)時，該電流是不需要的。
據(jù)此，本實施例的組成是使只有Vp暫時高于輸入信號中的Vn時，電流I1才會大于電流I2，以增加供到晶體管Q10的恒定電流，該晶體管Q10與晶體管Q7一起組成電流密勒電路，因此使晶體管Q11的偏置電流增加。偏置電流進(jìn)一步驅(qū)動晶體管Q6的基極。相應(yīng)地，與一直增大用于偏置電流的恒定電流的辦法相比，根據(jù)本實施例的組成，能使高速度驅(qū)動，而不增加耗散電流。
而后，當(dāng)輸入信號中Vp小于Vn時，輸出級緩沖器的輸入信號端8的電位降低。然后，分別組成發(fā)射極輸出器結(jié)構(gòu)的晶體管Q5和Q11產(chǎn)生的輸出功率減少，以降低晶體管Q6和Q12的基極電位，這就進(jìn)一步降低輸出信號端7的電位。但是，如果輸入信號的電位突然變化，由于晶體管Q6和Q12的基極層中伴隨的寄生電容的原因，那些晶體管的基極電位不能跟隨著變化，在此期間，足夠的正向偏壓施加在晶體管Q11的基極-發(fā)射極的接合處，它可以吸收在晶體管Q6的基極層中的載流子，以將基極電位突然降低，同時，由于晶體管Q5是關(guān)斷的，晶體管Q12的基極電位只能以恒定電流流過晶體管Q4放電的速度而降低。為了加快降低速度，通常要求一直加強流過晶體管Q4的恒定電流，這樣就會相應(yīng)明顯增加耗散電流。這個電流只有當(dāng)輸入信號變化時才暫時需要，而當(dāng)輸入信號停留在恒定狀態(tài)時就不需要。
因而，在本實施例中選定只有當(dāng)在輸入信號電位中Vp小于Vn時，I2才高于I1，以增加供給與晶體管Q8共同組成電流密勒結(jié)構(gòu)的晶體管Q9的恒定電流，這樣便增加流過組成另一個電流密勒電路的晶體管Q3和Q4的恒定電流，從而增加施加到晶體管Q5的偏置電流。此外，這個偏置電流吸收在晶體管Q12的基極層中的電載流子。其結(jié)果是與一直要增大用做為偏置電流的恒定流過的電流的辦法相比，可以在不增加耗散電流的情況下，能達(dá)到高速吸收。
盡管在圖2中敘述的作為電壓差檢測裝置的差動放大器是由npn型晶體管組成的，但是不言而喻，用pnp型晶體管也能構(gòu)成類似的結(jié)構(gòu)。
下面在圖3中，從M1到M6的字母和數(shù)字的符號表示nMOS晶體管，而從M7到M12表示pMOS晶體管。電壓差檢測裝置2由差動放大器組成，差動放大器的輸出信號是晶體管M1和M2的漏極電流，同時同相輸入信號端是晶體管M1的柵極，而反相輸入信號端是晶體管M2的柵極。由連接到nMOS晶體管MI和M2的恒定電流源供給的電流用I0表示，M1的漏極電流用I3表示，M2的漏極電流用I4表示，輸出電流由下述公式定義，它們是同相輸入電位Vp和反相輸入電位Vn之間的壓差Vp-Vn的函數(shù)I3={I0+[I02-(I0-k(Vp-Vn)2)2]1/2}*1/2(3)I4={I0-[I02-(I0-k(Vp-Vn)2)2]1/2}*1/2(4)式中k由(u*cox/2)*(W/L)表示，其中u是在MOS晶體管的一個溝道中的載流子遷移率，cox是柵極氧化膜容量，W是溝道寬度，L是溝道長度。
輸出電流I3和I4分別施加到分別由晶體管M7和M10及M8和M9組成的電流密勒電路中。晶體管M7和M8分別連接到偏置改變裝置的輸入信號端。由晶體管M10產(chǎn)生的輸出電流直接做為組成電源輸出器結(jié)構(gòu)的晶體管M11的偏置電流。由晶體管M9產(chǎn)生的另外一個輸出電流通過另外一個由晶體管M3和M4組成的電流鏡電路施加，做為組成電源輸出器結(jié)構(gòu)的晶體管M5的偏置電流。此外，分別由電源輸出器結(jié)構(gòu)產(chǎn)生的輸出信號分別施加到末級的晶體管M6和M12的柵極。晶體管M6和M12是輔助SEPP型功率晶體管，通常選用集成電路尺寸大型晶體管，以提供大的驅(qū)動容量。
另一方面，由運算放大器1產(chǎn)生的輸出信號經(jīng)過輸出級緩沖器的輸入信號端8，施加到晶體管M5和M11的柵級。
當(dāng)輸入電位中Vp高于Vn時，輸出級緩沖器的輸入信號端8的電位升高。然后，組成電源輸出器結(jié)構(gòu)的晶體管M5和M11產(chǎn)生的輸出電流增大，以提高晶體管M6和M12的柵極電位，這將進(jìn)而提高輸出信號端7的電位。如果輸入電位變化很快，由于晶體管M6和M12的柵極伴有的寄生電容的原因，功率晶體管的柵極電位不能跟隨其變化。在此期間，足夠的電位被施加到晶體管M5的柵極和源極之間，它可以驅(qū)動晶體管M12的柵極快速提高柵極電位，同時晶體管M6的柵極電位僅能夠以流過晶體管M10的恒定電流對M6的柵極電容充電的速率升高。為了加速晶體管M6的柵極電位的升高速度，通常要求一直提高供到M10的恒定電流，這將進(jìn)而明顯增大耗散電流。這個電流只有當(dāng)輸入信號變化時才暫時需要，而當(dāng)輸入信號停在恒定狀態(tài)時不需要。
據(jù)此，本實施例是這樣制定的，只有在輸入電位的暫態(tài)狀態(tài)下當(dāng)Vp高于Vn時，I3才高于I4，以提高經(jīng)過與晶體管M7一起組成電流密勒電路的晶體管M10的恒定電流，這樣進(jìn)而提高晶體管M11的偏置電流。這個偏置電流驅(qū)動晶體管M6的柵極。因而與一直提高用于偏置的恒定電流相比，可以達(dá)到高速驅(qū)動而不會增加耗散電流。
因此，當(dāng)輸入電位中Vp低于Vn時，輸出級緩沖器的輸入信號端8的電位降低。然后，組成電源輸出器結(jié)構(gòu)的晶體管M5和M11產(chǎn)生的輸出電流被降低，這樣就降低晶體管M6和M12的柵極電位，從而最終降低輸出信號端7的電位。但是，當(dāng)輸入電位快速變化時，由于伴隨在那些晶體管的柵極中的寄生電容的原因，功率晶體管M6和M12的柵極電位不能跟隨輸入電位的這一變化。在此期間，足夠的電位施加到晶體管M11的柵極和源極之間，以吸收從晶體管M6的柵極來的充電，它可以快速降低柵極電位，同時，由于晶體管M5被關(guān)斷，晶體管M12的柵極電位可以僅以恒定電流流過晶體管M4以將柵極電容放電的速率降低。為了加快這個柵極電位下降速度，通常要求一直增加供到晶體管M4的恒定電流，這將使耗散電流明顯增大。該電流只有當(dāng)輸入信號變化時才暫時需要，而當(dāng)輸入信號停留在恒定狀態(tài)時就不需要。
據(jù)此，本實施例的情況下，該電路是這樣被構(gòu)成的，即只有當(dāng)輸入電位的暫態(tài)條件下Vp小于Vn時，I3才小于I4，這樣將增加供給與晶體管M8一起組成電流密勒電路的晶體管M9的恒定電流，以提高供到組成另一電流密勒電路的晶體管M3和M4的恒定電流，進(jìn)而提高晶體管M5的偏置電流。此外，這個偏置電流吸收位于晶體管M12的柵極處的電子充電電荷，進(jìn)而與一直增大用于偏置的恒定電流相比，能提供高速吸收充電電荷，而不會增大耗散電流。
盡管在圖3中提出，采用nMOS晶體管組成用于電壓差檢測裝置2中的差動放大器的方法，不言而喻，用pMOS晶體管也能達(dá)到類似的結(jié)構(gòu)。
實施例2圖4所示為根據(jù)本發(fā)明的實施例2，并且也用于顯示電壓差檢測裝置2及包括偏置改變裝置的輸出級緩沖器3的電路圖，這兩部分都示于圖1中用虛線封閉的部分4。此處與圖1和圖2相同的組成部分用與圖1和圖2中相同的數(shù)字和字母標(biāo)示，省略重復(fù)的描述。
在圖2中，電壓差檢測裝置2的電導(dǎo)gm定義如下gm1=dI1/d(Vp-Vn) (5)gm2=dI2/d(Vp-Vn) (6)式中，電導(dǎo)gm1和gm2由下述公式定義gm1=1/(re1+re2) (7)gm2=-1/(re1+re2) (8)其中，re1和re2分別為用于差動放大器的晶體管Q1和Q2的發(fā)射極層的等值電阻，并且分別定義如下re1=kT/qI1(9)re2=kT/qI2(10)圖4與圖2的不同點是電阻R1和R2分別串聯(lián)到晶體管Q1和Q2的各發(fā)射極。在圖4中，電壓差檢測裝置的電導(dǎo)gm由下式得出gm1=1/(re1+re2+R1+R2) (11)gm2=-1/(re1+re2+R1+R2)(12)從而，與圖2中的情況相比，此處的電導(dǎo)gm降低了，相對于晶體管的發(fā)射極電流的飽和電平而言，這樣就擴(kuò)寬了施加到電壓差檢測裝置2上的允許輸入電壓差的范圍。此外，相對于輸入電壓差的變化，可以抑制由于輸入信號的突然變化造成的輸出信號的過調(diào)和欠調(diào)。
實施例3圖5所示為根據(jù)本發(fā)明的實施例3，同時也是示出電壓差檢測裝置2及包括偏置改變裝置的輸出級緩沖器3的主要組成部分的電路圖，這兩部分示于圖1中虛線封閉的部分4。本實施例能夠等效于實施例2中的相應(yīng)的運行。與圖2中相同的組成部分，標(biāo)以與圖2中相同的數(shù)字和字母，以免去重復(fù)敘述。圖5中差動晶體管Q1和Q2的發(fā)射極之間連有電阻R3，用于電壓差檢測裝置2，同時，各相應(yīng)恒定電流電路I10和111連接到相應(yīng)發(fā)射極。
圖5中電壓差檢測裝置的電導(dǎo)gm由下式表示gm1=1/(re1+re2+R3*1/2) (11)gm2=-1/(re1+re2+R3*1/2)(12)因此，與圖2的情況相比，電導(dǎo)gm降低類似于實施例2中的情況，這就擴(kuò)大了施加到電壓差檢測裝置2的輸入電壓差的允許范圍。此外，它使相對輸入電壓差的變化而言，輸出級的偏置電流的變化減緩?？梢种朴奢斎胄盘柕耐蝗蛔兓斐傻妮敵鲂盘柕倪^調(diào)和欠調(diào)。
如上所述，根據(jù)本發(fā)明的第一技術(shù)響應(yīng)同相輸入信號端和反相輸入信號端之間的電壓差，朝所希望的方向提高輸出級緩沖器的偏置電流，這樣相比于恒定電流偏置而言，可以快速運算并抑制耗散電流。
根據(jù)本發(fā)明的第二技術(shù)采用差動放大器做為檢測裝置，來檢測同相輸入信號端和反相輸入信號端之間的電壓差，通過很簡單的組成就可以使第一技術(shù)實際應(yīng)用，使達(dá)到低功率消耗及高密度集成。
根據(jù)本發(fā)明的第三技術(shù)減小用于檢測電壓差的差動放大器的電導(dǎo)gm，這樣就可以在同相輸入信號端和反相輸入信號端之間大的電壓差范圍內(nèi)改變輸出級的偏置電流。此外，使相對于輸入電壓差的變化而言，輸出級的偏置電流的變化緩和，使能相對于輸入信號的突然變化，抑制輸出信號中的過調(diào)和欠調(diào)。
根據(jù)本發(fā)明的第四技術(shù)采用雙極晶體管做為組成部件，由于它們的較高的驅(qū)動能力，使得可進(jìn)一步加速。
根據(jù)本發(fā)明的第五技術(shù)采用MOS晶體管，與雙極晶體管相比較，使得它可具有高輸入阻抗并通常能進(jìn)一步減少功率消耗，例如在演習(xí)中減少電池消耗以減少軍費開支。
順便說一說，為實現(xiàn)根據(jù)本發(fā)明的第十三和第十四技術(shù)，在MOS集成電路生產(chǎn)工序中，制造電阻是困難的，但可以將電阻從外部容易地接到集成電路的穴中，以取代在集成電路片的表面，在集成電路的組件中連接。
權(quán)利要求
1．一種帶有輸入級和輸出級的運算放大器，包括用于檢測所述輸入級的同相輸入信號端和反相輸入信號端之間的電壓差的檢測裝置；以及用于響應(yīng)由所述檢測裝置產(chǎn)生的輸出信號，改變所述輸出級的緩沖器的偏置電流的電流改變裝置。
2．根據(jù)權(quán)利要求1的運算放大器，其中，所述檢測裝置是一個差動放大器。
3．根據(jù)權(quán)利要求2的運算放大器，其中，作為所述檢測裝置的差動放大器提供有降低電導(dǎo)gm的裝置。
4．根據(jù)權(quán)利要求1的運算放大器，其中，利用雙極晶體管做為其組成部分。
5．根據(jù)權(quán)利要求1的運算放大器，其中，利用MOS晶體管做為其組成部分。
6．一種帶有具有差動放大裝置的輸入級及由恒定電流供給裝置產(chǎn)生一定的驅(qū)動功率的輸出級，包括用于檢測在所述輸入級的同相輸入信號端和反相輸入信號端之間電壓差的檢測裝置；以及用于響應(yīng)從所述檢測裝置產(chǎn)生的輸出信號，改變從所述恒定電流供給裝置提供的恒定電流的電流改變裝置。
7．根據(jù)權(quán)利要求6的運算放大器，其中由所述差動放大裝置產(chǎn)生的輸出信號，做為單端輸出信號，驅(qū)動所述的輸出級；所述檢測裝置由組成差動電路的兩個晶體管構(gòu)成，這些晶體管的基極通過所述同相輸入信號端及所述反相輸入信號端提供有各輸入信號；所述兩個晶體管的每一個都承受每個電流密勒電路做為其負(fù)載；所述其中一個電流密勒電路驅(qū)動所述輸出級的一個晶體管，該輸出級組成為一個輔助SEPP電路，以及另一個所述電流密勒電路驅(qū)動所述輸出級的另一個晶體管，該輸出級通過另外一個電流密勒電路構(gòu)成為輔助SEPP電路。
8．根據(jù)權(quán)利要求7的運算放大器，其中，所述構(gòu)成差動放大結(jié)構(gòu)的兩個晶體管的發(fā)射極相互連接短路；所述發(fā)射極進(jìn)一步通過一個恒定電流電路連接到一個參考電位點。
9．根據(jù)權(quán)利要求7的運算放大器，其中，組成所述差動放大結(jié)構(gòu)的所述兩個晶體管的每個發(fā)射極通過每個電阻連接到一個恒定電流源，該恒定電流源進(jìn)一步連接到一個參考電位點。
10．根據(jù)權(quán)利要求7的運算放大器，其中，組成差動放大結(jié)構(gòu)的所述兩個晶體管的每個發(fā)射極通過每個恒定電流電路連接到一個參考電位點；并且所述發(fā)射極通過一個電阻進(jìn)一步相互連接在一起。
11．根據(jù)權(quán)利要求6的運算放大器，其中，由所述差動放大裝置產(chǎn)生的輸出信號做為一個單端輸出信號驅(qū)動所述輸出級；所述檢測裝置由組成差動電路的兩個晶體管構(gòu)成，其柵極經(jīng)同相輸入信號端和反相輸入信號端，被施加各輸入信號；所述兩個晶體管中的每一個都承受每個電流密勒電路做為其負(fù)載；所述電流密勒電路之一驅(qū)動構(gòu)成輔助SEPP電路的所述輸出級的一個晶體管；并且上述電流密勒電路的另一個驅(qū)動經(jīng)另一個電流密勒電路構(gòu)成輔助SEPP型電路的上述輸出級的另一個晶體管。
12．根據(jù)權(quán)利要求11的運算放大器，其中，組成差動放大結(jié)構(gòu)的所述兩個晶體管的源極由短路線相互連接在一起；并且進(jìn)一步通過恒定電流電路連接到一個參考電位點。
13．根據(jù)權(quán)利要求11的運算放大器，其中，組成差動放大結(jié)構(gòu)的所述兩個晶體管的每個源極通過每個電阻連接到一個恒定電流源，該恒定電流源進(jìn)一步連接到一個參考電位點。
14．根據(jù)權(quán)利要求11的運算放大器，其中，組成差動放大結(jié)構(gòu)的所述兩個晶體管的每個源極通過每個恒定電流電路連接到一個參考電位點；并且所述源極通過一個電阻進(jìn)一步相互連接到一起。
全文摘要
一種帶有輸入和輸出級的運算放大器,包括:用于檢測上述輸入級的同相輸入信號端和反相輸入信號端之間電壓差的檢測裝置;以及用于響應(yīng)檢測裝置產(chǎn)生的輸出信號,改變用于偏置輸出級緩沖器電流的電流改變裝置。檢測裝置由組成差動放大結(jié)構(gòu)的兩個晶體管構(gòu)成。它們的各基極經(jīng)同相輸入信號端及反相輸入信號端各施加相應(yīng)輸入信號;其中一個電流密勒電路驅(qū)動輸出級的一個輔助SEPP型晶體管;另一個電流密勒電路驅(qū)動輸出級的另一個輔助SEPP型晶體管。
文檔編號H03F3/45GK1212501SQ9811885
公開日1999年3月31日 申請日期1998年9月3日 優(yōu)先權(quán)日1997年9月3日
發(fā)明者櫻井克仁 申請人:佳能株式會社