信號(hào)接收電路的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種信號(hào)接收電路。
【背景技術(shù)】
[0002]圖1為一種CMOS反相器，所述反相器包括PMOS管MP和NMOS管麗。所述PMOS管MP的柵極連接所述NMOS管麗的柵極并作為所述反相器電路的輸入端IN。所述PMOS管MP的漏極連接所述NMOS管MN的漏極并作為所述反相器電路的輸出端OUT。所述PMOS管MP的源極適于輸入高電壓VDD，所述NMOS管麗的源極接地。
[0003]PMOS管MP的開啟電壓VGS(th)P〈0，NMOS管MN的開啟電壓VGS (th)N>0，高電壓VDD>IVGS(th)P I+VGS(th)N。
[0004]若反相器電路的輸入端IN輸入低電平信號(hào)，例如所述低電平信號(hào)為0V，則PMOS管MP導(dǎo)通，NMOS管麗截止，反相器電路的輸出端OUT的電壓接近高電壓VDD。
[0005]若反相器電路的輸入端IN輸入高電平信號(hào)，例如所述高電平信號(hào)與高電壓VDD的電壓值相等，則NMOS管麗導(dǎo)通，PMOS管MP截止，反相器電路的輸出端OUT的電壓接近0V。
[0006]因此，反相器電路的輸入端IN輸入低電平信號(hào)時(shí)，反相器電路的輸出端OUT輸出高電平信號(hào)；反相器電路的輸入端IN輸入高電平信號(hào)時(shí),反相器電路的輸出端OUT輸出低電平信號(hào)；從而實(shí)現(xiàn)了反相器的功能。
[0007]芯片的輸入輸出管腳通常連接一個(gè)信號(hào)接收電路，該信號(hào)接收電路包括兩個(gè)串聯(lián)的CMOS反相器，兩個(gè)CMOS反相器的電源端的電壓不同。但是，現(xiàn)有信號(hào)接收電路的信號(hào)延遲時(shí)間較長(zhǎng)。

【發(fā)明內(nèi)容】

[0008]本發(fā)明解決的問(wèn)題是現(xiàn)有信號(hào)接收電路的信號(hào)延遲時(shí)間較長(zhǎng)。
[0009]為解決上述問(wèn)題，本發(fā)明提供一種信號(hào)接收電路，包括:第一反相器電路和第二反相器電路；
[0010]所述第一反相器電路包括:第一 PMOS管和第一 NMOS管；
[0011]所述第一 PMOS管的柵極連接所述第一 NMOS管的柵極并作為所述第一反相器電路的輸入端，所述第一 PMOS管的漏極連接所述第一 NMOS管的漏極并作為所述第一反相器電路的輸出端，所述第一 PMOS管的源極適于輸入第一電壓，所述第一 NMOS管的源極接地；
[0012]所述第二反相器電路包括:第二 PMOS管和第二 NMOS管；
[0013]所述第二 PMOS管的柵極連接所述第二 NMOS管的柵極，所述第二 PMOS管的漏極連接所述第二 NMOS管的漏極和所述第一反相器電路的輸入端，所述第二 PMOS管的源極適于輸入第二電壓，所述第二電壓的電壓值大于所述第一電壓的電壓值，所述第二 NMOS管的源極接地；
[0014]所述第一 PMOS管、第一 NMOS管、第二 PMOS管和第二 NMOS管的柵氧化層厚度相等，所述第一 PMOS管和第一 NMOS管的溝道長(zhǎng)度均小于所述第二 PMOS管的溝道長(zhǎng)度，所述第一PMOS管和第一 NMOS管的溝道長(zhǎng)度均小于所述第二 NMOS管的溝道長(zhǎng)度。
[0015]可選的，所述第一 PMOS管的襯底連接所述第一 PMOS管的源極，所述第一 NMOS管的襯底連接所述第一 NMOS管的源極。
[0016]可選的，所述第二 PMOS管的襯底連接所述第二 PMOS管的源極，所述第二 NMOS管的襯底連接所述第二 NMOS管的源極。
[0017]可選的，所述信號(hào)接收電路還包括:第三反相器電路；
[0018]所述第三反相器電路包括:第三PMOS管和第三NMOS管；
[0019]所述第三PMOS管的柵極連接所述第三NMOS管的柵極和所述第一反相器電路的輸出端，所述第三PMOS管的漏極連接所述第三匪OS管的漏極。
[0020]可選的，所述第三PMOS管的襯底連接所述第三PMOS管的源極，所述第三NMOS管的襯底連接所述第三NMOS管的源極。
[0021]可選的，所述第三PMOS管的源極適于輸入第三電壓，所述第三NMOS管的源極接地，所述第三電壓的電壓值等于所述第一電壓的電壓值。
[0022]可選的，所述第三PMOS管和第三NMOS管的柵氧化層厚度相等，所述第三PMOS管的柵氧化層厚度小于所述第一 PMOS管的柵氧化層厚度。
[0023]可選的，所述第三PMOS管和第三NMOS管的溝道長(zhǎng)度均小于或等于所述第一 PMOS管的溝道長(zhǎng)度，所述第三PMOS管和第三NMOS管的溝道長(zhǎng)度均小于或等于所述第一 NMOS管的溝道長(zhǎng)度。
[0024]與現(xiàn)有技術(shù)相比，本發(fā)明信號(hào)接收電路的電流驅(qū)動(dòng)能力變大，信號(hào)上升沿變快，信號(hào)延遲時(shí)間變短。
【附圖說(shuō)明】
[0025]圖1為現(xiàn)有反相器電路的結(jié)構(gòu)示意圖；
[0026]圖2為本發(fā)明信號(hào)接收電路的一結(jié)構(gòu)示意圖；
[0027]圖3為本發(fā)明信號(hào)接收電路的另一結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0028]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更為明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施例做詳細(xì)的說(shuō)明。
[0029]如圖2所示，本發(fā)明實(shí)施例提供一種信號(hào)接收電路，包括:第一反相器電路I和第二反相器電路2。
[0030]所述第一反相器電路I包括:第一 PMOS管MPl和第一 NMOS管麗I。
[0031]所述第一 PMOS管MPl的柵極連接所述第一 NMOS管MNl的柵極并作為所述第一反相器電路I的輸入端INl，所述第一 PMOS管MPl的漏極連接所述第一 NMOS管麗I的漏極并作為所述第一反相器電路I的輸出端OUTl，所述第一 PMOS管MPl的源極適于輸入第一電壓VDDl，所述第一 NMOS管MNl的源極接地GND。
[0032]所述第二反相器電路包括:第二 PMOS管MP2和第二 NMOS管麗2。
[0033]所述第二 PMOS管MP2的柵極連接所述第二 NMOS管MN2的柵極，所述第二 PMOS管MP2的漏極連接所述第二 NMOS管MN2的漏極和所述第一反相器電路I的輸入端IN1，所述第二 PMOS管MP2的源極適于輸入第二電壓VDD2，所述第二電壓VDD2的電壓值大于所述第一電壓VDDl的電壓值，所述第二 NMOS管麗2的源極接地GND。
[0034]在上述信號(hào)接收電路中，第一 PMOS管MPl、第一 NMOS管MNl、第二 PMOS管MP2和第二 NMOS管MN2的柵氧化層厚度相等，第一 PMOS管MPl和第一 NMOS管MNl的溝道長(zhǎng)度均小于所述第二 PMOS管MP2的溝道長(zhǎng)度，第一 PMOS管MPl和第一 NMOS管麗I的溝道長(zhǎng)度均小于所述第二 NMOS管MN2的溝道長(zhǎng)度。
[0035]所述第一PMOS管MPl的襯底可以連接所述第一PMOS管MPl的源極，所述第一NMOS管MNl的襯底連接所述第一 NMOS管MNl的源極。所述第二 PMOS管MP2的襯底連接所述第二 PMOS管MP2的源極，所述第二 NMOS管MN2的襯底連接所述第二 NMOS管MN2的源極。
[0036]輸入第二反相器電路2的高電平信號(hào)通常與第二 PMOS管MP2源極輸入的電壓相等，即第二電壓VDD2。所以，第二 PMOS管MP2和第二 NMOS管麗2應(yīng)當(dāng)至少具有與第二電壓VDD2相等的耐壓值。
[0037]根據(jù)【背景技術(shù)】描述的CMOS反相器的工作原理可知:第二反相器電路2輸出的高電平信號(hào)接近第二電壓VDD2，第二反相器電路2輸出的低電平信號(hào)接近0V。所以，輸入第一反相器電路I的輸入端INl的高電平信號(hào)與第二電壓VDD2的電壓值相等。