一種寬調(diào)諧范圍環(huán)形壓控振蕩器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體集成電路設(shè)計領(lǐng)域，主要涉及到一種寬調(diào)諧范圍的環(huán)形壓控振蕩器，可廣泛應(yīng)用于但不僅限于頻率發(fā)生器電路中。
【背景技術(shù)】
[0002]壓控振蕩器(Voltage-Controlled-Oscillator，VCO)是頻率隨電壓變化的信號源，廣泛應(yīng)用于鎖相環(huán)、時鐘恢復(fù)和頻率綜合電路中，是這些電路的關(guān)鍵部件。在集成電路中，壓控振蕩器可以分為電感電容振蕩器和環(huán)形振蕩器兩大類。電感電容振蕩器的噪聲性能較好，但需要額外的工藝集成電感，而且占用面積較大。環(huán)形振蕩器可以采用標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)，相對面積較小，同時具有較寬的調(diào)諧范圍，適合片上系統(tǒng)采用。
[0003]環(huán)形振蕩器可分為如圖1所示的單端結(jié)構(gòu)和如圖2所示的差分結(jié)構(gòu)兩類。單端結(jié)構(gòu)的環(huán)形振蕩器結(jié)構(gòu)簡單，所占芯片面積小，可以實(shí)現(xiàn)全擺幅輸出，但是對共模噪聲及電源電壓的噪聲抑制能力差，相位噪聲差。差分結(jié)構(gòu)的環(huán)形振蕩器對共模噪聲的抑制能力優(yōu)于單端結(jié)構(gòu)，而且電路結(jié)構(gòu)靈活，環(huán)形振蕩器普遍采用差分結(jié)構(gòu)實(shí)現(xiàn)。
[0004]環(huán)形振蕩器的頻率主要由環(huán)路級數(shù)與延遲單元的延遲時間決定，為了提高環(huán)形振蕩器的振蕩頻率，目前提出的主要有針對改進(jìn)環(huán)路結(jié)構(gòu)的前饋技術(shù)，但這一方式電路功耗大大增加。
[0005]如圖3所示，環(huán)形振蕩器的一種實(shí)現(xiàn)頻率調(diào)節(jié)方法是調(diào)節(jié)流過支路的電流，可以通過加入電壓粗調(diào)模式控制管和負(fù)載控制管來實(shí)現(xiàn)。另一方面振蕩器的頻率受到工藝水平的限制，近年來在提高頻率方面使用較多的是前饋技術(shù)，在延遲單元引入第二輸入端，由電路前兩級的輸出提供前饋信號，使得次輸入對管提前開啟，對輸出端充電，可以提高頻率，由于這種結(jié)構(gòu)中PMOS輸入管和NMOS輸入管會同時打開一段時間，所以功耗會大大增加。

【發(fā)明內(nèi)容】

[0006]本發(fā)明是為避免上述現(xiàn)有技術(shù)所存在的不足之處，提供一種輸出頻率大、寬調(diào)諧電壓范圍、低功耗的環(huán)形壓控振蕩器。
[0007]本發(fā)明為解決技術(shù)問題采用如下技術(shù)方案:
[0008]本發(fā)明寬調(diào)諧范圍環(huán)形壓控振蕩器的結(jié)構(gòu)特點(diǎn)是:所述環(huán)形壓控振蕩器由串聯(lián)的三級延遲單元組成，其中第一級延遲單元的輸出接第二級延遲單元的主輸入端同時交叉接第三級的次輸入端，第二級延遲單元的輸出接第三級延遲單元的主輸入端同時接第一級延遲單元的次輸入端，第三級的輸出接第一級的主輸入端同時接第二級的次輸入端。
[0009]本發(fā)明寬調(diào)諧范圍環(huán)形壓控振蕩器的結(jié)構(gòu)特點(diǎn)也在于:所述三級延遲單元包括第一對NMOS管、第二對NMS管、第三對NMOS管、第一對PMOS管、第二對PMOS管以及第三對PMOS管；所述第一對NMOS管為主輸入差分對管，其柵極分別接差分輸入信號，漏極分別接差分輸出節(jié)點(diǎn)，源極共同接地；第二對NMOS管為負(fù)載管，其柵極共同接控制電壓Vtune，漏極分別接差分輸出節(jié)點(diǎn)，源級分別接第三對NMOS管的漏極；第三對NMOS管為交叉耦合管，柵極分別接差分輸出節(jié)點(diǎn)，漏極分別接第二對NMOS管的源極，源極共同接地；第一對PMOS管為次輸入差分對管，其柵極分別接環(huán)路前兩級提供的前饋差分信號，漏極接差分輸出節(jié)點(diǎn)，源極共同接電源VDD ;第二對PMOS管為電壓粗調(diào)模式控制管，其柵極接粗調(diào)模式控制電壓Vcoarse，漏極接差分輸出節(jié)點(diǎn)，源極共同接電源VDD ;第三對PMOS管為負(fù)載管，其柵極共同接控制電壓Vtune，漏極接差分輸出節(jié)點(diǎn)，源極共同接電源VDD。
[0010]本發(fā)明寬調(diào)諧范圍環(huán)形壓控振蕩器的結(jié)構(gòu)特點(diǎn)也在于:
[0011]由匪OS管麗I和匪OS管麗2構(gòu)成第一對匪OS管，所述匪OS管麗I和匪OS管麗2的源極共同接地，NMOS管麗I的漏極接輸出節(jié)點(diǎn)Vout-，NM0S管麗2的漏極接輸出節(jié)點(diǎn)Vout+, NMOS管MNl的柵極接輸入信號P+，NMOS管MN2的柵極接輸入信號P-；
[0012]由NMOS管MN3和NMOS管MN4構(gòu)成的第二對NMOS管為NMOS負(fù)載管，所述NMOS管MN3和NMOS管MN4的柵極共同連接控制電壓Vtune，NMOS管MN3的漏極接差分輸出節(jié)點(diǎn)Vout-, NMOS管MN4的漏極接差分輸出節(jié)點(diǎn)Vout+，NMOS管MN3的源級接NMOS管MN5的漏極，NMOS管MN4的源極接NMOS管MN6的漏極；
[0013]由所述NMOS管MN5和NMOS管MN6構(gòu)成的第三對NMOS管為交叉耦合管，所述NMOS管麗5的柵極接差分輸出節(jié)點(diǎn)Vout+，NMOS管MN6的柵極接差分輸出節(jié)點(diǎn)Vout-，NMOS管MN5和NMOS管MN6的源極共同接地；
[0014]由PMOS管MPl和PMOS管MP2構(gòu)成第一對PMOS管，所述PMOS管MPl和PMOS管MP2的源極共同接電源VDD，PM0S管MPl的漏極接輸出節(jié)點(diǎn)Vout_，PM0S管MP2的漏極接輸出節(jié)點(diǎn)Vout+，PMOS管MPl的柵極接輸入信號S+，PMOS管MP2的柵極接輸入信號S-；
[0015]由PMOS管MP3和PMOS管MP4構(gòu)成的第二對PMOS管為電壓粗調(diào)模式控制管，所述PMOS管MP3和PMOS管MP4的柵極共同連接粗調(diào)模式控制電壓Vcoarse，PMOS管MP3的漏極接輸出節(jié)點(diǎn)Vout-，PM0S管MP4的漏極接輸出節(jié)點(diǎn)Vout+，PM0S管MP3的源極共同連接電源 VDD ；
[0016]由PMOS管MP5和PMOS管MP6構(gòu)成的第三對PMOS管為PMOS負(fù)載管，PMOS管MP5和PMOS管MP6的柵極共同連接控制電壓Vtune，PMOS管MP5的漏極接輸出節(jié)點(diǎn)Vout-，PMOS管MP6的漏極接輸出節(jié)點(diǎn)Vout+，PMOS管MP5和PMOS管MP6的源極共同連接電源VDD。
[0017]與已有技術(shù)相比，本發(fā)明有益效果體現(xiàn)在:
[0018]1、本發(fā)明通過改進(jìn)延遲單元電路的電路結(jié)構(gòu)，使用NMOS交叉耦合對管保證電路振蕩并且提供軌到軌的輸出，軌到軌的輸出擺幅理想時可以達(dá)到VDD到GND，大擺幅可以很好地改善電源或地的干擾對輸出的影響。
[0019]2、本發(fā)明以控制電壓同時控制NMOS和PMOS負(fù)載管，增加了控制電壓的可調(diào)節(jié)范圍；耦合管和NMOS負(fù)載管串聯(lián)設(shè)置，共用支路電流，有效降低功耗；
[0020]3、本發(fā)明加入電壓粗調(diào)模式控制對管，通過調(diào)節(jié)粗調(diào)模式控制電壓，擴(kuò)大了壓控振蕩器輸出頻率范圍，其前饋技術(shù)的應(yīng)用有效提高了輸出頻率。
【附圖說明】
[0021]圖1為單端結(jié)構(gòu)的環(huán)形振蕩器電路圖；
[0022]圖2為差分結(jié)構(gòu)的環(huán)形振蕩器電路圖；
[0023]圖3為已有技術(shù)中雙路延遲的延遲單元電路圖；
[0024]圖4為本發(fā)明差分結(jié)構(gòu)延遲單元電路圖；
[0025]圖5為本發(fā)明環(huán)形振蕩器電路圖；
[0026]圖6為本發(fā)明環(huán)形振蕩器電路差分輸出波形圖；
[0027]圖7為本發(fā)明環(huán)形振蕩器電壓調(diào)諧曲線圖；
【具體實(shí)施方式】
[0028]本實(shí)施例中寬調(diào)諧范圍環(huán)形壓控振蕩器是由串聯(lián)的三級延遲單元組成，其中第一級延遲單元的輸出接第二級延遲單元的主輸入端同時交叉接第三級的次輸入端，第二級延遲單元的輸出接第三級延遲單元的主輸入端同時接第一級延遲單元的次輸入端，第三級的輸出接第一級的主輸入端同時接第二級的次輸入端。
[0029]參見圖4，本實(shí)施例中三級延遲單元包括第一對NMOS管、第二對匪S管、第三對NMOS管、第一對PMOS管、第二對PMOS管以及第三對PMOS管；所述第一對NMOS管為主輸入差分對管，其柵極分別接差分輸入信號，漏極分別接差分輸出節(jié)點(diǎn)，源極共同接地；第二對NMOS管為負(fù)載管，其柵極共同接控制電壓Vtune，漏極分別接差分輸出節(jié)點(diǎn)，源級分別接第三對NMOS管的漏極；第三對NMOS管為交叉耦合管，柵極分別接差分輸出節(jié)點(diǎn)，漏極分別接第二對NMOS管的源極，源極共同接地；第一對PMOS管為次輸入差分對管，其柵極分別接環(huán)路前兩級提供的前饋差分信號，漏極接差分輸出節(jié)點(diǎn)，源極共同接電源VDD;第二對PMOS管為電壓粗調(diào)模式控制管，其柵極接粗調(diào)模式控制電壓Vcoarse，漏極接差分輸出節(jié)點(diǎn)，源極共同接電源VDD ;第三對PMOS管為負(fù)載管，其柵極共同接控制電壓Vtune，漏極接差分輸出節(jié)點(diǎn)，源極共同接電源VDD。
[0030]具體實(shí)施中，如圖4所示:
[0031]由匪OS管麗I和匪OS管麗2構(gòu)成第一對匪OS管，所述匪OS管麗I和匪OS管麗2的源極共同接地，NMOS管麗I的漏極接輸出節(jié)點(diǎn)Vout-，NM0S管麗2的漏極接輸出節(jié)點(diǎn)Vout+, NMOS管MNl的柵極接輸入信號P+，NMOS管MN2的柵極接輸入信號P-；
[0032]由NMOS管MN3和NMOS管MN4構(gòu)成的第二對NMOS管為NMO