一種新型的跨導(dǎo)恒定的差分對(duì)輸入電路的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及CMOS模擬電路設(shè)計(jì)領(lǐng)域，特別是涉及一種新型的跨導(dǎo)恒定的差分對(duì) 輸入電路。
【背景技術(shù)】
[0002] 在軌到軌的運(yùn)算放大器（railtorailoperationalamplifier,Rail-to-Rail OPAMP)設(shè)計(jì)中，要求輸入級(jí)從電源低電位至高電位，即在軌到軌電壓范圍內(nèi)具有恒定跨導(dǎo) 的功能（constanttransconductance)。而單獨(dú)的PMOS或NMOS差分輸入對(duì)在全電壓范圍 內(nèi)將處于截止、亞閾值、線性和飽和四個(gè)工作區(qū)域，其跨導(dǎo)由零變化至最大值。
[0003] 由于PMOS管在低柵電壓下開(kāi)啟，高的柵電壓下截止；而NMOS管則恰恰相反，其在 低的柵電壓下截止，高的柵電壓下開(kāi)啟。根據(jù)這個(gè)特性，使NMOS差分對(duì)與PMOS差分對(duì)并聯(lián) 作為輸入級(jí)時(shí)，則NMOS對(duì)截止的時(shí)候PMOS對(duì)開(kāi)啟，或PMOS對(duì)截止的時(shí)候NMOS開(kāi)啟；此時(shí)電 路的跨導(dǎo)恒大于零。另一方面，在輸入電壓處于高或低電平時(shí)，輸入級(jí)只有NMOS對(duì)或PMOS 對(duì)開(kāi)啟，則電路的總跨導(dǎo)Gm,t(rtal為：
[0006] 其中1%和kP為比例系數(shù)，可以通過(guò)調(diào)整電路尺寸及電性參數(shù)，使其相等；Id,NMQS和 Id,P?s分別為NMOS差分輸入對(duì)和PMOS差分輸入對(duì)的漏源電流。假設(shè)參數(shù)k和Id，使得存在 以下關(guān)系：
[0007]kN -kp-k，Id，NM0S -Id，PM0S-Id (3)
[0008] 則在輸入電壓為高和低電平時(shí)，電路跨導(dǎo)恒定。而在當(dāng)輸入電壓處于較中間值時(shí)， 使PMOS差分輸入對(duì)和NMOS差分輸入對(duì)都開(kāi)啟且處于飽和區(qū)時(shí)，此時(shí)電路的跨導(dǎo)為：
[0009]
[0010] 這個(gè)數(shù)值是在輸入電壓在較高或較低電平時(shí)的兩倍。此時(shí)在全電壓的輸入范圍 內(nèi)，差分輸入對(duì)管的跨導(dǎo)并非為恒定值。因此需要修改電路結(jié)構(gòu)以實(shí)現(xiàn)恒定跨導(dǎo)。
[0011] 現(xiàn)有技術(shù)中一種實(shí)現(xiàn)恒定跨導(dǎo)的現(xiàn)有電路結(jié)構(gòu)是通過(guò)改變輸入對(duì)管的尾電流來(lái) 使其跨導(dǎo)在不同輸入電壓下恒定。其原理圖如圖1所示。PM1、PM2管為PMOS差分輸入對(duì)，NMl、NM2管為NMOS差分輸入對(duì)；Itail灘和Itail,p職分別為NMOS差分輸入對(duì)和PMOS差分輸 入對(duì)的尾電流源，且調(diào)節(jié)電路參數(shù)使：
[0012] !tail, NMOS一I tail, PMOS一I tail O
[0013]NM3和PM3管為開(kāi)關(guān)管，其柵電壓分別為VBIASN和VBIASP;模塊3XCM_N和3XCM_ P分別為1:3和3:1的電流鏡結(jié)構(gòu)，通過(guò)將匪3和PM3的漏電流放大3倍輸入至NMOS差分 輸入對(duì)和PMOS差分輸入對(duì)的源電極。
[0014] 其具體工作原理如下所述：
[0015] 輸入電壓在軌到軌的電壓范圍內(nèi)時(shí)，變化PMOS差分輸入對(duì)和NMOS差分輸入對(duì)的 尾電流使其漏極電流改變從而使其跨導(dǎo)變化。其中1和Vb分別為A節(jié)點(diǎn)和B節(jié)點(diǎn)的電壓； VtM和VthP分別為NMOS差分輸入對(duì)和PMOS差分輸入對(duì)的閾值電壓。
[0016] ①當(dāng)0彡Vin<VthN+VB時(shí)，NMOS差分輸入對(duì)的柵源電壓低于VthN從而處于截止 區(qū)，PMOS差分輸入對(duì)處于飽和區(qū)。輸入對(duì)的總跨導(dǎo)Gnbttrtal為：
[0017]
[0018] ②當(dāng)Va+IVthpI彡Vin<VDD時(shí)，PMOS差分輸入對(duì)的柵源電壓絕對(duì)值低于VthP絕對(duì) 值從而處于截止區(qū)，NMOS差分輸入對(duì)處于飽和區(qū)，輸入對(duì)的總跨導(dǎo)Gm,t(rtal為：
[0020]③當(dāng)VthN+VB<Vin<VA+1VthpI時(shí)，PMOS的柵源電壓絕對(duì)值高于VthP絕對(duì)值、且NMOS差分輸入對(duì)差分輸入對(duì)的柵源電壓高于VthN從而都處于開(kāi)啟狀態(tài)，此時(shí)輸入對(duì)的總 跨導(dǎo)為：
[0022]由于Id,MQS在隨Vin增大而增大的同時(shí)Id,PMQS在隨Vin增大而減小，所以其平方根 之和的變化量較小。特別的當(dāng)PMOS、NMOS差分輸入對(duì)都處于飽和區(qū)時(shí)，Gnbtrtal大小為：
[0024] 此時(shí)實(shí)現(xiàn)了輸入差分對(duì)在全電壓范圍的跨導(dǎo)恒定，這就是3倍電流鏡跨導(dǎo)恒定的 原理。
[0025] -種實(shí)現(xiàn)該現(xiàn)有電路結(jié)構(gòu)的的具體電路如圖2。NM4和PM4管作為NMOS差分輸入 對(duì)和PMOS差分輸入對(duì)的尾電流源；NM3和PM3作為開(kāi)關(guān)管；NM5、NM6管組成3倍電流鏡模 塊3XCM_N，PM5、PM6管組成3倍電流鏡模塊3XCM_P。
[0026] 該電路原理如前所述。但是該結(jié)構(gòu)中，單獨(dú)的用PM4或NM4這樣一個(gè)MOSFET來(lái) 做電流源，在隨共模輸入電壓變化的同時(shí)，A、B節(jié)點(diǎn)電壓會(huì)使其電流值變化，特別是當(dāng)開(kāi)關(guān) 管在開(kāi)啟的狀態(tài)下，開(kāi)關(guān)管的漏源電壓較大，有時(shí)會(huì)迫使尾電流源管NM4、PM4進(jìn)入線性區(qū)， 從而影響電流源電流精度。另一方面要求3倍尾電流源開(kāi)關(guān)管PM3、NM3的柵電壓VBIAS5、 VBIAS6精度較高，這在電路中是較難產(chǎn)生的，且在制造工藝、電源電壓及溫度等條件的變化 下，其所需的電壓偏置和產(chǎn)生的偏置電壓都在變化，在某些極限情況下產(chǎn)生的偏置電壓可 能不符合電路要求，這極大的限值了電路的性能。
[0027] 3倍電流鏡恒定跨導(dǎo)電路的理論中利用輸入對(duì)管從開(kāi)啟到關(guān)斷的過(guò)程中，導(dǎo)致B 節(jié)點(diǎn)電位Vb的降低，如圖2所示，使得NM3管的Vgs增大，直到Vgs>VtM時(shí)，NM3管開(kāi)啟以使 整個(gè)3倍電流鏡模塊3XCM_P開(kāi)啟，同理開(kāi)啟3XCM_N模塊電路，來(lái)使NMOS和PMOS輸入對(duì)管 互補(bǔ)輸出電流，從而使整個(gè)輸入管跨導(dǎo)恒定。而在這個(gè)過(guò)程中B點(diǎn)電位的變化會(huì)帶來(lái)尾電 流源電流值的變化。特別是開(kāi)關(guān)管匪3、PM3,在當(dāng)輸入共模電壓處于中間值時(shí)，要求開(kāi)關(guān)管 匪3、PM3處于關(guān)斷狀態(tài)下，漏電流小，則要求開(kāi)關(guān)管溝道足夠長(zhǎng)且寬長(zhǎng)比足夠小；而當(dāng)輸入 共模電壓處于極端情況下，則要求開(kāi)關(guān)管匪3、PM3開(kāi)啟且導(dǎo)通電阻足夠小，這就要求其溝 道足夠短且寬長(zhǎng)比足夠大。這對(duì)矛盾不易調(diào)和，在一些電路分析中常出現(xiàn)開(kāi)關(guān)管在開(kāi)啟的 同時(shí)其漏源電壓太大，導(dǎo)致尾電流源管處于線性區(qū)！另一方面，3倍電流鏡恒定跨導(dǎo)電路要 求產(chǎn)生精確的偏置電壓VBIASN、VBIASP，如圖2所示，這增加了電路的設(shè)計(jì)復(fù)雜度；同時(shí)在 一些極端的電路工藝、環(huán)境、電源情況下，產(chǎn)生的該偏置電壓極可能不再符合電路要求。

【發(fā)明內(nèi)容】

[0028] 為克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明之目的在于提供一種新型的跨導(dǎo)恒定的 差分對(duì)輸入電路，其通過(guò)監(jiān)測(cè)節(jié)點(diǎn)A、B的電壓，將3倍尾電流源開(kāi)關(guān)管偏置電壓值浮動(dòng)到合 適的值來(lái)控制開(kāi)關(guān)管開(kāi)啟與否，以達(dá)到控制差分對(duì)尾電流的變化從而達(dá)到輸入跨導(dǎo)和恒定 的目的；同時(shí)監(jiān)測(cè)A、B節(jié)點(diǎn)電壓的電路不會(huì)反過(guò)來(lái)影響尾電流管NM4、PM4的電流值。
[0029] 為達(dá)上述及其它目的，本發(fā)明提出一種新型的跨導(dǎo)恒定的差分對(duì)輸入電路，所述 差分對(duì)輸入電路包括NMOS差分輸入對(duì)（匪1、匪2管）與PMOS差分輸入對(duì)（PM1、PM2管）， 所述NMOS差分輸入對(duì)與PMOS差分輸入對(duì)的尾電流源數(shù)值均為Ici,所述差分對(duì)輸入電路通 過(guò)監(jiān)測(cè)PMOS差分輸入對(duì)的中間節(jié)點(diǎn)A與NMOS差分輸入對(duì)的中間節(jié)點(diǎn)B的電壓并經(jīng)過(guò)其電 壓值浮動(dòng)以控制3倍尾電流源開(kāi)關(guān)管（W3、PM3)開(kāi)啟或關(guān)斷31。電流源，所述31。電流源連 接至輸入差分對(duì)作為其尾電流的一部分。
[0030] 進(jìn)一步地，所述差分對(duì)輸入電路包括：
[0031] 輸入差分對(duì)基本電路，用于放大輸入信號(hào)，包括NMOS輸入差分對(duì)管（匪1，匪2)、 PMOS輸入差分對(duì)管（PM1，PM2)以及各自的尾電流源（匪3、PM3);
[0032] NMOS差分輸入對(duì)3倍電流源模塊，用于根據(jù)輸入電壓動(dòng)態(tài)開(kāi)啟或關(guān)閉N型3倍恒 流源，包括N型3倍電流源取樣管（NM6，匪7)、N型3倍電流源開(kāi)關(guān)電路（NM4)以及N型3 倍電流源（NM5);
[0033] PMOS差分輸入對(duì)3倍電流源模塊，用于根據(jù)輸入電壓動(dòng)態(tài)開(kāi)