低功耗高增益的循環(huán)型折疊式共源共柵放大器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種共源共柵放大器，具體涉及一種低功耗高增益的循環(huán)型折疊式共源共柵放大器，屬于電學(xué)技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]模擬集成電路的一個主要電路結(jié)構(gòu)就是運算跨導(dǎo)放大器，在許多應(yīng)用中它都是消耗功耗最大的模塊。由于CMOS技術(shù)的低電壓趨勢，近來折疊運放比套筒式運放(附圖1)更加受到人們的關(guān)注，盡管折疊運放的功耗更大一些。并且，PMOS驅(qū)動的折疊運放由于其具有更低的閃爍噪聲、更高的次級點以及較低的輸入共模電平，故已經(jīng)成為運放應(yīng)用的最佳選擇。然而，PMOS驅(qū)動的折疊運放同時也提高了輸入電容和功耗。
[0003]此外，隨著CMOS工藝尺寸不斷的減小，在深亞微米工藝下，晶體管的本征增益典型值大約為20-30dB，共源共柵運放的增益范圍只有40-60dB，這在高精度應(yīng)用中增益是遠(yuǎn)遠(yuǎn)不夠的。
[0004]為了得到更高的增益，業(yè)內(nèi)已提出了多種技術(shù)方案，例如:多級級聯(lián)放大器、跨導(dǎo)加倍技術(shù)、增益自舉技術(shù)、電導(dǎo)抵消技術(shù)等。其中:
[0005]1、多級級聯(lián)放大器:由于采用復(fù)雜的補償辦法，所以嚴(yán)重降低了放大器的頻率響應(yīng);
[0006]2、跨導(dǎo)加倍技術(shù):由于引入了低增益高帶寬的預(yù)防大級，所以使得功耗加倍；
[0007]3、增益自舉技術(shù):由于通常要引入極零對，所以影響運放的建立性能，尤其是在高精度建立的應(yīng)用中；
[0008]4、電導(dǎo)抵消技術(shù):相對的，電導(dǎo)抵消技術(shù)可以在提供高直流增益的同時不會削弱其尚頻性能。
[0009]圖1所示的是傳統(tǒng)的折疊式共源共柵運放的電路圖。在圖1所示的電路中我們注意到，N1、N2兩只晶體管傳導(dǎo)最多的電流，因此具有最大的跨導(dǎo)，然而這兩只晶體管只用來作電流槽使用。之前提高折疊運放性能的工作使用了多種設(shè)計，然而N1、N2這兩只晶體管始終沒有得到更好的利用。

【發(fā)明內(nèi)容】

[0010]為解決現(xiàn)有技術(shù)的不足，本發(fā)明的目的在于提供一種低功耗、高增益的循環(huán)型折疊式共源共柵放大器。
[0011]為了實現(xiàn)上述目標(biāo)，本發(fā)明采用如下的技術(shù)方案:
[0012]一種低功耗高增益的循環(huán)型折疊式共源共柵放大器，其特征在于，由主放大器和電導(dǎo)抵消電路組成，
[0013]前述主放大器主要由PU P2、P3、P4、P5、P6、P7、P8、P9九個PMOS晶體管和N10、N11、N12、N13、N14、N15、N16、N17、N44、N45 十個 NMOS 晶體管組成:
[0014]Pl的源端與P5的漏端相連，Pl的漏端與NlO的漏端、N12的源端共同連接在節(jié)點D ；
[0015]P2的源端與P5的漏端相連，P2的漏端與Nll的柵端、N15的柵端、N17的漏端相連；
[0016]P3的源端與P5的漏端相連，P3的漏端與NlO的柵端、N14的柵端、N16的漏端相連；
[0017]P4的源端與P5的漏端相連，P4的漏端與Nll的漏端、N13的源端共同連接在節(jié)點C；
[0018]P5的漏端與P1、P2、P3、P4的源端相連，P5的柵端連接到第四偏置電平Vb4 ；
[0019]P6的漏端與P8的源端連接在節(jié)點A ；
[0020]P7的漏端與P9的源端連接在節(jié)點B ；
[0021]P8的源端與P6的漏端連接在節(jié)點A，P8的漏端與N12的漏端共同連接在負(fù)輸出端 Vout-；
[0022]P9的源端與P7的漏端連接在節(jié)點B，P9的漏端與N13的漏端共同連接在正輸出端 Vout+ ；
[0023]NlO的漏端與Pl的漏端、N12的源端共同連接在節(jié)點D，NlO的柵端與P3的漏端、N14的柵端、N16的漏端相連；
[0024]Nll的漏端與P4的漏端、N13的源端共同連接在節(jié)點C，Nll的柵端與P2的漏端、N15的柵端、N17的漏端相連；
[0025]N12的漏端與P8的漏端共同連接在負(fù)輸出端Vout_，N12的源端與Pl的漏端、NlO的漏端共同連接在節(jié)點D ;
[0026]N13的漏端與P9的漏端共同連接在正輸出端Vout+，N13的源端與P4的漏端、Nll的漏端共同連接在節(jié)點C ;
[0027]N14的漏端與N16的源端相連，N14的柵端與P3的漏端、NlO的柵端、N16的漏端相連；
[0028]N15的漏端與N17的源端相連，N15的柵端與P2的漏端、Nll的柵端、N17的漏端相連；
[0029]N16的源端與N14的漏端相連，N16的漏端與P3的漏端、NlO的柵端、N14的柵端相連；
[0030]N17的源端與N15的漏端相連，N17的漏端與P2的漏端、Nll的柵端、N15的柵端相連；
[0031]N44的柵端與N15的漏端、N17的源端、N45的漏端相連，N44的漏端與N14的漏端、N16的源端、N45的柵端相連；
[0032]N45的柵端與N14的漏端、N16的源端、N44的漏端相連，N45的漏端與N15的漏端、N17的源端、N44的柵端相連；
[0033]前述Pl、P2的柵端均連接到正輸入端Vin+，P3、P4的柵端均連接到負(fù)輸入端Vin-；
[0034]前述P6、P7的柵端均連接到第一偏置電平Vbl，P8、P9的柵端均連接到第二偏置電平Vb2，N12、N13的柵端均連接到第三偏置電平Vb3 ；
[0035]前述？1、？2、？344、？5、？6、？7、？8、？9的襯底和P5、P6、P7的源端均連接到電源電壓A畫；
[0036]前述N10、N11、N12、N13、N14、N15、N16、N17、N44、N45 的襯底和 N10、N11、N12、N13、N44、N45的源端均連接到接地端口 AGND ；
[0037]前述電導(dǎo)抵消電路由PMOS晶體管一端的第一電導(dǎo)抵消電路CIRCUIT_P和NMOS晶體管一端的第二電導(dǎo)抵消電路CIRCUIT_N共同組成:
[0038]前述第一電導(dǎo)抵消電路CIRCUIT_P的第一端與節(jié)點A相連，第二端與節(jié)點B相連；
[0039]前述第二電導(dǎo)抵消電路CIRCUIT_N的第一端與節(jié)點C相連，第二端與節(jié)點D相連。
[0040]前述的低功耗高增益的循環(huán)型折疊式共源共柵放大器，其特征在于，前述第一電導(dǎo)抵消電路 CIRCUIT_P 主要由 N18、N19、N20、N21、N22 五個 NMOS 晶體管和 P23、P24、P25、P26、P27、P28、P29、P30 八個 PMOS 晶體管組成:
[0041]N18的柵端與節(jié)點B相連，N18的源端與N19的源端共同連接到N20的漏端，N18的漏端與P23的漏端和柵端、P25的柵端共同連接到第一反饋信號節(jié)點va_fb ;
[0042]N19的柵端與節(jié)點A相連，N19的源端與N18的源端共同連接到N20的漏端，N19的漏端與P24的漏端和柵端、P25的柵端共同連接到第二反饋信號節(jié)點vb_fb ;
[0043]N20的漏端分別與N18、N19的源端相連；
[0044]N21的漏端與P25的漏端、P27的柵端、P29的柵端相連；
[0045]N22漏端與P26的漏端、P28的柵端、P30的柵端相連；
[0046]P23的漏端和柵端與N18的漏端、P25的柵端共同連接到第一反饋信號節(jié)點va_fb ；
[0047]P24的漏端和柵端與N19的漏端、P26的柵端共同連接到第二反饋信號節(jié)點vb_fb ；
[0048]P25的漏端與N21的漏端、P27的柵端、P29的柵端相連，P25的柵端與N18的漏端、P23的漏端和柵端共同連接到第一反饋信號節(jié)點va_fb ;
[0049]P26的漏端與N22的漏端、P28的柵端、P30的柵端相連，P26的柵端與N19的漏端、P24的漏端和柵端共同連接到第二反饋信號節(jié)點vb_fb ;
[0050]P27的漏端與P25的源端相連，P27的柵端與N21的漏端、P25的漏端、P29的柵端相連；
[0051]P28的漏端與P26的源端相連，P28的柵端與N22的漏端、P26的漏端、P30的柵端相連；
[0052]P29的柵端與N21的漏端、P25的漏端、P27的柵端相連，P29的漏端與節(jié)點A相連；
[0053]P30的柵端與N22的漏端、P26的漏端、P28的柵端相連，P30的漏端與節(jié)點B相連；
[0054]前述N21、N22、N23的柵端共同連接第五偏置電平Vb5 ；
[0055]前述P23、P24、P27、P28、P29、P30 的源端和 P23、P24、P25、P26、P27、P28、P29、P30的襯底均接到電源電壓AVDD ；
[0056]前述N20、N21、N22的源端和N18、N19、N20、N21、N22的襯底均接到接地端口 AGND。
[0057]前述的低功耗高增益的循環(huán)型折疊式共源共柵放大器，其特征在于，前述第二電導(dǎo)抵消電路 CIRCUIT_N 主要由 P31、P32、P33、P34、P35 五個 PMOS 晶體管和 N36、N37、