帶有低等待時(shí)間升壓電路的電壓電平移位器的制造方法
【技術(shù)領(lǐng)域】
[0001 ] 本公開的某些方面一般涉及電子電路，尤其涉及電壓電平移位電路。
[0002] 背景
[0003] 隨著集成電路（IC)的最小特征尺寸持續(xù)縮減以及對功耗降低的期望持久存在， 數(shù)字電路的核心邏輯部分正由越來越低的電壓供電，諸如低至I.OV或更低。然而，IC的其 他部分（例如，輸入/輸出（I/O)部分）的電源電壓可能仍處于較高電壓電平，諸如1.8V、 2. 5V、3. 3V或更高。這些較高電壓電平可被用于與其他邏輯類型對接或者用于確保與其他 設(shè)備的兼容性。因此，使用電壓電平移位器來將數(shù)字輸入信號(hào)從相對低的電源電壓進(jìn)行電 平移位到高電源電壓，或者反之。
[0004] 電壓電平移位器在許多應(yīng)用中被用作低電壓與高電壓控制或時(shí)鐘信號(hào)之間的接 口。這些應(yīng)用包括模數(shù)轉(zhuǎn)換器（ADC)、數(shù)模轉(zhuǎn)換器（DAC)、時(shí)鐘電平移位器、以及具有多個(gè)電 源電壓的任何其他高速接口。理想的電平移位器將輸入信號(hào)移位到不同電平，并且沒有任 何問題地將兩個(gè)接口連接在一起，使得該電平移位器的影響幾乎是可忽略的。然而，常規(guī)的 電平移位器可能具有高等待時(shí)間、在電壓電平極值的各種組合下不一致的性能、和/或在 高速接口應(yīng)用中畸變的占空循環(huán)。
[0005] 作為常規(guī)電平移位器的示例，2011年9月11日授予Riccio且題為"Level ShifterforMultipleSupplyVoltageCircuitry(用于多電源電壓電路系統(tǒng)的電平移 位器）"的美國專利No. 6, 288, 591描述了用于將低電壓輸入信號(hào)移位到高電壓輸出信號(hào) 的方法和裝置。Riccio的一個(gè)示例電平移位器包括電壓移位級，其具有第一和第二控制輸 入節(jié)點(diǎn)以及輸出節(jié)點(diǎn)，其中基于在這些控制輸入節(jié)點(diǎn)處接收到的控制信號(hào)來在輸出節(jié)點(diǎn)處 產(chǎn)生輸出信號(hào)。該電平移位器還包括：串聯(lián)耦合在輸入節(jié)點(diǎn)與第一控制輸入節(jié)點(diǎn)之間的第 一和第二輸入反相器；以及耦合在輸入節(jié)點(diǎn)與第二控制輸入節(jié)點(diǎn)之間的第三輸入反相器。 Riccio的第二反相器可包括互補(bǔ)的第一和第二晶體管，每個(gè)晶體管的控制端子被耦合至第 一反相器的輸出。第一晶體管的第一端子耦合至輸入節(jié)點(diǎn)，且第一晶體管被結(jié)構(gòu)化成基于 由第一反相器輸出的信號(hào)的邏輯值來將輸入信號(hào)傳遞到第一控制輸入節(jié)點(diǎn)。第三反相器可 包括互補(bǔ)的第三和第四晶體管，每個(gè)晶體管的控制端子被耦合至輸入節(jié)點(diǎn)。第三晶體管的 第一端子耦合至第一反相器的輸出，且第三晶體管被結(jié)構(gòu)化成基于輸入信號(hào)的邏輯值來將 由第一反相器輸出的信號(hào)傳遞到第二控制輸入節(jié)點(diǎn)。
[0006] 2010 年 8 月 17 日授予Luo且題為"LevelShifterforHigh-Speedand Low-LeakageOperation(用于高速和低漏泄操作的電平移位器）"的美國專利 No. 7, 777, 547也描述了能夠在具有不同工作電壓擺幅的兩個(gè)電路系統(tǒng)之間進(jìn)行對接的示 例電壓電平移位器。Luo的一個(gè)示例電平移位器包括：具有低電源電壓的輸入緩沖器，用于 將外部輸入信號(hào)反相成內(nèi)部輸入信號(hào)；以及具有高電源電壓的輸出緩沖器，用于將內(nèi)部輸 入信號(hào)反相成外部輸出信號(hào)。外部輸入信號(hào)的高電平低于外部輸出信號(hào)的高電平。該電壓 電平移位器被設(shè)計(jì)成使得輸入緩沖器操作成達(dá)成低漏泄和高速性能。
[0007] 概述
[0008] 本公開的某些方面一般涉及采用低等待時(shí)間、低畸變的升壓電路的電壓電平移位 電路。該電平移位電路可被用于在具有多個(gè)電源電壓的應(yīng)用中將低電壓電平信號(hào)（例如， 控制或時(shí)鐘信號(hào)）移位到高電壓電平信號(hào)。
[0009] 本公開的某些方面提供了一種用于將輸入信號(hào)從第一電壓電平進(jìn)行電平移位到 第二電壓電平的電路。該電平移位電路一般包括：交流（AC)耦合升壓電路，其被配置成 推升輸入信號(hào)，以使得該升壓電路的第一和第二節(jié)點(diǎn)具有大于或等于第一電壓電平的電壓 值；第一邏輯反相器，其被配置成產(chǎn)生具有最高達(dá)第二電壓電平的幅度的第一輸出信號(hào)，其 中該升壓電路的第一節(jié)點(diǎn)耦合至第一邏輯反相器的輸入；以及第二邏輯反相器，其被配置 成產(chǎn)生具有最高達(dá)第二電壓電平的幅度的第二輸出信號(hào)，其中該升壓電路的第二節(jié)點(diǎn)耦合 至第二邏輯反相器的輸入。對于某些方面，第一或第二邏輯反相器中的至少一者包括互補(bǔ) 金屬氧化物半導(dǎo)體（CMOS)反相器。
[0010] 根據(jù)某些方面，該升壓電路一般包括第一電容器，其耦合至該升壓電路的第一節(jié) 點(diǎn)并被配置成接收該輸入信號(hào)的邏輯反相。該升壓電路還可包括第二電容器，其耦合至該 升壓電路的第二節(jié)點(diǎn)并被配置成接收該輸入信號(hào)。
[0011] 根據(jù)某些方面，該升壓電路由第三電壓電平供電。第三電壓電平可不同于或等于 第一電壓電平。對于某些方面，第一和第二節(jié)點(diǎn)的電壓值位于第一電壓電平與第一和第三 電壓電平之和之間（含第一電壓電平以及第一和第三電壓電平之和）。如果第一和第三電 壓電平相同，則第一和第二節(jié)點(diǎn)的電壓值位于第一電壓電平與兩倍第一電壓電平之間（含 第一電壓電平以及兩倍第一電壓電平）。
[0012] 根據(jù)某些方面，該升壓電路包括第一和第二開關(guān)，它們被配置成在閉合時(shí)分別將 第三電壓電平連接至該升壓電路的第一和第二節(jié)點(diǎn)。該升壓電路的第二節(jié)點(diǎn)可以是對第一 開關(guān)的控制，且該升壓電路的第一節(jié)點(diǎn)可以是對第二開關(guān)的控制。對于某些方面，第一和第 二開關(guān)包括第一和第二n溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET)。第一晶體管（即， 第一n溝道M0SFET、或即NM0S)的柵極可耦合至該升壓電路的第二節(jié)點(diǎn)，第一晶體管的源極 可耦合至該升壓電路的第一節(jié)點(diǎn)，并且第一晶體管的漏極可耦合至第三電壓電平。第二晶 體管（g卩，第二NM0S)的柵極可耦合至該升壓電路的第一節(jié)點(diǎn)，第二晶體管的源極可耦合至 該升壓電路的第二節(jié)點(diǎn)，并且第二晶體管的漏極可耦合至第三電壓電平。
[0013] 對于某些方面，在電平移位電路中，某些晶體管的漏極和源極可彼此交換。例如， 第一晶體管的柵極可耦合至該升壓電路的第二節(jié)點(diǎn)，第一晶體管的漏極可耦合至該升壓電 路的第一節(jié)點(diǎn)，并且第一晶體管的源極可耦合至第一電壓電平。作為另一示例，第二晶體管 的柵極可耦合至該升壓電路的第一節(jié)點(diǎn)，第二晶體管的漏極可耦合至該升壓電路的第二節(jié) 點(diǎn)，并且第二晶體管的源極可耦合至第一電壓電平。
[0014] 根據(jù)某些方面，第二電壓電平可高于第一電壓電平。對于某些方面，第一輸出信號(hào) 可以是第二輸出信號(hào)的邏輯反相。對于某些方面，該輸入信號(hào)的邏輯反相驅(qū)動(dòng)第一邏輯反 相器的另一輸入，和/或該輸入信號(hào)驅(qū)動(dòng)第二邏輯反相器的另一輸入。
[0015] 根據(jù)某些方面，該升壓電路的第一或第二節(jié)點(diǎn)被配置成在該輸入信號(hào)變?yōu)閯?dòng)態(tài)之 前被初始化為起始值。
[0016] 根據(jù)某些方面，第三電壓電平由第二電壓電平供電且被配置成經(jīng)由跟蹤電路來跟 蹤第二電壓電平。該跟蹤電路可包括P溝道MOSFET(PMOS)。該P(yáng)MOS的源極可耦合至第二 電壓電平，該P(yáng)MOS的漏極可耦合至該P(yáng)MOS的柵極，并且該P(yáng)MOS的柵極可耦合至第三電壓 電平。
[0017] 根據(jù)某些方面，該電平移位電路進(jìn)一步包括：第一開關(guān)，其被配置成在閉合時(shí)將該 升壓電路的第一節(jié)點(diǎn)連接至第一邏輯反相器的輸入；第二開關(guān)，其被配置成在閉合時(shí)將該 升壓電路的第二節(jié)點(diǎn)連接至第二邏輯反相器的輸入；第三開關(guān)，其被配置成在閉合時(shí)將第 一邏輯反相器的輸入短接至第一電壓電平的基準(zhǔn)電壓電平；以及第四開關(guān)，其被配置成在 閉合時(shí)將第二邏輯反相器的輸入短接至第一電壓電平的基準(zhǔn)電壓電平。該基準(zhǔn)電壓電平可 以是例如地。對于某些方面，該輸入信號(hào)可控制第一或第三開關(guān)中的至少一者的操作，和/ 或該輸入信號(hào)的邏輯反相可控制第二或第四開關(guān)中的至少一者的操作。
[0018] 本公開的某些方面提供了電子信號(hào)轉(zhuǎn)換器，諸如模數(shù)轉(zhuǎn)換器（ADC)(例如， delta-sigma(A2)ADC)或數(shù)模轉(zhuǎn)換器（DAC)。該轉(zhuǎn)換器一般包括如上所述的電平移位電 路。例如，輸入信號(hào)可以是用于該轉(zhuǎn)換器的采樣時(shí)鐘信號(hào)。
[0019] 本公開的某些方面提供了 一種用于無線通信的裝置。該裝置一般包括至少一個(gè)發(fā) 射電路或接收電路，其一般包括如上所述的電平移位電路。
[0020] 本公開的某些方面提供了一種用于將輸入信號(hào)從第一電壓電平進(jìn)行電平移位到 第二電壓電平的方法。該方法一般包括：在AC耦合升壓電路中推升輸入信號(hào)，以使得該升 壓電路的第一和第二節(jié)點(diǎn)具有大于或等于第一電壓電平的電壓值；以及從第一邏輯反相器 輸出具有最高達(dá)第二電壓電平的幅度的第一輸出信號(hào)，其中該升壓電路的第一節(jié)點(diǎn)耦合至 第一邏輯反相器的輸入。對于某些方面，該方法進(jìn)一步包括從第二邏輯反相器輸出具有最 高達(dá)第二電壓電平的幅度的第二輸出信號(hào)，其中該升壓電路的第二節(jié)點(diǎn)耦合至第二邏輯反 相器的輸入。
[0021] 附圖簡述
[0022] 為了能詳細(xì)理解本公開的以上陳述的特征所用的方式，可參照各方面來對以上簡 要概述的內(nèi)容進(jìn)行更具體的描述，其中一些方面在附圖中解說。然而應(yīng)該注意，附圖僅解說 了本公開的某些典型方面，故不應(yīng)被認(rèn)為限定其范圍，因?yàn)楸久枋隹稍试S有其他等同有效 的方面。
[