校準(zhǔn)雙端口鎖相環(huán)路的系統(tǒng)及方法
【專利摘要】本公開涉及校準(zhǔn)雙端口鎖相環(huán)路的系統(tǒng)及方法。本公開提供了鎖相環(huán)路(PLL)，該鎖相環(huán)路包括高端口校準(zhǔn)控制模塊(116)，該高端口校準(zhǔn)控制模塊被配置為：將壓控振蕩器(VCO)的輸入調(diào)制值校準(zhǔn)(208)到第一調(diào)制值，該第一調(diào)制值導(dǎo)致所述VCO的輸出信號具相對于初始輸出頻率的正頻率變化；以及在第一累積時間段之后捕獲(210)所述輸出信號的正頻率值。所述高端口校準(zhǔn)控制模塊還被配置為：將所述VCO的輸入調(diào)制值校準(zhǔn)(212)到負調(diào)制值，該負調(diào)制值導(dǎo)致所述輸出信號具有相對于所述初始輸出頻率的負頻率變化；在第二累積時間段之后捕獲所述輸出信號的負頻率值；以及基于正頻率值和負頻率值之間的差計算校準(zhǔn)縮放因子。
【專利說明】
校準(zhǔn)雙端口鎖相環(huán)路的系統(tǒng)及方法
技術(shù)領(lǐng)域
[0001 ]本公開通常涉及鎖相環(huán)路，更確切地說涉及校準(zhǔn)雙端口鎖相環(huán)路。
【背景技術(shù)】
[0002]當(dāng)所需要的頻率調(diào)制遠遠超過鎖相環(huán)路環(huán)路帶寬的時候，具有雙端口調(diào)制的鎖相環(huán)路(PLL)被廣泛用于射頻收發(fā)器。例如在2.4GHz頻段內(nèi)，大多數(shù)通信部署/標(biāo)準(zhǔn)通常以作為基帶符號速率的倍數(shù)的調(diào)制注射速率使用1-1OOkHz范圍內(nèi)的頻率偏差(S卩，Zigbee: 土500kHz;藍牙低能耗(BLE):高達±250kHz等等)，該調(diào)制注射速率是。例如，Zigbee有2MHz的碼片速率并且BLE有IMHz的符號速率，但是PLL的輸入可以以參考時鐘導(dǎo)出速率(例如，16-48MHz)被施加。寬調(diào)制帶寬需要使用雙端口調(diào)制，它使PLL調(diào)制速率獨立于PLL環(huán)路帶寬，但要求非常高穩(wěn)定性的信道頻率。由于基于PLL的RF頻率生成中有若干噪聲源，所以高穩(wěn)定性要求對PLL環(huán)路帶寬設(shè)置了上限。
[0003]在雙端口調(diào)制PLL中，大部分調(diào)制通過高端口(high port)直接注入壓控振蕩器(VCO)，其中該調(diào)制按照瞬時VCO電容(或變?nèi)荻O管控制電壓)被縮放到頻率傳遞函數(shù)。
[0004]到VCO輸出頻率偏差增益(Kmod)的VCO調(diào)制命令是頻率(或箱式電容(tankcapacitance))以及過程、電壓和溫度(PVT)變化的函數(shù)。為了使VCO直接調(diào)制不受瞬時VCO電容-頻率傳遞函數(shù)的影響以及避免隨PVT變化的精度變化，高端口調(diào)制可以使用一組非常細地量化的數(shù)字可切換變?nèi)荻O管(具有微微微法拉(atto-Farads)的電容)實現(xiàn)。在這樣的布置中，如果精確地知道高端口變?nèi)荻O管的頻率步長(或Kmod)，就可以精確地實現(xiàn)數(shù)字調(diào)制，從而就可以精確地計算出實現(xiàn)頻率調(diào)制命令所需的變?nèi)荻O管的數(shù)量。對于現(xiàn)代連接標(biāo)準(zhǔn)，發(fā)射機調(diào)制性能要求暗示了在標(biāo)稱條件下對kmod增益評估要優(yōu)于1-2%的標(biāo)稱精度，但是在最壞情況的條件下需要優(yōu)于5%。
【附圖說明】
[0005]本公開通過舉例的方式說明并且不要被附圖所限制，在附圖中類似的參考符號表示類似的要素。附圖中的要素是為了簡便以及清晰而示出的，不一定按比例繪制。
[0006]圖1是鎖相環(huán)路(PLL)的實施例的方框圖。
[0007]圖2是用于校準(zhǔn)圖1的PLL的高端口調(diào)制器的方法的流程圖。
[0008]圖3是時間歷程圖，該圖顯示了圖1的PLL的高端口校準(zhǔn)期間的操作的4個不同時間段的例子。
[0009]圖4是可以用于圖1的PLL的高端口調(diào)制校準(zhǔn)控制器的狀態(tài)圖。
[0010]圖5是顯示了圖1的雙端口PLL的頻率響應(yīng)圖的例子的圖表。
【具體實施方式】
[0011]公開系統(tǒng)和方法的實施例是為了通過使用穩(wěn)健的兩步調(diào)制測量方法估計壓控振蕩器(VCO)調(diào)制組最低有效位(LSB)，并將壓控振蕩器(VCO)調(diào)制組最低有效位(LSB)校準(zhǔn)到鎖相環(huán)路(PLL)中的頻率增益。高端口調(diào)制器(HPM)校準(zhǔn)在每個傳輸或一系列傳輸之前進行，以確定在一個或多個傳輸頻率和有效過程、電壓和溫度(PVT)條件下的VCO調(diào)制頻率增益的值。HPM校準(zhǔn)因子是在兩個步驟中確定的:將HPM電容器陣列設(shè)置到正和負頻率值；以及在一段時間內(nèi)測量每個值處的傳輸器的頻率響應(yīng)。在查找表內(nèi)使用正頻率點和負頻率點之間的所得差來確定HPM校準(zhǔn)因子。
[0012]圖1是PLL100的實施例的方框圖，該PLL 100包括鑒頻鑒相器102、環(huán)路濾波器104、壓控振蕩器(VCO) 106、可編程分頻器108、加法節(jié)點110、乘法節(jié)點114、高端口調(diào)制校準(zhǔn)控制器116、高端口調(diào)制器118、頻率計數(shù)器120以及粗調(diào)控制器122 JCO 106生成了輸出信號(RF_0UTPUT)，其頻率是由從高端口調(diào)制器118和環(huán)路濾波器104施加給VCO 106的輸入的信號決定的。雖然顯示了壓控制振蕩器，但是也可以使用其它類型的可控振蕩器。PLL 100可被實施為半導(dǎo)體裝置內(nèi)的集成電路并且用于各種類型的電子系統(tǒng)，諸如恒包絡(luò)收發(fā)器、極性無線電傳輸器或其它合適的器件。
[0013]VCO 106的RF_0UTPUT信號由放置在PLL 100的反饋路徑中的可編程分頻器108進行采樣。RF_0UTPUT信號的頻率由可編程分頻器108來下分頻，并且分頻信號被施加給鑒頻鑒相器102的輸入，其中相位與施加給鑒頻鑒相器102的另一輸入的參考頻率的相位進行比較。參考頻率可由穩(wěn)定的參考發(fā)生器(例如晶體振蕩器)來提供。應(yīng)指出，鑒頻鑒相器102可以被設(shè)計用于比較信號的其它分量，諸如頻率或頻率和相位兩者。
[0014]鑒頻鑒相器102產(chǎn)生與所比較的信號的相位和/或頻率的差相關(guān)的誤差信號，并且確定是否需要升高或降低輸入信號的工作頻率以與這些輸入信號的相位匹配。
[0015]鑒頻鑒相器102的輸出是由環(huán)路濾波器104通過衰減鑒頻鑒相器102的輸出的高頻分量而處理的，該濾波器可例如是無源低通濾波器。被環(huán)路濾波器104所處理的鑒頻鑒相器102的輸出隨后被作為控制輸入信號施加給VCO 106，以控制VCO輸出信號RF_0UTPUT的頻率。以這種方式，RF_0UTPUT信號被鎖相到所述穩(wěn)定的參考頻率，這意味著當(dāng)參考頻率保持恒定時，已調(diào)信號的中心頻率不變化。RF_0UTPUT信號被提供給頻率計數(shù)器120和可編程分頻器108。
[0016]到Σ-Δ調(diào)制器112的輸入是由加法節(jié)點110所提供的目標(biāo)頻率和傳輸調(diào)制信號的和。Σ-Δ調(diào)制器112控制了可編程分頻器108的分數(shù)分頻。可編程分頻器108將RF_0UTPUT信號用來自Σ-Δ調(diào)制器112的輸出進行分頻。分頻的頻率由此與參考頻率進行比較，從而形成鎖相環(huán)路。來自環(huán)路濾波器104的精細模擬控制進一步調(diào)諧VCO 106的輸出頻率。校準(zhǔn)的調(diào)制值能夠?qū)е耉CO 106的輸出處的高端口調(diào)制頻率響應(yīng)，該頻率補充了 VCO 106的輸出處的低端口調(diào)制頻率響應(yīng)。
[0017]頻率計數(shù)器120確定RF_0UTPUT信號的頻率，并且向高端口調(diào)制校準(zhǔn)控制器116提供所測量的頻率。所測量的頻率被用于確定縮放因子，該縮放因子被提供給乘法節(jié)點114。來自節(jié)點114的傳輸調(diào)制輸入和校準(zhǔn)縮放因子的積被提供給高端口調(diào)制器118。校準(zhǔn)的調(diào)制從高端口調(diào)制器118提供給VCO 106以減小所期望的傳輸調(diào)制和RF_0UITUT信號之間的誤差。高端口調(diào)制校準(zhǔn)控制器116基于在給定模式下的操作的相位和操作模式來控制頻率計數(shù)器120的操作和復(fù)位。
[0018]粗調(diào)控制器122可以被用于校準(zhǔn)VCO 106。在粗調(diào)期間，粗調(diào)控制器122可以使用二分搜索或其它合適的操作以將VCO 106粗調(diào)到所期望的頻率的限度內(nèi)。來自粗調(diào)控制器122的頻率調(diào)諧調(diào)整可以被施加給VCO 106。
[0019]參考圖1和圖2，圖2是用于校準(zhǔn)圖1的PLL 100的高端口調(diào)制器118的方法200的流程圖。過程202包括設(shè)置所期望的頻率參數(shù)，例如用于粗調(diào)的頻率目標(biāo)。高端口調(diào)制器118可以包括多個調(diào)制步階，每個調(diào)制步階對應(yīng)于VCO輸出的頻率偏差，并且校準(zhǔn)縮放因子被配置為將一個或多個調(diào)制步階映射到VCO輸出的精確頻率偏差。過程204包括將高端口調(diào)制設(shè)置為調(diào)制范圍的中間或中心值。例如，如果高端口調(diào)制器118中的變?nèi)荻O管陣列具有256個可能的步階，那么中心值可以是與設(shè)置在步階128處的變?nèi)荻O管關(guān)聯(lián)的調(diào)制。
[0020]過程206包括粗調(diào)VCO106。在粗調(diào)期間，可以使用二分搜索或其它合適的操作通過使用所述中心調(diào)制值來將VCO 106調(diào)諧到目標(biāo)頻率的限度內(nèi)。
[0021]一旦執(zhí)行了粗調(diào)，過程208包括等待預(yù)定時間量，該預(yù)定時間量足夠允許粗調(diào)設(shè)置時間穩(wěn)定。頻率計數(shù)器120也可以被復(fù)位為初始值，諸如零。過程208還包括設(shè)置大于中心調(diào)制值的調(diào)制范圍的正步階或值(HPM_P)。例如，使用具有256個可能步階的變?nèi)荻O管陣列，正步階可以被設(shè)置為128和256之間的值。過程210包括將高端口調(diào)制設(shè)置為調(diào)制范圍的正步階值以及確定來自VCO 106的RF_0UTPUT信號的頻率(FREQ_P)。
[0022]一旦執(zhí)行了過程210，過程212包括等待預(yù)定時間量，該預(yù)定時間量足夠允許RF_OUTPUT時間穩(wěn)定。頻率計數(shù)器120也可以被復(fù)位為初始值，諸如零。過程212還包括設(shè)置小于中心調(diào)制值的調(diào)制范圍的負步階或值(HPM_N)。例如，使用具有256個可能步階的變?nèi)荻O管陣列，負步階可以被設(shè)置為O和128之間的值。過程214包括將高端口調(diào)制設(shè)置為調(diào)制范圍的負步階值以及確定來自VCO 106的RF_0UTPUT信號的頻率(FREQ_N)。
[0023]一旦執(zhí)行了過程216，過程218包括計算正調(diào)制值和負調(diào)制值處RF_0UTPUT信號的頻率差(AF)，并且用該差除以用于確定頻率的時間段，該時間段還被稱為累積時間。當(dāng)負測量在正測量之前進行的時候，所述差是兩個頻率偏差測量點之間的絕對頻率差。
[0024]過程220包括計算高端口調(diào)制器118的調(diào)制分辨率，該調(diào)制分辨率是調(diào)制器118中的調(diào)制范圍的最低有效位的值。所述調(diào)制分辨率(還被稱為調(diào)制器的增益(Kmod))可以通過將頻率變化(Δ F)除以調(diào)制范圍的正值(HPM_P)和調(diào)制范圍的負值(HPM_N)之間的差的絕對值來確定。
[0025]過程222包括確定在乘法節(jié)點114處被施加給傳輸調(diào)制的校準(zhǔn)縮放因子。例如，校準(zhǔn)縮放因子(SF)可以通過將低端口調(diào)制分辨率除以高端口調(diào)制分辨率(Kmod)來確定。低端口調(diào)制分辨率一般等于參考頻率除以2n，其中η是低端口命令字中數(shù)字位的數(shù)量。校準(zhǔn)縮放因子被用于將輸入調(diào)制值校準(zhǔn)到校準(zhǔn)的調(diào)制值，該校準(zhǔn)的調(diào)制值使得VCO 106的輸出信號具有在PLL 100所鎖定的目標(biāo)頻率附近的精確頻率偏差。
[0026]過程224包括在正常操作期間將校準(zhǔn)縮放因子存儲在表內(nèi)以供訪問。該縮放因子被用于在每個傳輸之前校準(zhǔn)高端口調(diào)制器118，并且因為它可以被動態(tài)計算，所以縮放因子補償了在當(dāng)前操作條件下的過程、電壓和溫度的變化。
[0027]參照圖1和圖3，圖3是時間歷程圖，該圖顯示了在校準(zhǔn)圖1的PLL 100的高端口調(diào)制器118期間的4個不同時間段的操作的例子。在粗調(diào)時間段的開始，對VCO 106進行粗調(diào)操作。在粗調(diào)期間，二分搜索或其它合適的操作可以通過使用中心調(diào)制值被用于將VCO 106調(diào)諧到目標(biāo)頻率的限度內(nèi)。
[0028]在標(biāo)記為高端口(HP)校準(zhǔn)步驟I的第二時間段的開始，通過使用在圖2的過程210中選擇的正調(diào)制值(HPM_P)來操作高端口調(diào)制器118。
[0029]在標(biāo)記為高端口(HP)校準(zhǔn)步驟2的第三時間段的開始，通過使用在圖2的過程214中選擇的負調(diào)制值(HPM_N)來操作高端口調(diào)制器118。在高端口(HP)校準(zhǔn)步驟I和2期間，PLL100的頻率響應(yīng)由頻率計數(shù)器120測量。正頻率點和負頻率點之間的所得差在查找表內(nèi)使用或被高端口調(diào)制校準(zhǔn)控制器116內(nèi)的另一合適的技術(shù)采用以確定校準(zhǔn)縮放因子，在PLL 100的后續(xù)操作期間，該縮放因子被用于乘法節(jié)點114處。
[0030]隨后開始了第四時間段，在此期間，PLL100試圖在允許的容差內(nèi)鎖定于目標(biāo)頻率。在第四時間段的結(jié)束，PLL 100確定PLL 100是否已鎖定于目標(biāo)頻率。如果頻率鎖定操作成功，則收發(fā)器100進入正常操作。如果頻率鎖定操作不成功，則信號可以被發(fā)送到控制器或處理器(未顯示)，表明PLL 100未能實現(xiàn)頻率鎖定。
[0031]圖4是可以用于圖1的PLL的高端口調(diào)制校準(zhǔn)控制器116的狀態(tài)圖。當(dāng)校準(zhǔn)使能信號被置位的時候，PLL 100從無線電校準(zhǔn)等待狀態(tài)402轉(zhuǎn)換到粗調(diào)VCO狀態(tài)。當(dāng)完成粗調(diào)的時候，PLL 100從粗調(diào)V⑶狀態(tài)404轉(zhuǎn)換到狀態(tài)406以設(shè)置高端口正調(diào)制頻率HPM_P。狀態(tài)406轉(zhuǎn)換到狀態(tài)408以復(fù)位正頻率計數(shù)器值(C0UNT_P)。在選擇以允許PLL 100穩(wěn)定的可編程時間量之后，狀態(tài)408轉(zhuǎn)換到狀態(tài)410以開始計數(shù)在高端口正調(diào)制頻率HPM_P處的PLL 100的頻率響應(yīng)。在選擇以計數(shù)正調(diào)制頻率HPM_P的可編程時間量之后，狀態(tài)410轉(zhuǎn)換到狀態(tài)412以捕獲在計數(shù)時間段的結(jié)束處的正調(diào)制頻率HPM_P。
[0032]當(dāng)捕獲了正調(diào)制頻率時候，PLL100從狀態(tài)412轉(zhuǎn)換到狀態(tài)414以設(shè)置高端口負調(diào)制頻率ΗΡΜ_Ν ο狀態(tài)414轉(zhuǎn)換到狀態(tài)416以復(fù)位負頻率計數(shù)器值(C0UNT_N)。在選擇以允許PLL 100穩(wěn)定的可編程時間量之后，狀態(tài)416轉(zhuǎn)換到狀態(tài)418以開始計數(shù)在高端口負調(diào)制頻率HPM_N#的PLL 100的頻率響應(yīng)。在選擇以計數(shù)負調(diào)制頻率HPM__^可編程時間量之后，狀態(tài)418轉(zhuǎn)換到狀態(tài)420以捕獲在計數(shù)時間段的結(jié)束處的負調(diào)制頻率HPM_N。在捕獲負調(diào)制頻率HPM_N之后，狀態(tài)420轉(zhuǎn)換到狀態(tài)422以通過使用計數(shù)時間、累積數(shù)組大小以及來自頻率計數(shù)器120的正頻率計數(shù)值和負頻率計數(shù)值之間的計數(shù)差來確定高端口調(diào)制校準(zhǔn)縮放因子，正如圖2中的過程218到過程222所顯示的。
[0033]圖5是顯示了圖1的PLL100的高端口和低端口的頻率響應(yīng)圖500的例子的圖表。PLL 100的一個目的是再現(xiàn)無失真的傳輸調(diào)制信號。注意，圖5不是傳統(tǒng)的濾波器響應(yīng)，在傳統(tǒng)的濾波器響應(yīng)中，y軸是以dB為單位的信號振幅響應(yīng)，X軸表示數(shù)據(jù)路徑帶寬。相反，y軸是對PLL輸入處的頻率命令的頻率幅度響應(yīng)(具有正確的調(diào)制比例)，而X軸是頻率調(diào)制命令的帶寬。
[0034]理想上，PLL 100在PLL 100使用的調(diào)制命令的帶寬上輸出零dB的均勻(平坦)頻率幅度響應(yīng)。零dB線對應(yīng)于VCO輸出處的頻率偏差，VCO輸出處的頻率偏差等于由調(diào)制縮放因子縮放的PLL的頻率命令的結(jié)果。也就是說，PLL/VC0輸出處的所期望頻率偏差的再現(xiàn)沒有誤差。注意，調(diào)制縮放因子和分辨率通常對于低端口和高端口調(diào)制來說是不同的。
[0035]頻率響應(yīng)圖500顯示了從接近DC(零頻率)到大約1kHz的范圍的調(diào)制頻率處的OdB幅度處的低端口頻率響應(yīng)502。在1kHz，響應(yīng)502從OdB指數(shù)衰減到大約100kHz處的-50dB。
[0036]為了處理大于1kHz的頻率，高端口調(diào)制被用于PLL 100，對于高端口調(diào)制縮放因子的誤差小于零誤差、等于零以及大于零的高端口調(diào)制，響應(yīng)504、506和508被示出。高端口頻率響應(yīng)504、506、508在低調(diào)制頻率處具有類似的響應(yīng)，從10Hz的調(diào)制頻率處的-30線性變化到大約15kHz的調(diào)制頻率處的大約_20dB。在大約15kHz到160kHz的調(diào)制頻率之間，響應(yīng)504、506、508是非線性，其中響應(yīng)504達到大約-8dB的穩(wěn)定響應(yīng)，響應(yīng)506達到大約OdB的穩(wěn)定響應(yīng)，并且響應(yīng)508到達大約5dB的穩(wěn)定響應(yīng)。響應(yīng)504、506、508保持在它們各自的穩(wěn)定狀態(tài)幅度，直到大約175MHz為止，響應(yīng)504、506、508在大約175MHz處非線性地減少至大約I OGHz的調(diào)制頻率處的-60dB。
[0037]響應(yīng)504和508表明在不使用正確縮放因子時，會出現(xiàn)傳輸調(diào)制信號的失真，而被適當(dāng)校準(zhǔn)的縮放因子將消除傳輸調(diào)制信號的失真。高端口調(diào)制校準(zhǔn)在每個傳輸之前進行，以確定當(dāng)前傳輸頻率和PVT條件下的縮放因子的值。
[0038]HPM校準(zhǔn)因子可以通過兩步驟確定:將HPM電容器陣列設(shè)置到最小和最大范圍；以及在每個范圍計算一段時間。所得計數(shù)差可以在查找表內(nèi)使用以確定HPM校準(zhǔn)因子。注意，在某些情況下，高端口調(diào)制器118中的調(diào)制陣列的子集可以被用于校準(zhǔn)。在這種情況下，校準(zhǔn)的最小/最大范圍將不對應(yīng)于調(diào)制陣列的末端。
[0039]到目前為止，應(yīng)了解，在一些實施例中，已經(jīng)提供了用于恒包絡(luò)調(diào)制傳輸器的鎖相環(huán)路(PLL)(10)，該鎖相環(huán)路可以包括:壓控振蕩器(VC0)(106)，被配置為產(chǎn)生具有可變頻率的輸出信號;高端口調(diào)制器(118)，被配置為基于輸入調(diào)制值向所述VCO注入調(diào)制信號(數(shù)字或模擬/電流或電壓/DAC);以及高端口校準(zhǔn)控制模塊(116)，被配置為將所述輸入調(diào)制值校準(zhǔn)(208)到第一調(diào)制值，該第一調(diào)制值導(dǎo)致所述輸出信號具有相對于初始輸出頻率的正頻率變化，在第一累積時間段之后捕獲(210)所述輸出信號的正頻率值，將所述輸入調(diào)制值校準(zhǔn)(212)到第二調(diào)制值，該第二調(diào)制值導(dǎo)致所述輸出信號具有相對于所述初始輸出頻率的負頻率變化，在第二累積時間段之后捕獲(214)所述輸出信號的負頻率值，并且基于所述正頻率值和負頻率值之間的差計算校準(zhǔn)縮放因子。
[0040]另一方面，所述高端口調(diào)制器可以包括多個調(diào)制步階，每個調(diào)制步階可以對應(yīng)于VCO輸出的一個頻率偏差，以及所述校準(zhǔn)縮放因子可以被配置為將一個或多個調(diào)制步階映射到VCO輸出中的精確頻率偏差。
[0041]另一方面，所述校準(zhǔn)縮放因子可以被配置為將所述輸入調(diào)制值校準(zhǔn)到校準(zhǔn)的調(diào)制值，該校準(zhǔn)的調(diào)制值導(dǎo)致所述VCO的所述輸出調(diào)制信號具有在所述PLL鎖定的目標(biāo)頻率附近的精確頻率偏差。
[0042]另一方面，所述PLL還可以包括被配置為接收低端口調(diào)制值的Σ-Δ調(diào)制器(112)，該低端口調(diào)制值在VCO輸出處導(dǎo)致低端口調(diào)制頻率響應(yīng)，以及所述校準(zhǔn)的調(diào)制值在VCO輸出處導(dǎo)致與VCO輸出處的所述低端口調(diào)制頻率響應(yīng)互補的高端口調(diào)制頻率響應(yīng)。
[0043]另一方面，所述高端口校準(zhǔn)控制模塊(116)可以通過進一步被配置為進行以下處理來被配置為計算所述校準(zhǔn)縮放因子:計算(216)等于第一調(diào)制值和第二調(diào)制值之間的差的調(diào)制值的變化(|HPM_P-HPM_N| );計算(218)等于正頻率值和負頻率值之間的差的輸出頻率的變化(A f);計算(220)等于輸出頻率的變化除以調(diào)制值的變化的校準(zhǔn)分辨率(Kmod);以及計算(222)等于低端口調(diào)制分辨率除以校準(zhǔn)分辨率(Kmod或高端口調(diào)制分辨率)的校準(zhǔn)縮放因子(SF)。所述低端口調(diào)制分辨率可以等于參考頻率除以作為以2為底得到的冪數(shù)的在低端口調(diào)制器中可用的調(diào)制步階的數(shù)量(例如，提供給Σ-Δ調(diào)制器的低端口命令字中的位的數(shù)量)。
[0044]另一方面，所述PLL還可以包括頻率計數(shù)器(120)，該頻率計數(shù)器被配置為記錄所述輸出信號的頻率值，所述高端口校準(zhǔn)控制模塊通過被進一步配置為進行以下處理來被配置為捕獲所述正頻率值和負頻率值:讀取在第一累積時間段期間由所述頻率計數(shù)器累積的第一計數(shù)(COUNT_P)，所述正頻率值可以等于第一計數(shù)除以第一累積時間段；以及讀取在第二累積時間段期間由所述頻率計數(shù)器累積的第二計數(shù)(COUNT_N)，所述負頻率值可以等于第二計數(shù)除以第二累積時間段。
[0045]另一方面，所述PLL還可以包括一個被配置為粗調(diào)(206)所述VCO的粗調(diào)校準(zhǔn)模塊，所述粗調(diào)校準(zhǔn)模塊導(dǎo)致所述初始輸出頻率在目標(biāo)頻率的頻率閾值內(nèi)，所述高端口校準(zhǔn)控制模塊還可以被配置為在所述粗調(diào)之前將所述輸入調(diào)制值校準(zhǔn)(204)到中心調(diào)制值。所述中心調(diào)制值可以在第一調(diào)制值和第二調(diào)制值之間，可以在將所述輸入調(diào)制值校準(zhǔn)到第一調(diào)制值和第二調(diào)制值之前執(zhí)行所述粗調(diào)。
[0046]另一方面，在所述中心調(diào)制值和第一調(diào)制值之間的第一多個調(diào)制步階可以等于在所述中心調(diào)制值和第二調(diào)制值之間的第二多個調(diào)制步階。
[0047]另一方面，在所述中心調(diào)制值和第一調(diào)制值之間的第一多個調(diào)制步階可能不等于在所述中心調(diào)制值和第二調(diào)制值之間的第二多個調(diào)制步階。
[0048]另一方面，第一調(diào)制值和第二調(diào)制值可以通過多個調(diào)制步階分開，并且所述多個調(diào)制步階可以包括尚達尚端口調(diào)制器中可用的調(diào)制步驟的最大數(shù)量。
[0049]另一方面，所述高端口校準(zhǔn)控制模塊還可以被配置為計算與所述校準(zhǔn)縮放因子關(guān)聯(lián)的多個頻率縮放因子。所述多個頻率縮放因子中的每個可以對應(yīng)于多個參考頻率中的一個，所述多個參考頻率中的每個可以被配置為用作給所述VCO的輸入控制頻率，以及將所述多個頻率縮放因子存儲在查找表中。
[0050]另一方面，所述正頻率值和負頻率值以及所述VCO的當(dāng)前參考頻率之間的差可以被用于在所述查找表內(nèi)查找關(guān)聯(lián)的校準(zhǔn)縮放因子和關(guān)聯(lián)的頻率縮放因子。
[0051]另一方面，所述高端口調(diào)制器可以包括由數(shù)模轉(zhuǎn)換器(DAC)構(gòu)成的組和可切換變?nèi)荻O管組中的一個。
[0052]另一方面，所述調(diào)制信號包括多個信號。
[0053]在另一個實施例中，集成電路裝置可以包括包含鎖相環(huán)路(PLL)的傳輸器，該鎖相環(huán)路可以包括高端口校準(zhǔn)控制模塊，所述高端口校準(zhǔn)控制模塊被配置為:將壓控振蕩器(VCO)的輸入調(diào)制值校準(zhǔn)(208)到第一調(diào)制值，該第一調(diào)制值導(dǎo)致所述VCO的輸出信號具有相對于初始輸出頻率的正頻率變化;在第一累積時間段之后捕獲(210)所述輸出信號的正頻率值;將所述VCO的所述輸入調(diào)制值校準(zhǔn)(212)到第二調(diào)制值，該第二調(diào)制值導(dǎo)致所述輸出信號具有相對于所述初始輸出頻率的負頻率變化;在第二累積時間段之后捕獲(214)所述輸出信號的負頻率值，以及基于所述正頻率值和負頻率值之間的差計算校準(zhǔn)縮放因子。
[0054]另一方面，所述校準(zhǔn)縮放因子可以被配置為將所述輸入調(diào)制值校準(zhǔn)到校準(zhǔn)的調(diào)制值，該校準(zhǔn)的調(diào)制值導(dǎo)致所述VCO的所述輸出信號具有在所述PLL所鎖定的目標(biāo)頻率附近的準(zhǔn)確頻率偏差。
[0055]另一方面，所述PLL還可以包括Σ-Δ調(diào)制器(112)，所述Σ-Δ調(diào)制器被配置為接收低端口調(diào)制值，該低端口調(diào)制值在VCO輸出處導(dǎo)致低端口調(diào)制頻率響應(yīng)。所述校準(zhǔn)的調(diào)制值可以在VCO輸出處導(dǎo)致與VCO輸出處的所述低端口調(diào)制頻率響應(yīng)互補的高端口調(diào)制頻率響應(yīng)。
[0056]另一方面，所述PLL還可以被配置為:計算(216)等于第一調(diào)制值和第二調(diào)制值之間的差的調(diào)制值的變化(|HPM_P-HPM_N|);計算(218)等于所述正頻率值和負頻率值之間的差的輸出頻率(Af)的變化;計算(220)等于輸出頻率的變化除以調(diào)制值的變化的校準(zhǔn)分辨率(Kmod);以及計算(222)等于低端口調(diào)制分辨率除以所述校準(zhǔn)分辨率(Kmod或高端口調(diào)制分辨率)的所述校準(zhǔn)縮放因子(SF)。所述低端口調(diào)制分辨率可以等于參考頻率除以作為以2為底得到的冪數(shù)的在低端口調(diào)制器中可用的調(diào)制步階的數(shù)量(例如，提供給Σ-△調(diào)制器的低端口命令字內(nèi)的位的數(shù)量)。
[0057]在另一個實施例中，操作鎖相環(huán)路(PLL)的方法可以包括:將所述PLL的壓控振蕩器(VCO)的輸入調(diào)制值校準(zhǔn)(208)到第一調(diào)制值，該第一調(diào)制值導(dǎo)致所述VCO的輸出信號具有相對于初始輸出頻率的正頻率變化;在第一累積時間段之后捕獲(210)所述輸出信號的正頻率值;將所述VCO的所述輸入調(diào)制值校準(zhǔn)(212)到第二調(diào)制值，該第二調(diào)制值導(dǎo)致了所述輸出信號具有相對于所述初始輸出頻率的負頻率變化；(214)在第二累積時間段之后捕獲所述輸出信號的負頻率值；以及基于所述正頻率值和負頻率值之間的差計算校準(zhǔn)縮放因子。
[0058]另一方面，計算所述校準(zhǔn)縮放因子還可以包括計算(216)等于第一調(diào)制值和第二調(diào)制值之間的差的調(diào)制值的變化(|HPM_P-HPM_N|);計算(218)等于所述正頻率值和負頻率值之間的差的輸出頻率的變化(A f);計算(220)等于輸出頻率的變化除以調(diào)制值的變化的校準(zhǔn)分辨率(Kmod);以及計算(222)等于低端口調(diào)制分辨率除以所述校準(zhǔn)分辨率(Kmod或高端口調(diào)制分辨率)的校準(zhǔn)縮放因子(SF)。所述低端口調(diào)制分辨率可以等于參考頻率除以作為以2為底得到的冪數(shù)的在低端口調(diào)制器中可用的調(diào)制步階的數(shù)量(例如，提供給Σ-Δ調(diào)制器的低端口命令字中的位的數(shù)量)。
[0059]由于實現(xiàn)本公開的裝置主要是由本領(lǐng)域技術(shù)人員已知的電子部件以及電路組成，所以電路細節(jié)不會在比上述認為有必要的程度更大的任何程度上進行解釋，以對本公開的基本概念的理解以及認識并且為了不混淆或偏離本公開的教導(dǎo)。
[0060]此外，在說明書和權(quán)利要求書中的術(shù)語“前面”、“后面”、“頂部”、“底部”、“上面”、“下面”等等(如果有的話)是用于描述性的目的并且不一定用于描述永久性的相對位置。應(yīng)了解，術(shù)語的這種用法在適當(dāng)?shù)那闆r下是可以互換的，使得本文描述的本公開的實施例例如能夠在其它方面而不是本文所例示的或者以其它方式描述的方面操作。
[0061]上述一些實施例，如果適用的話，可通過使用各種不同的信息處理系統(tǒng)被實現(xiàn)。例如，雖然圖1以及其討論描述了示例性信息處理架構(gòu)，但是提出該示例性架構(gòu)僅僅是提供用于討論本公開的各個方面的有用參考。當(dāng)然，該架構(gòu)的描述為了便于討論已經(jīng)被簡化，并且它只是根據(jù)本公開可被使用的多種不同類型的適當(dāng)架構(gòu)中的一個。本領(lǐng)域技術(shù)人員將認識至IJ，邏輯塊之間的界限僅僅是說明性的，并且替代實施例可以合并邏輯塊或電路要素，或在各種邏輯塊或電路要素上強加功能的替代分解。
[0062]因此，應(yīng)了解本文描述的架構(gòu)僅僅是示范的，并且事實上實現(xiàn)相同功能的很多其它架構(gòu)可以被實現(xiàn)。從抽象的但仍明確的意義上來說，為實現(xiàn)相同功能的部件的任何布置是有效地“關(guān)聯(lián)”的使得實現(xiàn)所期望的功能。因此，本文中為實現(xiàn)特定功能的而組合的任何兩個部件可以被看作彼此“關(guān)聯(lián)”使得實現(xiàn)所期望的功能，不論架構(gòu)或中間部件如何。同樣地，這樣被關(guān)聯(lián)的任何兩個元件也可以被看作是彼此“可操作地連接”或“可操作地耦接”以實現(xiàn)所期望的功能。
[0063]此外，本領(lǐng)域技術(shù)人員將認識到上述描述的操作之間的界限只是說明性的。多個操作的功能可組合成單個操作，并且/或者單個操作的功能可分布在另外的操作中。而且，替代實施例可以包括特定操作的多個實例，并且操作的順序可以在各種其它實施例中改變。
[0064]雖然本文中參照具體實施例描述了本公開，但是在不脫離以下權(quán)利要求書所陳述的本公開的范圍的情況下，可以進行各種修改以及變化。因此，說明書以及附圖要被認為是說明意義的而不是限制意義的，并且所有這些修改要包括在本公開的范圍內(nèi)。本文中關(guān)于具體實施例描述的任何好處、優(yōu)點或問題的解決方案都不是要在被解釋為任何或所有權(quán)利要求的關(guān)鍵的、必需的、或必要特征或要素。
[0065]本文所用的術(shù)語“耦接”不旨在限制為直接耦接或機械耦接。
[0066]此外，本文所用的術(shù)語“a”或“an”被定義為一個或多于一個。并且，在權(quán)利要求中所用的引導(dǎo)性短語(諸如“至少一個”以及“一個或多個”)不應(yīng)該被解釋為暗示通過不定冠詞“a”或“an”引導(dǎo)的其它權(quán)利要求要素將包括這種引導(dǎo)的權(quán)利要求要素的任何特定權(quán)利要求限制為僅包括一個這樣的要素的公開，即使當(dāng)同一權(quán)利要求中包括引導(dǎo)性短語“一個或多個”或“至少一個”以及不定冠詞(諸如“a”或“an”)時。這同樣適用于定冠詞的使用。
[0067]除非另有說明，諸如“第一”以及“第二”的術(shù)語被用于任意地區(qū)分這些術(shù)語描述的要素。因此，這些術(shù)語不一定表示這些要素的時間優(yōu)先級或其它優(yōu)先級。
【主權(quán)項】
1.一種鎖相環(huán)路(PLL)，包括: 壓控振蕩器(VCO)，被配置為產(chǎn)生具有可變頻率的輸出信號； 耦接到所述VCO的高端口調(diào)制器，所述高端口調(diào)制器被配置為基于輸入調(diào)制值向所述VCO注入調(diào)制信號；以及 高端口校準(zhǔn)控制模塊，被配置為: 將所述輸入調(diào)制值校準(zhǔn)到第一調(diào)制值，該第一調(diào)制值導(dǎo)致所述輸出信號具有相對于初始輸出頻率的正頻率變化， 在第一累積時間段之后捕獲所述輸出信號的正頻率值， 將所述輸入調(diào)制值校準(zhǔn)到第二調(diào)制值，該第二調(diào)制值導(dǎo)致所述輸出信號具有相對于所述初始輸出頻率的負頻率變化， 在第二累積時間段之后捕獲所述輸出信號的負頻率值，以及 基于正頻率值和負頻率值之間的差計算校準(zhǔn)縮放因子。2.根據(jù)權(quán)利要求1所述的PLL，其中 所述高端口調(diào)制器包括多個調(diào)制步階， 每個調(diào)制步階對應(yīng)于VCO輸出中的一個頻率偏差，并且 所述校準(zhǔn)縮放因子被配置為將一個或多個調(diào)制步階映射到VCO輸出中的精確頻率偏差。3.根據(jù)權(quán)利要求1所述的PLL，其中所述校準(zhǔn)縮放因子被配置為將所述輸入調(diào)制值校準(zhǔn)到校準(zhǔn)的調(diào)制值，該校準(zhǔn)的調(diào)制值導(dǎo)致所述VCO的輸出信號具有在所述PLL鎖定的目標(biāo)頻率附近的精確頻率偏差。4.根據(jù)權(quán)利要求3所述的PLL，其中 所述PLL還包括被配置為接收低端口調(diào)制值的Σ - Δ調(diào)制器，該低端口調(diào)制值在VCO輸出處導(dǎo)致低端口調(diào)制頻率響應(yīng)，并且 所述校準(zhǔn)的調(diào)制值在VCO輸出處導(dǎo)致與VCO輸出處的低端口調(diào)制頻率響應(yīng)互補的高端口調(diào)制頻率響應(yīng)。5.根據(jù)權(quán)利要求1所述的PLL，其中所述高端口校準(zhǔn)控制模塊通過被進一步配置為進行以下處理來被配置為計算所述校準(zhǔn)縮放因子: 計算等于第一調(diào)制值和第二調(diào)制值之間的差的調(diào)制值的變化； 計算等于正頻率值和負頻率值之間的差的輸出頻率的變化； 計算等于輸出頻率的變化除以調(diào)制值的變化的校準(zhǔn)分辨率；以及 計算等于低端口調(diào)制分辨率除以校準(zhǔn)分辨率的校準(zhǔn)縮放因子， 其中所述低端口調(diào)制分辨率等于參考頻率除以作為以2為底得到的冪數(shù)的在低端口調(diào)制器中可用的調(diào)制步階的數(shù)量。6.根據(jù)權(quán)利要求1所述的PLL，其中 所述PLL還包括被配置為記錄所述輸出信號的頻率值的頻率計數(shù)器，以及所述高端口校準(zhǔn)控制模塊通過被進一步配置為進行以下處理來被配置為捕獲正頻率值和負頻率值: 讀取在第一累積時間段期間由所述頻率計數(shù)器累積的第一計數(shù)，其中所述正頻率值等于第一計數(shù)除以第一累積時間段，以及 讀取在第二累積時間段期間由所述頻率計數(shù)器累積的第二計數(shù)，其中所述負頻率值等于第二計數(shù)除以第二累積時間段。7.根據(jù)權(quán)利要求1所述的PLL，其中 所述PLL還包括被配置為粗調(diào)所述VCO的粗調(diào)校準(zhǔn)模塊，所述粗調(diào)校準(zhǔn)模塊導(dǎo)致所述初始輸出頻率在目標(biāo)頻率的頻率閾值內(nèi)，并且 所述高端口校準(zhǔn)控制模塊還被配置為在所述粗調(diào)之前將所述輸入調(diào)制值校準(zhǔn)到中心調(diào)制值，其中所述中心調(diào)制值在第一調(diào)制值和第二調(diào)制值之間，并且 在將所述輸入調(diào)制值校準(zhǔn)到第一調(diào)制值和第二調(diào)制值之前執(zhí)行所述粗調(diào)。8.根據(jù)權(quán)利要求7所述的PLL，其中在所述中心調(diào)制值和第一調(diào)制值之間的第一多個調(diào)制步階等于在所述中心調(diào)制值和第二調(diào)制值之間的第二多個調(diào)制步階。9.根據(jù)權(quán)利要求7所述的PLL，其中在所述中心調(diào)制值和第一調(diào)制值之間的第一多個調(diào)制步階不等于在所述中心調(diào)制值和第二調(diào)制值之間的第二多個調(diào)制步階。10.根據(jù)權(quán)利要求1所述的PLL，其中第一調(diào)制值和第二調(diào)制值間隔多個調(diào)制步階，并且所述多個調(diào)制步階包括高達高端口調(diào)制器中可用的最大數(shù)量的調(diào)制步階。11.根據(jù)權(quán)利要求1所述的PLL，其中所述高端口校準(zhǔn)控制模塊還被配置為 計算與所述校準(zhǔn)縮放因子關(guān)聯(lián)的多個頻率縮放因子，其中 所述多個頻率縮放因子中的每個對應(yīng)于多個參考頻率中的一個，并且 所述多個參考頻率中的每個被配置為用作給所述VCO的輸入控制頻率，以及 將所述多個頻率縮放因子和所述校準(zhǔn)縮放因子存儲在查找表中。12.根據(jù)權(quán)利要求11所述的PLL，其中正頻率值和負頻率值與所述VCO的當(dāng)前參考頻率之間的差被用于在所述查找表中查找關(guān)聯(lián)的校準(zhǔn)縮放因子和關(guān)聯(lián)的頻率縮放因子。13.根據(jù)權(quán)利要求1所述的PLL，其中所述高端口調(diào)制器包括數(shù)模轉(zhuǎn)換器(DAC)和可切換變?nèi)荻O管組中的至少一個。14.根據(jù)權(quán)利要求1所述的PLL，其中所述調(diào)制信號包括多個信號。15.—種半導(dǎo)體裝置包括: 鎖相環(huán)路(PLL)，包括: 高端口校準(zhǔn)控制模塊，被配置為: 將壓控振蕩器(VCO)的輸入調(diào)制值校準(zhǔn)到第一調(diào)制值，該第一調(diào)制值導(dǎo)致所述VCO的輸出信號具有相對于初始輸出頻率的正頻率變化； 在第一累積時間段之后捕獲所述輸出信號的正頻率值； 將所述VCO的輸入調(diào)制值校準(zhǔn)到第二調(diào)制值，該第二調(diào)制值導(dǎo)致所述輸出信號具有相對于所述初始輸出頻率的負頻率變化； 在第二累積時間段之后捕獲所述輸出信號的負頻率值，以及 基于正頻率值和負頻率值之間的差計算校準(zhǔn)縮放因子。16.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其中所述校準(zhǔn)縮放因子被配置為將所述輸入調(diào)制值校準(zhǔn)到校準(zhǔn)的調(diào)制值，該校準(zhǔn)的調(diào)制值導(dǎo)致所述VCO的輸出信號具有在所述PLL鎖定的目標(biāo)頻率附近的精確頻率偏差。17.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置，其中 所述PLL還包括被配置為接收低端口調(diào)制值的Σ - Δ調(diào)制器，該低端口調(diào)制值在VCO輸出處導(dǎo)致低端口調(diào)制頻率響應(yīng)，以及 所述校準(zhǔn)的調(diào)制值在VCO輸出處導(dǎo)致與VCO輸出處的低端口調(diào)制頻率響應(yīng)互補的高端口調(diào)制頻率響應(yīng)。18.根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其中所述高端口校準(zhǔn)控制模塊通過被進一步配置為進行以下處理來被配置為計算所述校準(zhǔn)縮放因子: 計算等于第一調(diào)制值和第二調(diào)制值之間的差的調(diào)制值的變化； 計算等于正頻率值和負頻率值之間的差的輸出頻率的變化； 計算等于輸出頻率的變化除以調(diào)制值的變化的校準(zhǔn)分辨率；以及 計算等于低端口調(diào)制分辨率除以校準(zhǔn)分辨率的校準(zhǔn)縮放因子， 其中所述低端口調(diào)制分辨率等于參考頻率除以作為以2為底得到的冪數(shù)的在低端口調(diào)制器中可用的調(diào)制步階的數(shù)量。19.一種用于操作鎖相環(huán)路(PLL)的方法，包括: 將所述PLL的壓控振蕩器(VCO)的輸入調(diào)制值校準(zhǔn)到第一調(diào)制值，該第一調(diào)制值導(dǎo)致所述VCO的輸出信號具有相對于初始輸出頻率的正頻率變化； 在第一累積時間段之后捕獲所述輸出信號的正頻率值； 將所述VCO的輸入調(diào)制值校準(zhǔn)到第二調(diào)制值，該第二調(diào)制值導(dǎo)致所述輸出信號具有相對于所述初始輸出頻率的負頻率變化； 在第二累積時間段之后捕獲所述輸出信號的負頻率值；以及 基于所述正頻率值和負頻率值之間的差計算校準(zhǔn)縮放因子。20.根據(jù)權(quán)利要求19所述的方法，其中所述計算校準(zhǔn)縮放因子還包括: 計算等于第一調(diào)制值和第二調(diào)制值之間的差的調(diào)制值的變化； 計算等于正頻率值和負頻率值之間的差的輸出頻率的變化； 計算等于輸出頻率的變化除以調(diào)制值的變化的校準(zhǔn)分辨率；以及 計算等于低端口調(diào)制分辨率除以所述校準(zhǔn)分辨率的校準(zhǔn)縮放因子， 其中所述低端口調(diào)制分辨率等于參考頻率除以作為以2為底得到的冪數(shù)的在低端口調(diào)制器中可用的調(diào)制步階的數(shù)量。
【文檔編號】H03L7/099GK105827238SQ201510993455
【公開日】2016年8月3日
【申請日】2015年12月25日
【發(fā)明人】K·瓦赫迪, C·N·斯托爾
【申請人】飛思卡爾半導(dǎo)體公司