抗單粒子效應(yīng)的從亞閾值到超閾值的cmos電平轉(zhuǎn)換電路的制作方法
【專利摘要】本發(fā)明公開一種抗單粒子效應(yīng)的從亞閾值到超閾值的CMOS電平轉(zhuǎn)換電路，其包括反相單元和抗單粒子效應(yīng)的從亞閾值到超閾值的電平轉(zhuǎn)換單元，反相單元包括信號輸入端和信號輸出端，信號輸出端輸出的信號反相于信號輸入端輸入的信號；抗單粒子效應(yīng)的從亞閾值到超閾值的電平轉(zhuǎn)換單元包括：四個(gè)PMOS管，可與上述四個(gè)PMOS管構(gòu)成電平轉(zhuǎn)換模塊的四個(gè)NMOS管，以及可與上述四個(gè)PMOS管構(gòu)成抗單粒子效應(yīng)模塊的四個(gè)NMOS管。亞閾值的初始信號經(jīng)過反相器得到反相信號，將初始信號及其反相信號作為輸入，經(jīng)過電平轉(zhuǎn)換單元能夠?qū)崿F(xiàn)從亞閾值到超閾值的電平轉(zhuǎn)換，并且具有抗單粒子效應(yīng)的效果。本發(fā)明可在傳統(tǒng)電平轉(zhuǎn)換器基礎(chǔ)上進(jìn)行改造，防止單粒子效應(yīng)導(dǎo)致的輸出錯(cuò)誤。
【專利說明】
抗單粒子效應(yīng)的從亞閾值到超閾值的CMOS電平轉(zhuǎn)換電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及單粒子效應(yīng)抑制技術(shù)領(lǐng)域，特別是一種抗單粒子效應(yīng)的從亞閾值到超閾值的CMOS電平轉(zhuǎn)換電路。
【背景技術(shù)】
[0002]為了降低電子系統(tǒng)的功耗，很多芯片的工作電壓變得越來越低。比如，處理器I/O電壓正從1.8V降低到1.5V，而內(nèi)核能夠在低于IV的電壓下工作。甚至于，處理器的內(nèi)核中也存在多種電壓域。電壓降低方面的發(fā)展不均帶來了系統(tǒng)設(shè)計(jì)者必須解決的關(guān)鍵性難題一如何在信號電平之間進(jìn)行可靠的轉(zhuǎn)換。
[0003]有些芯片能實(shí)現(xiàn)較高的邏輯電平至較低邏輯電平的轉(zhuǎn)換，也有一些芯片能夠?qū)⑤^低的邏輯電平轉(zhuǎn)換成較高的邏輯電平。當(dāng)這些邏輯轉(zhuǎn)換芯片應(yīng)用于空間環(huán)境中時(shí)，空間輻射高能粒子(如重離子、質(zhì)子等)會穿透到電路的內(nèi)部，電離產(chǎn)生額外的電子空穴對，從而被敏感節(jié)點(diǎn)吸收，并改變原來的電平。這種效應(yīng)被稱為單粒子效應(yīng)(SEE)，可能會引起系統(tǒng)錯(cuò)誤，造成嚴(yán)重的故障。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題為:提出一種抗單粒子效應(yīng)單元的從亞閾值到超閾值的電平轉(zhuǎn)換器，其可避免電路中某節(jié)點(diǎn)發(fā)生單粒子效應(yīng)時(shí)，導(dǎo)致輸出錯(cuò)誤的情形。
[0005 ]本發(fā)明采取的技術(shù)方案具體為:一種抗單粒子效應(yīng)的從亞閾值到超閾值的CMOS電平轉(zhuǎn)換電路，包括反相單元，和抗單粒子效應(yīng)的從亞閾值到超閾值的電平轉(zhuǎn)換單元，其中:反相單元包括信號輸入端和信號輸出端，信號輸出端輸出的信號反相于信號輸入端輸入的信號；
抗單粒子效應(yīng)的從亞閾值到超閾值的電平轉(zhuǎn)換單元包括:四個(gè)PMOS管，定義為第一PMOS管、第二 PMOS管、第三PMOS管和第四PMOS管;與上述四個(gè)PMOS管構(gòu)成電平轉(zhuǎn)換模塊的四個(gè)匪OS管，定義為第一匪OS管、第二匪OS管、第三匪OS管和第四匪OS管；以及與上述四個(gè)PMOS管構(gòu)成抗單粒子效應(yīng)模塊的四個(gè)NMOS管，定義為第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管；
四個(gè)PMOS管的源極分別連接電源；第一PMOS管的漏極連接第五匪OS管的漏極、第二PMOS管的柵極，和第四PMOS管的柵極，并作為第一輸出節(jié)點(diǎn)；第二 PMOS管的漏極連接第六WOS管的漏極、第五匪OS管的柵極，和第七WOS管的柵極，并作為第二輸出節(jié)點(diǎn)；第三PMOS管的漏極連接第七NMOS管的漏極、第六NMOS管的柵極，和第八NMOS管的柵極，并作為第三輸出節(jié)點(diǎn)；第四PMOS管的漏極連接第八匪OS管的漏極、第一 PMOS管的柵極，和第三PMOS管的柵極，并作為第四輸出節(jié)點(diǎn)；第五匪OS管、第六NMOS管、第七匪OS管和第八匪OS管的源極分別接地；
第一 NMOS管、第二 NMOS管、第三NMOS管和第四NMOS管的源極分別接地，漏極分別對應(yīng)連接第一輸出節(jié)點(diǎn)、第二輸出節(jié)點(diǎn)、第三輸出節(jié)點(diǎn)和第四輸出節(jié)點(diǎn);第一NMOS管和第三NMOS管的柵極分別連接反相單元的信號輸出端，第二 NMOS管和第四NMOS管的柵極分別連接反相單元的信號輸入端。
[0006]本發(fā)明在應(yīng)用時(shí)，亞閾值的初始信號經(jīng)過反相器得到反相信號，將初始信號及其反相信號作為輸入，經(jīng)過電平轉(zhuǎn)換單元即能夠?qū)崿F(xiàn)從亞閾值到超閾值的電平轉(zhuǎn)換，并且具有抗單粒子效應(yīng)的效果。
[0007]進(jìn)一步的，本發(fā)明的反相單元包括一個(gè)PMOS管和一個(gè)NMOS管，PMOS管的源極連接電源，漏極連接NMOS管的漏極，并作為反相單元的信號輸出端;NMOS管的源極接地;PMOS管的柵極與NMOS管的柵極相連，并作為反相單元的信號輸入端。
[0008]本發(fā)明的有益效果為:通過對傳統(tǒng)的電平轉(zhuǎn)換器進(jìn)行電路改造，使得其電平轉(zhuǎn)換單元能夠進(jìn)行單粒子效應(yīng)的辨識，實(shí)現(xiàn)抗單粒子效應(yīng)的目的，避免電路中某節(jié)點(diǎn)受輻射而發(fā)生翻轉(zhuǎn)，導(dǎo)致輸出錯(cuò)誤。本發(fā)明電路運(yùn)行可靠，結(jié)構(gòu)簡單成本低。
【附圖說明】
[0009]
圖1所示為本發(fā)明一種實(shí)施例的反相單元電路結(jié)構(gòu)示意圖；
圖2所示為電平轉(zhuǎn)換單元部分電路結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0010]以下結(jié)合附圖和具體實(shí)施例進(jìn)一步描述。
[0011 ]結(jié)合圖1和圖2，本發(fā)明抗單粒子效應(yīng)的從亞閾值到超閾值的CMOS電平轉(zhuǎn)換電路，包括反相單元，和抗單粒子效應(yīng)的從亞閾值到超閾值的電平轉(zhuǎn)換單元，其中:
反相單元包括信號輸入端和信號輸出端，信號輸出端輸出的信號反相于信號輸入端輸入的信號；
抗單粒子效應(yīng)的從亞閾值到超閾值的電平轉(zhuǎn)換單元包括:四個(gè)PMOS管，定義為第一PMOS管、第二 PMOS管、第三PMOS管和第四PMOS管;可與上述四個(gè)PMOS管構(gòu)成電平轉(zhuǎn)換模塊的四個(gè)NMOS管，定義為第一匪OS管、第二匪OS管、第三匪OS管和第四匪OS管；以及可與上述四個(gè)PMOS管構(gòu)成抗單粒子效應(yīng)模塊的四個(gè)NMOS管，定義為第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管；
四個(gè)PMOS管的源極分別連接電源；第一PMOS管的漏極連接第五匪OS管的漏極、第二PMOS管的柵極，和第四PMOS管的柵極，并作為第一輸出節(jié)點(diǎn)；第二 PMOS管的漏極連接第六WOS管的漏極、第五匪OS管的柵極，和第七WOS管的柵極，并作為第二輸出節(jié)點(diǎn)；第三PMOS管的漏極連接第七NMOS管的漏極、第六NMOS管的柵極，和第八NMOS管的柵極，并作為第三輸出節(jié)點(diǎn)；第四PMOS管的漏極連接第八匪OS管的漏極、第一 PMOS管的柵極，和第三PMOS管的柵極，并作為第四輸出節(jié)點(diǎn)；第五匪OS管、第六NMOS管、第七匪OS管和第八匪OS管的源極分別接地；
第一 NMOS管、第二 NMOS管、第三NMOS管和第四NMOS管的源極分別接地，漏極分別對應(yīng)連接第一輸出節(jié)點(diǎn)、第二輸出節(jié)點(diǎn)、第三輸出節(jié)點(diǎn)和第四輸出節(jié)點(diǎn);第一NMOS管和第三NMOS管的柵極分別連接反相單元的信號輸出端，第二 NMOS管和第四NMOS管的柵極分別連接反相單元的信號輸入端。
[0012]在應(yīng)用時(shí)，亞閾值的初始信號經(jīng)過反相器得到反相信號，將初始信號及其反相信號作為輸入，經(jīng)過電平轉(zhuǎn)換單元即能夠?qū)崿F(xiàn)從亞閾值到超閾值的電平轉(zhuǎn)換，并且具有抗單粒子效應(yīng)的效果。
實(shí)施例
[0013]如圖1，本實(shí)施例中，反相單元包括一個(gè)PMOS管MP1和一個(gè)NMOS管MN1,MP^源極連接電源，漏極連接MN1的漏極，并作為反相單元的信號輸出端Vsub---—b JN1的源極接地;MP^柵極與MN1的柵極相連，并作為反相單元的信號輸入端Vsub。
[0014]如圖2，具有抗單粒子效應(yīng)的從亞閾值到超閾值的電平轉(zhuǎn)換單元由4個(gè)PMOS管MPx1、MPx2、MPx3、MPx4，和 8 個(gè)匪 OS 管 MNx1、MNx2、MNx3、MNx4、MNxs、MNx6、MNx7、MNx8 組成，其中 MPx1、ΜΡχ2、MPx3、ΜΡχ4和 MNx1、MNx2、MNx3、ΜΝχ4構(gòu)成電平轉(zhuǎn)換模塊，MPx1、MPx2、MPx3、ΜΡχ4 和 MNx5、MNx6、MNx7、MNx8構(gòu)成抗單粒子效應(yīng)模塊。
[0015]MPx1、ΜΡχ2、ΜΡχ3、ΜΡχ4的源極與電源Vqh相連，漏極分別與MNxs、ΜΝχθ、ΜΝχ7、MNxs的漏極相連于A、B、C_0UT、D節(jié)點(diǎn)，即第一輸出節(jié)點(diǎn)、第二輸出節(jié)點(diǎn)、第三輸出節(jié)點(diǎn)和第四輸出節(jié)點(diǎn)；MNx5、MNx6、MNx7、MNx8的源極接地，MPxdPMPx3的柵極接D節(jié)點(diǎn)，ΜΡχ2和MPx4的柵極接A節(jié)點(diǎn)，ΜΝχ5和ΜΝΧ7的柵極接B節(jié)點(diǎn)，MNx6和MNx8的柵極接^。!^節(jié)點(diǎn)、ΜΝχ2、ΜΝχ3、ΜΝχ4的源極接地，MNx1的漏極接A節(jié)點(diǎn)，其柵極接Vsub---—b，ΜΝχ^漏極接B節(jié)點(diǎn)，其柵極接Vsub-，MNx3的漏極接(:_0171節(jié)點(diǎn)，其柵極接Vsub---—b，ΜΝχ4的漏極接D節(jié)點(diǎn)，其柵極接Vsub---。
[0016]電路在運(yùn)行時(shí)，當(dāng)Vsub…為亞閾值的I時(shí)，經(jīng)過反相器，輸出Vsub---—b為0，Vsub…和Vsub一_—b作為電平轉(zhuǎn)換單元的輸入，此時(shí)，MNx5截止，MNx6導(dǎo)通，MNX7截止，MNx8導(dǎo)通，A節(jié)點(diǎn)為超閾值的I，B節(jié)點(diǎn)為O，C_0UT節(jié)點(diǎn)輸出為超閾值的I，D節(jié)點(diǎn)為O。由此，實(shí)現(xiàn)了 Vsub---為亞閾值的1到(:_01]1'節(jié)點(diǎn)輸出為超閾值的I的電平轉(zhuǎn)換。倘若發(fā)生單粒子效應(yīng)，假設(shè)C_0UT節(jié)點(diǎn)受到粒子碰撞發(fā)生翻轉(zhuǎn)，從而從超閾值的I翻轉(zhuǎn)為O，則MNx6截止，MNx8截止，錯(cuò)誤不會發(fā)生傳遞，而D節(jié)點(diǎn)為0，因此MPx3導(dǎo)通，C_0UT節(jié)點(diǎn)的錯(cuò)誤O仍會被拉回超閾值的I，從而實(shí)現(xiàn)了抗單粒子效應(yīng)的效果。
[0017]當(dāng)Vsub---為O時(shí)，經(jīng)過反相器，輸出Vsub---—b為亞閾值的l，Vsub—和Vsub---—b作為電平轉(zhuǎn)換單元的輸入，此時(shí)，MNx5導(dǎo)通，MNx6截止，MNx7導(dǎo)通，MNx8截止，A節(jié)點(diǎn)為O，B節(jié)點(diǎn)為超閾值的I，C_0UT節(jié)點(diǎn)輸出為O，D節(jié)點(diǎn)為超閾值的I。倘若發(fā)生單粒子效應(yīng)，假設(shè)B節(jié)點(diǎn)受到粒子碰撞發(fā)生翻轉(zhuǎn)，從而從超閾值的I翻轉(zhuǎn)為O，則MNx5截止，MNx7截止，錯(cuò)誤不會發(fā)生傳遞，而A節(jié)點(diǎn)為0，因此MPx2導(dǎo)通，B節(jié)點(diǎn)的錯(cuò)誤O仍會被拉回超閾值的1，從而實(shí)現(xiàn)了抗單粒子效應(yīng)的效果。
[0018]以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.抗單粒子效應(yīng)的從亞閾值到超閾值的CMOS電平轉(zhuǎn)換電路，包括反相單元，和抗單粒子效應(yīng)的從亞閾值到超閾值的電平轉(zhuǎn)換單元，其中: 反相單元包括信號輸入端和信號輸出端，信號輸出端輸出的信號反相于信號輸入端輸入的信號； 抗單粒子效應(yīng)的從亞閾值到超閾值的電平轉(zhuǎn)換單元包括:四個(gè)PMOS管，定義為第一PMOS管、第二 PMOS管、第三PMOS管和第四PMOS管;與上述四個(gè)PMOS管構(gòu)成電平轉(zhuǎn)換模塊的四個(gè)匪OS管，定義為第一匪OS管、第二匪OS管、第三匪OS管和第四匪OS管；以及與上述四個(gè)PMOS管構(gòu)成抗單粒子效應(yīng)模塊的四個(gè)NMOS管，定義為第五NMOS管、第六NMOS管、第七NMOS管和第八NMOS管； 四個(gè)PMOS管的源極分別連接電源；第一PMOS管的漏極連接第五NMOS管的漏極、第二PMOS管的柵極，和第四PMOS管的柵極，并作為第一輸出節(jié)點(diǎn)；第二 PMOS管的漏極連接第六WOS管的漏極、第五匪OS管的柵極，和第七WOS管的柵極，并作為第二輸出節(jié)點(diǎn)；第三PMOS管的漏極連接第七NMOS管的漏極、第六NMOS管的柵極，和第八NMOS管的柵極，并作為第三輸出節(jié)點(diǎn)；第四PMOS管的漏極連接第八匪OS管的漏極、第一 PMOS管的柵極，和第三PMOS管的柵極，并作為第四輸出節(jié)點(diǎn)；第五匪OS管、第六NMOS管、第七匪OS管和第八匪OS管的源極分別接地； 第一 NMOS管、第二匪OS管、第三匪OS管和第四NMOS管的源極分別接地，漏極分別對應(yīng)連接第一輸出節(jié)點(diǎn)、第二輸出節(jié)點(diǎn)、第三輸出節(jié)點(diǎn)和第四輸出節(jié)點(diǎn);第一NMOS管和第三NMOS管的柵極分別連接反相單元的信號輸出端，第二 NMOS管和第四NMOS管的柵極分別連接反相單元的信號輸入端。2.根據(jù)權(quán)利要求1所述的抗單粒子效應(yīng)的從亞閾值到超閾值的CMOS電平轉(zhuǎn)換電路，其特征是，反相單元包括一個(gè)PMOS管和一個(gè)NMOS管，PMOS管的源極連接電源，漏極連接NMOS管的漏極，并作為反相單元的信號輸出端;NMOS管的源極接地;PMOS管的柵極與NMOS管的柵極相連，并作為反相單元的信號輸入端。
【文檔編號】H03K19/003GK105871366SQ201610201862
【公開日】2016年8月17日
【申請日】2016年4月5日
【發(fā)明人】王海濱, 戴茜茜, 張學(xué)武, 李慶武, 劉小鋒, 孫洪文, 華迪
【申請人】河海大學(xué)常州校區(qū)