一種前饋補償推挽式運算放大器的制造方法
【專利摘要】本發(fā)明公開一種前饋補償推挽式運算放大器，包括差分第一增益級電路、差分第二增益級電路和推挽式結(jié)構(gòu)的前饋頻率補償電路，差分第一增益級電路與差分第二增益級電路串接后與推挽式結(jié)構(gòu)的前饋頻率補償電路并聯(lián)。推挽式結(jié)構(gòu)的前饋頻率補償電路由推挽結(jié)構(gòu)的PMOS管M1a和NMOS管M1b、推挽結(jié)構(gòu)的PMOS管M2a和NMOS管M2b以及提供尾電流的NMOS管M3構(gòu)成。由于本發(fā)明采用推挽式結(jié)構(gòu)的前饋頻率補償電路，來取代傳統(tǒng)極點分離密勒補償技術(shù)，保證了電路系統(tǒng)穩(wěn)定的同時，大大提高了系統(tǒng)的帶寬，沒有使用電容，芯片的面積也大大縮小。
【專利說明】
一種前饋補償推挽式運算放大器
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種運算放大器。
【背景技術(shù)】
[0002]運算放大器是現(xiàn)代集成電路中最基本的單元電路模塊之一，而兩極差分放大器基于其高的電源噪聲抑制能力和更大的輸出電壓擺幅等顯得更為優(yōu)越。在兩極差分運放的內(nèi)部電路中通常包含許多極點，導(dǎo)致相位發(fā)生偏移，也即是在相頻曲線接近-180°之前幅頻曲線并不下降至I。因此，對兩極運放的穩(wěn)定性和頻率補償很有意義。
[0003]隨著電源電壓的不斷下降及各方面性能指標(biāo)的提高，以往的運放頻率補償結(jié)構(gòu)已無法滿足電路設(shè)計的要求，同時要提高電路的信噪比、增大帶寬、獲得穩(wěn)定的工作區(qū)域，新的補償技術(shù)是關(guān)鍵之一。傳統(tǒng)的頻率補償是單電容密勒補償技術(shù)，使兩極點分離。而在此基礎(chǔ)上新的補償技術(shù)不斷出現(xiàn)，如控制零點的密勒補償，增加零點來抵消極點；增加源跟隨器來消除零點等。
[0004]傳統(tǒng)的運算放大器的密勒電容補償電路如圖1所示，其補償基本原理是在第一增益輸出級與第二增益輸出級之間并上一個密勒電容和電阻，使主次極點分離。由于密勒電容電路中包含一個右半平面的零點，右半平面的零點在波特圖中將提升增益曲線，增大相位變化。因此右半平面零點消弱了系統(tǒng)的穩(wěn)定性。通過與密勒電容串聯(lián)的電阻可以使右半平面的零點移動到左半平面，來改善系統(tǒng)穩(wěn)定性。
[0005]現(xiàn)有的頻率補償技術(shù)缺點在于:(I)使用密勒電容補償，計算零極點分布情況，能夠?qū)χ鳂O點頻率進行較準(zhǔn)確的預(yù)測，但它不能有效的預(yù)測電路零點頻率和次極點頻率，也即很難保證在零極點完全抵消，尤其是負載電容未知或變化的情況下。(2)涉及到電阻的具體實現(xiàn)，電阻一般由工作在線性區(qū)的MOS晶體管等效電阻來實現(xiàn)，但晶體管不僅與工藝有關(guān)，而且使用它的前提條件是假定晶體管服從平方律特性，因此該方案將會有很大誤差，不能準(zhǔn)確使系統(tǒng)穩(wěn)定。(3)由于引入電容，將大大增加了芯片面積和功耗，同時由于電容把主極點推向更低，降低了單位增益帶寬積。

【發(fā)明內(nèi)容】

[0006]為了解決現(xiàn)有技術(shù)存在的不足，本發(fā)明的目的是提供一種前饋補償推挽式運算放大器。該運算放大器中的前饋頻率補償電路，能夠產(chǎn)生一個左半平面的零點，該零點帶來的正相移能夠抵消差分第一增益級電路、差分第二增益級電路產(chǎn)生的極點頻率導(dǎo)致的負相移，主極點沒有推向更低頻，因此系統(tǒng)會有更高的增益帶寬積。
[0007]為實現(xiàn)上述目的，本發(fā)明所采用的技術(shù)方案是:
一種前饋補償推挽式運算放大器，包括差分第一增益級電路、差分第二增益級電路和推挽式結(jié)構(gòu)的前饋頻率補償電路，所述的差分第一增益級電路與差分第二增益級電路串接后與推挽式結(jié)構(gòu)的前饋頻率補償電路并聯(lián)。
[0008]進一步地，所述的推挽式結(jié)構(gòu)的前饋頻率補償電路由推挽結(jié)構(gòu)的PMOS管Mla和匪OS管Mlb、推挽結(jié)構(gòu)的PMOS管M2a和匪OS管M2b以及提供尾電流的匪OS管M3構(gòu)成，PMOS管Mla的柵極和NMOS管Mlb的柵極都與差分第一增益級電路的輸入端Vin+電連接，PMOS管M2a的柵極和NMOS管M2b的柵極都與差分第一增益級電路的輸入端Vin —電連接，匪OS管Mlb的源極與WOS管M2b的源極都與匪OS管M3的漏極電連接，PMOS管Mla的漏極和NMOS管Mlb的漏極相連，并且都與所述差分第二增益級電路中的PMOS管M4和匪OS管M6的共同漏極電連接，PMOS管M2a的漏極和NMOS管M2b的漏極相連，并且都與所述差分第二增益級電路中的PMOS管M5和NMOS管M7的共同漏極電連接。
[0009]本發(fā)明的有益效果:
由于本發(fā)明采用推挽式結(jié)構(gòu)的前饋頻率補償電路，來取代傳統(tǒng)極點分離密勒補償技術(shù)，保證了電路系統(tǒng)穩(wěn)定的同時，大大提高了系統(tǒng)的帶寬，沒有使用電容，芯片的面積也大大縮小。
【附圖說明】
[0010]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細說明:
圖1為現(xiàn)有技術(shù)中采用密勒電容補償?shù)倪\算放大器的結(jié)構(gòu)示意圖；
圖2為本發(fā)明的結(jié)構(gòu)示意圖；
圖3為圖2所示前饋頻率補償電路的電原理圖。
【具體實施方式】
[0011]如圖2所示，一種前饋補償推挽式運算放大器，包括差分第一增益級電路Al、差分第二增益級電路A2和推挽式結(jié)構(gòu)的前饋頻率補償電路A3，所述的差分第一增益級電路Al與差分第二增益級電路A2串接后與推挽式結(jié)構(gòu)的前饋頻率補償電路A3并聯(lián)。
[0012]如圖3所示，所述的推挽式結(jié)構(gòu)的前饋頻率補償電路由推挽結(jié)構(gòu)的PMOS管Mla和匪OS管Mlb、推挽結(jié)構(gòu)的PMOS管M2a和匪OS管M2b以及提供尾電流的匪OS管M3構(gòu)成，PMOS管Mla的柵極和NMOS管Mlb的柵極都與差分第一增益級電路的輸入端Vin+電連接，PMOS管M2a的柵極和NMOS管M2b的柵極都與差分第一增益級電路的輸入端Vin —電連接，匪OS管Mlb的源極與WOS管M2b的源極都與匪OS管M3的漏極電連接，PMOS管Mla的漏極和NMOS管Mlb的漏極相連，并且都與所述差分第二增益級電路中的PMOS管M4和匪OS管M6的共同漏極電連接，PMOS管M2a的漏極和NMOS管M2b的漏極相連，并且都與所述差分第二增益級電路中的PMOS管M5和NMOS管M7的共同漏極電連接。
[0013]推挽式結(jié)構(gòu)的前饋頻率補償電路，能夠產(chǎn)生一個左半平面的零點，該零點帶來的正相移能夠抵消差分第一增益級電路、差分第二增益級電路產(chǎn)生的極點頻率導(dǎo)致的負相移，主極點沒有推向更低頻，因此系統(tǒng)會有更高的增益帶寬積。
[0014]仿真驗證:在本專利的運算放大器的電路中，通過仿真驗證了本發(fā)明的前饋頻率補償技術(shù)，使用Cadence spectre仿真表明:在使用密勒電容補償時其單位帶寬積僅為28.65MHz，相位裕度為70.19° ；采用本發(fā)明的前饋補償技術(shù)其單位帶寬積為1.07GHz，相位裕度為74.59°;極大地提高了電路的帶寬以及沒有使用電容降低了功耗和芯片面積。
[0015]以上所述是本發(fā)明的優(yōu)選實施方式而已，當(dāng)然不能以此來限定本發(fā)明之權(quán)利范圍，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，對本發(fā)明的技術(shù)方案進行修改或者等同替換，都不脫離本發(fā)明技術(shù)方案的保護范圍。
【主權(quán)項】
1.一種前饋補償推挽式運算放大器，其特征在于:包括差分第一增益級電路、差分第二增益級電路和推挽式結(jié)構(gòu)的前饋頻率補償電路，所述的差分第一增益級電路與差分第二增益級電路串接后與推挽式結(jié)構(gòu)的前饋頻率補償電路并聯(lián)。2.根據(jù)權(quán)利要求1所述的前饋補償推挽式運算放大器，其特征在于:所述的推挽式結(jié)構(gòu)的前饋頻率補償電路由推挽結(jié)構(gòu)的PMOS管Mla和匪OS管Mlb、推挽結(jié)構(gòu)的PMOS管M2a和匪OS管M2b以及提供尾電流的匪OS管M3構(gòu)成，PMOS管Mla的柵極和匪OS管Mlb的柵極都與差分第一增益級電路的輸入端Vin+電連接，PMOS管M2a的柵極和匪OS管M2b的柵極都與差分第一增益級電路的輸入端Vin —電連接，匪OS管Mlb的源極與匪OS管M2b的源極都與匪OS管M3的漏極電連接，PMOS管Mla的漏極和匪OS管Mlb的漏極相連，并且都與所述差分第二增益級電路中的PMOS管M4和NMOS管M6的共同漏極電連接，PMOS管M2a的漏極和NMOS管M2b的漏極相連，并且都與所述差分第二增益級電路中的PMOS管M5和NMOS管M7的共同漏極電連接。
【文檔編號】H03F3/26GK105897196SQ201610246260
【公開日】2016年8月24日
【申請日】2016年4月20日
【發(fā)明人】陳忠學(xué), 章國豪, 李思臻, 余凱, 黃亮
【申請人】廣東工業(yè)大學(xué)