一種tiadc系統(tǒng)及方法
【專利摘要】本發(fā)明提供了一種TIADC系統(tǒng)及方法，其能完成寬頻帶模擬信號輸入下TIADC系統(tǒng)通道間的失配誤差的修正，系統(tǒng)包括扇出單元、時鐘產(chǎn)生單元、多個ADC芯片及數(shù)字修正單元，扇出單元對模擬信號進行分路，得到多個分路信號，時鐘產(chǎn)生單元產(chǎn)生多個不同相位的時鐘信號，多個ADC芯片分別接收多個分路信號和多個不同相位的時鐘信號，并根據(jù)時鐘信號對所述分路信號進行欠采樣，得到多個采樣信號，數(shù)字修正單元分別對多個采樣信號進行處理，以修正多個采樣信號中失配誤差，并對修正后的多個采樣信號進行求和運算，得到數(shù)字信號。本發(fā)明通過數(shù)字濾波對欠采樣信號中的寬帶失配誤差進行修正，以得到精確的數(shù)字采樣信號，同時，實現(xiàn)了TIADC系統(tǒng)誤差的FPGA實時在線修正。
【專利說明】
一種TIADG系統(tǒng)及方法
技術(shù)領(lǐng)域
[0001] 本發(fā)明屬于信號處理領(lǐng)域，尤其涉及一種并行交替采樣模擬數(shù)字變換（Time-Interleave Analog-Digital Converter:TIADC)系統(tǒng)及方法。
【背景技術(shù)】
[0002] 數(shù)字信號在存儲和處理上相對簡單，而模擬信號則不然。因此，模擬數(shù)字變換技術(shù) 有著重要的意義。故而ADC作為模擬數(shù)字變換的橋梁，也具有重要的意義。為了保證離散的 數(shù)字信號可以更準確的恢復(fù)出原始的連續(xù)時間信號，要求ADC精度越高越好，同時要求數(shù)字 化過程遵循采樣定理，即采樣率必須大于信號最高頻率成分頻率的2倍。
[0003]而隨著科學(xué)研究的發(fā)展，對高速信號的數(shù)字化測量的要求越來越高。隨著信號在 時間尺度上的減小，對ADC采樣率的要求也隨之提高。雖然隨著ADC芯片技術(shù)的發(fā)展，單個 ADC芯片的采樣率也越來越高，但有時候單個ADC芯片的采樣速度不能滿足實際信號帶寬的 要求，這時對更高速的模擬數(shù)字變換系統(tǒng)的需求就越明顯。此時，就可以考慮通過多片高速 ADC芯片，通過同頻率且相位均勻分布在一個周期中的多相位的采樣時鐘同時對信號進行 數(shù)字化，然后對所有ADC的數(shù)字化結(jié)果按照采樣時刻重構(gòu)采樣序列，等效實現(xiàn)超高速的模擬 數(shù)字變換過程。
[0004] 這種并行交替模擬數(shù)字變換技術(shù)，存在一個客觀的問題:無法確保多個ADC通道間 的偏置、增益和采樣時鐘相位的一致性，即存在失配誤差。而失配誤差的存在，將導(dǎo)致TIADC 系統(tǒng)的ENOB和SFDR性能變差，即系統(tǒng)的測量精度變差。為了提高TIADC系統(tǒng)的測量精度，失 配誤差的修正就顯得尤為重要。
[0005] -種方法是通過硬件的方法，盡可能從采樣過程中消除失配誤差，提高ADC的測量 精度。這種方法對硬件要求較高，必須能進行細微而精確的連續(xù)調(diào)節(jié)，以達到失配誤差的消 除。這種方法常用于ADC芯片內(nèi)部存在多個ADC核的結(jié)構(gòu)中。而對于多片ADC芯片構(gòu)成的 TIADC系統(tǒng)，其分布性參數(shù)的影響更為顯著，而且細微且精確的一致性調(diào)節(jié)很難實現(xiàn)，因此 多采用基于數(shù)字信號處理修正方法。
[0006] 數(shù)字修正方法也包括內(nèi)插法、分數(shù)延遲濾波器法和完美重構(gòu)濾波器法以及相結(jié)合 的自適應(yīng)修正算法。內(nèi)插法主要依據(jù)拉格朗日內(nèi)插來實現(xiàn)修正過程。分數(shù)延遲濾波器法則 需要對信號進行過采樣，浪費了采樣帶寬。完美重構(gòu)濾波器法理論上可以實現(xiàn)信號的無失 真修正。但是已有的修正方法是對固定失配參數(shù)的修正，對于一些寬帶應(yīng)用，由于失配誤差 隨著頻率變化，其修正效果將大大降低。

【發(fā)明內(nèi)容】

[0007] (一)要解決的技術(shù)問題
[0008] 本發(fā)明的目的在于，提供一種TIADC系統(tǒng)，能并行修正系統(tǒng)中欠采樣條件下的寬帶 失配誤差，以得到精確的數(shù)字欠采樣信號。
[0009] (二)技術(shù)方案
[0010] 本發(fā)明提供一種TIADC系統(tǒng)，用于對輸入的模擬信號進行并行交替模擬數(shù)字變換， 并修正寬頻帶模擬信號輸入下通道間失配誤差，以生成欠采樣數(shù)字信號，適用于欠采樣模 擬數(shù)字變換中的寬頻帶模擬信號輸入下通道間失配誤差的修正，系統(tǒng)包括扇出單元、時鐘 產(chǎn)生單元、多個ADC芯片及數(shù)字修正單元。
[0011] 扇出單元對模擬信號進行分路，得到M個分路信號，其中，M為大于1的整數(shù);時鐘產(chǎn) 生單元產(chǎn)生M個頻率均為Fms同源高速時鐘，這些時鐘分別輸入各個ADC芯片作為采樣時鐘， 同時，這些時鐘的相位均勾分布在一個Fms米樣周期內(nèi)，即相位間隔為360/M度;多個ADC芯片 分別接收M個分路信號和M個不同相位的時鐘信號，并根據(jù)時鐘信號對分路信號進行采樣， 得到M個采樣信號，單個ADC的采樣時鐘頻率為系統(tǒng)等效采樣率Fs的1/M，即Fs=M · Fms。若所 有過程都是理想狀態(tài)，則直接將M個ADC的采樣信號按照時鐘的相位關(guān)系進行排列，所得的 數(shù)字序列等效為以Fs為采樣頻率得到的采樣序列。然而，實際電路的不一致性，導(dǎo)致實際采 樣時刻和被采樣信號在幅度和相位上與理想狀態(tài)存在誤差，故而需要進行修正。
[0012] 數(shù)字修正單元分別對M個欠采樣信號進行處理，以修正M個欠采樣信號中的誤差， 并對修正后的M個欠采樣信號進行求和運算，得到數(shù)字信號。數(shù)字修正單元修正系統(tǒng)M個ADC 通道間的寬帶失配誤差，并將結(jié)果按照采樣時鐘的序列順序輸出，實現(xiàn)等效超高速采樣。
[0013] 進一步，數(shù)字修正單元包括M個濾波器，用于對M個欠采樣信號進行濾波，以修正M 個欠采樣信號中誤差，其中，欠采樣信號的表達式為：
[0014] Xm[n] =Um(tn) =gmUin(n · Ti+m · Ts+Δ tm)+Δ 〇m (I)
[0015] 其中，uin(t)表示系統(tǒng)輸入信號，um(t)表示輸入信號經(jīng)過分路后的第m路信號，t n 表示采樣時刻，Xm[n]表示采樣數(shù)字信號，T^Ts分別表示單個ADC芯片的采樣率和TIADC系 統(tǒng)的采樣率，A gm、Δ U和Δ 0m分別表示各分路增益誤差、采樣時鐘相位誤差和偏置誤差。Δ 〇m通常與輸入信號頻率無關(guān)，而△ gjP △ U隨著輸入信號頻率變化而變化。
[0016] 數(shù)字修正單元先通過減法操作對上述中的偏置誤差八^進行消除，，得到偏置修 正后的采樣信號，而后，修正單元通過數(shù)值計算方法構(gòu)造一響應(yīng)函數(shù)F m(e>)的濾波器，對偏 置修正后的欠采樣信號進行濾波，并對濾波后的M個欠采樣信號進行求和運算，得到數(shù)字信 號y[n]，其中，數(shù)字信號y[n]的頻譜Y(e>)的表達式為：
[0017]
[0018]其中，Yem(e>)表示偏置修正后又經(jīng)過M倍上采樣的數(shù)字信號頻譜。
[0019] 進一步，M個濾波器中每個濾波器采用多相結(jié)構(gòu)并行地對相應(yīng)的采樣信號進行濾 波。單個ADC芯片的數(shù)據(jù)更新頻率為Fms，對于相對較低的頻率可以直接在FPGA中實現(xiàn)實時修 正，而當(dāng)單個ADC采樣率Fms較大時，單個ADC通道的數(shù)據(jù)率已經(jīng)很高，實時濾波算法對處理速 度要求較高，在FPGA中實現(xiàn)存在困難?？紤]到系統(tǒng)所采用的并行交替采樣原理，可以將單個 ADC采樣結(jié)果等效為多個理想的ADC并行交替采樣的結(jié)果。
[0020] 進一步，數(shù)字修正單元對每一個采樣信號進行交替抽取，以將每一個所述采樣信 號抽取為L個并行數(shù)據(jù)，從而將M個采樣信號抽取為M X L個并行數(shù)據(jù)流，等效為M X L個并行 ADC交替采樣數(shù)據(jù)流，故修正單元以M X L為參數(shù)，構(gòu)造 M X L個濾波器，該M X L個濾波器采用 多相結(jié)構(gòu)，并行地對每一個并行數(shù)據(jù)流進行濾波，L為大于1的整數(shù)。將單個ADC的采樣數(shù)據(jù) 順序拆分為L路采樣數(shù)據(jù)流，等效為L個子ADC的采樣輸出。如此，M個ADC的輸出等效為M · L 個子ADC的采樣輸出，子ADC的采樣率為TIADC系統(tǒng)采樣率的1/(M · L)(即等效子ADC采樣率 Fmls = Fs/(M · L))。這樣，采用并行化處理，降低了單個子ADC通道數(shù)據(jù)的更新速度，便于在 硬件中實現(xiàn)實時濾波計算。數(shù)字修正部分通過并行化的濾波結(jié)構(gòu)，可以實現(xiàn)TIADC系統(tǒng)的 FPGA硬件實時修正。
[0021] 本發(fā)明還提供一種TIADC方法，用于對輸入的模擬信號進行并行交替模擬數(shù)字變 換，并修正寬頻帶模擬信號輸入下通道間的失配誤差，以生成欠采樣數(shù)字信號，適用于欠采 樣模擬數(shù)字變換中的寬頻帶模擬信號輸入下系統(tǒng)通道間失配誤差的修正，方法包括：
[0022] Sl，對模擬信號進行分路，得到M個分路信號，其中，M為大于1的整數(shù)；
[0023] S2,產(chǎn)生M個不同相位的時鐘信號；
[0024] S3，分別接收M個分路信號和M個不同相位的時鐘信號，并根據(jù)所述時鐘信號對所 述分路信號進行欠采樣，得到M個欠采樣數(shù)字信號；
[0025] S4，分別對M個欠采樣數(shù)字信號進行處理，以修正M個欠采樣信號中的誤差，并對修 正后的M個欠采樣信號進行求和運算，得到欠采樣數(shù)字信號。
[0026](三)有益效果
[0027]本發(fā)明通過在TIADC系統(tǒng)加入數(shù)字修正單元，能通過濾波的方法對欠采樣信號中 的寬帶失配誤差進行修正，以得到精確的數(shù)字欠采樣信號；另外，本發(fā)明采用數(shù)字修正方 法，直接在模擬數(shù)字變換后的數(shù)字域進行數(shù)字信號處理，應(yīng)用比較靈活；同時，本發(fā)明給出 了并行化的硬件修正實現(xiàn)結(jié)構(gòu)，實現(xiàn)了 TIADC系統(tǒng)的實時在線修正。
【附圖說明】
[0028]圖1是本發(fā)明實施例提供的TIADC系統(tǒng)結(jié)構(gòu)示意圖；
[0029]圖2是本發(fā)明實施例提供的TIADC系統(tǒng)原理示意圖；
[0030]圖3是本發(fā)明實施例提供的TIADC系統(tǒng)原理仿真結(jié)構(gòu)圖；
[0031]圖4是本發(fā)明實施例提供的TIADC系統(tǒng)修正原理結(jié)構(gòu)圖；
[0032]圖5是本發(fā)明實施例提供的TIADC系統(tǒng)頻譜示意圖；
[0033]圖6是本發(fā)明實施例提供的TIADC修正濾波結(jié)構(gòu)示意圖；
[0034]圖7是本發(fā)明實施例提供的TIADC并行修正結(jié)構(gòu)示意圖；
[0035]圖8是本發(fā)明實施例提供的ADC數(shù)據(jù)并行化處理示意圖。
【具體實施方式】
[0036]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚明白，以下結(jié)合具體實施例，并參照 附圖，對本發(fā)明進一步詳細說明。
[0037]圖1是本發(fā)明實施例提供的TIADC系統(tǒng)結(jié)構(gòu)示意圖，如圖1所示，TIADC系統(tǒng)包括多 片高速ADC芯片、時鐘產(chǎn)生單元、扇出單元和數(shù)字修正單元。
[0038]圖2是本發(fā)明實施例提供的TIADC系統(tǒng)原理示意圖，如圖2所示，多相時鐘單元通過 產(chǎn)生4個多相時鐘，分別輸入4個ADC作為米樣時鐘；多相時鐘的相位均勾分布在一個單ADC 采樣周期內(nèi)，即相位相差360/4 = 90度:0°，90°，180°，270°，且單個ADC的采樣時鐘頻率為系 統(tǒng)等效米樣率的四分之一(Fms = Fs/4)。扇出單元將輸入信號分為4路，分別輸入4個ADC的輸 入端。4片ADC芯片則負責(zé)對4路輸入信號分別進行模擬數(shù)字變換，并將數(shù)字化結(jié)果輸入數(shù)字 修正單元。數(shù)字修正單元則通過數(shù)字信號處理算法，修正系統(tǒng)4個ADC通道間的偏置、增益和 相位寬帶失配誤差，并將修正結(jié)果按照欠采樣序列順序輸出，實現(xiàn)等效欠采樣輸出。
[0039]圖3是本發(fā)明實施例提供的TIADC系統(tǒng)原理仿真結(jié)構(gòu)圖，如圖3所示，對于時鐘分相 采樣的輸出序列，可以等效為將輸入的模擬信號分別進行延時，然后經(jīng)過同一個相位的采 樣時鐘進行采樣的輸出序列。以下分析中，通過對輸入信號進行延時來替代采樣時鐘的相 位延時，而采樣時鐘同相。同時，實際電路中，輸入信號多路扇電路出也存在相位的不一致， 可以與實際時鐘相位的不理想，一起計入輸入延時參數(shù)模型。整個采樣修正過程不考慮ADC 的量化誤差，輸入信號mn(t)分別經(jīng)過頻率響應(yīng)為Hm( j Ω )的延時單元，得到Um(t)，然后分 別進行模擬數(shù)字變換，得到數(shù)字化序列xm[n]，經(jīng)過4倍上采樣后和延時后，得到輸出序列y [n]〇
[0040]實際電路中存在多相時鐘相位關(guān)系不是均勻分布，輸入信號多路扇出電路的各通 路增益和相移不一致，以及ADC本身的增益和偏置不一致，都將導(dǎo)致TIADC系統(tǒng)存在通道間 的寬帶失配誤差，影響系統(tǒng)的模擬數(shù)字變換精度。將電路延時和增益的不一致性參數(shù)（g m (Ω )，Δ tm( Ω ))都計入電路的頻率響應(yīng)函數(shù)中Hm( j Ω )。電路直流偏置計入?yún)?shù)Δ 0m。其中m 代表ADC通道編號，Ω =2對表示模擬信號的頻率。
[0041 ]輸入信號uin( t)經(jīng)過頻率響應(yīng)Hm( j Ω )的電路后，信號變?yōu)閁m( t)，其頻譜為仏(j ω )，并且，= =
[0042]
[0043]
[0044] 其中Ts=l/Fs，表示系統(tǒng)采樣周期;υ〇Ω )表示輸入信號的頻譜，令T1=MI^T1為單 個ADC采樣周期），單通道采樣信號&[1!]為：
[0045]
[0046] 通常偏置△^是與輸入信號頻率無關(guān)的常數(shù)，故而可以在采樣數(shù)據(jù)中減去偏置誤 差，直接進行修正。所以偏置修正后的采樣信號，其Fourier變換為：
[0047]
[0048]其中，ω表示數(shù)字信號的數(shù)字歸一化頻率，滿足：ω = ΩΤ1;ρ表示頻譜搬移次數(shù)， 是信號采樣過程所導(dǎo)致的。
[0049] 每個Xm[n]經(jīng)過M倍上采樣后（內(nèi)插M-I個0實現(xiàn)），采樣率變?yōu)镕s，上采樣后的信號^ [η]的頻譜為：
[0052] 其中，數(shù)字歸一化頻率ω發(fā)生尺度變換，即ω = Ω Ts。
[0050]
[0051]
[0054]
[0053] vm[n]經(jīng)過修正濾波后，得到y(tǒng)m[n]，再求和得到最終輸出y[n]，其頻譜 為：
[0055]
[0056]
[0057] !^與仏丨j Ω )和Fm(ejtJ)有關(guān)，表示TIADC對輸入信號頻譜的一個整體處理過程，表 征了頻譜失真和混疊情況。若要分析采樣信號的恢復(fù)，則主要考慮ωε (-π,π)區(qū)間的頻譜 失真和混置。
[0058] 對于欠采樣過程，雖然輸入信號頻譜不是位于采樣的基帶范圍內(nèi)，但是輸入信號 頻譜會搬移到基帶，即（_m)區(qū)間。若沒有頻譜混疊，則采樣得到的數(shù)字信號包含有輸入信 號的全部頻譜信息，可以完全無失真的恢復(fù)輸入信號。故而，對于我們并行交替采樣系統(tǒng)的 修正而言，即是保證基帶范圍內(nèi)的頻譜不發(fā)生混疊。
[0059] 以上推導(dǎo)對于所有奈奎斯特區(qū)的采樣過程都適用(包括第一奈奎斯特區(qū)），下面我 們以第二奈奎斯特區(qū)的采樣進行修正原理分析。
[0060] 如圖5所示，欠采樣輸入信號頻譜位于(-2H)與（31,231)區(qū)間，由圖中細實線表 示。而交替并行欠采樣過程會導(dǎo)致輸入信號頻譜以2VM為間距進行搬移。這樣，在(-m)區(qū) 間，就會出現(xiàn)頻譜混疊。若不能消除頻譜混疊的影響，則無法完全恢復(fù)輸入信號。圖中虛線 表示輸入信號頻譜搬移的位置，密集型虛線對應(yīng)的P的取值如圖中的斜體數(shù)字所示，稀疏型 虛線對應(yīng)的P的取值如圖中正體數(shù)字所示。粗體實線則表示搬移到基帶內(nèi)的頻譜。
[0061] 考慮 ω e 區(qū)間的混疊，此時U( j( c〇-2Jip/M)/Ts)中，滿足（《-2Jip/M)/Tse (- 2H)及(31,231)的p的取值才會導(dǎo)致頻譜在基帶內(nèi)混疊。故而這些p的取值才是我們需要考 慮的，其它取值下，輸入信號頻譜不會搬移到(_m)區(qū)間。實際上當(dāng)ω取某個確定的值時， 需要考慮的P的取值只有M個整數(shù)。當(dāng)然，不同的ω取值下ρ的取值可能不同。圖5中給出了M =4且ω = ω 〇的情況下，ρ的取值。而對于其它奈奎斯特區(qū)的采樣過程而言，分析方法相同， 只是此時P的取值不同。對于某個確定的頻點，P的取值仍然只有M個。
[0062] 考慮到信號頻譜的共輒對稱性，我們只需分析ωε(〇，π)區(qū)間的混疊情況即可。為 保證信號無失真還原，要求只能在Ρ = 4時，TP = ceT>，其中c是信號增益，d對應(yīng)數(shù)字信號延 時;其它P的取值TTp = 0，即混疊為零。
[0063]
[0064] 上式為完美重構(gòu)理論在第二奈奎斯特區(qū)的表現(xiàn)形式，是求解修正濾波器頻譜響應(yīng) 的基礎(chǔ)，可以對于所有ω下列出一組由M個未知數(shù)?》…#)及M個對應(yīng)不同p的取值的方程組 成的方程組，并求解此方程組，可以求出F m(e>)。對于《^(-^!，(^^"^，可以通過共輒對 稱性計算得到。
[0065] 考慮到Hm( j ω /Ts)中，增益和延時失配參數(shù)8?( ω /Ts)與Δ tm( ω /Ts)是與ω相關(guān) 的。當(dāng)Μ = 2時，方程組的求解還比較簡單。而當(dāng)M較大時，求解上述方程組時，存在較大的困 難。在此基礎(chǔ)上，結(jié)合頻譜采樣理論，當(dāng)數(shù)字信號寬度小于頻譜采樣點數(shù)時，可以通過頻譜 采樣恢復(fù)出數(shù)字信號。若可以求解出特定頻點上的F m，則可以根據(jù)頻譜采樣理論，恢復(fù)輸入 信號。
[0066] 此時，雖然無法通過求解式（I 1)的解析解來計算濾波器系數(shù)，但是可以通過標定， 測出各通道gm(?/Ts)和At(OVTs)(此時ω取特定頻率點），然后可以進一步通過數(shù)值求解 的方法解出一系列特殊頻率點下式（11)對應(yīng)M個方程的數(shù)值解。進一步通過離散 傅里葉逆變換(IDFT)可以計算出濾波器系統(tǒng)系數(shù)f m[n]的數(shù)值：
[0067]
[0068] 其中，N為頻譜采樣點個數(shù)?？紤]到系統(tǒng)頻域響應(yīng)的共輒對稱性，因此只需計算ω =23^/叭1^ = 0，1，2..."2，_立偶數(shù))即可，其它頻率點下?》(6>)直接按共輒對稱計算即可。
[0069] 根據(jù)上式計算得到的系數(shù)是沒有截斷的濾波器系數(shù)匕[1!]，長度為N階。實際中，考 慮到硬件實現(xiàn)的資源使用，為減少邏輯資源，可以通過加窗函數(shù)將其截斷到L階。
[0070] 上面敘述的原理可以在MATLAB軟件仿真中進行驗證，也可以將TIADC采集的數(shù)據(jù) 進行離線修正驗證。而在某些應(yīng)用中，通常需要進行硬件在線修正。而當(dāng)采樣率很高時，在 硬件上直接進行濾波實時計算，需要很快的處理速度，當(dāng)前的數(shù)字處理器(DSP，F(xiàn)PGA等）的 運算速度無法達到。此時，需要考慮吞吐更快的濾波器結(jié)構(gòu)?？紤]到各通道濾波之前有一個 M倍的上采樣過程，如圖6所示，這意味著運算時有(M-l)/M的運算是與零相乘，這些計算實 際上是可以不進行實例化的。故而，可以考慮通過并行的結(jié)構(gòu)進行濾波，去除M倍上采樣過 程，如圖7所示。采用多相濾波器結(jié)構(gòu)，可以將處理速度降低M倍。這對于超高速TIADC系統(tǒng)而 言，計算速度仍然很高，因而需要考慮將速度將到更低的方法。
[0071] 考慮到TIADC系統(tǒng)通過多片ADC并行交替采樣，等效實現(xiàn)1片ADC超高速采樣。我們 將單個ADC核的采樣數(shù)據(jù)交替抽取組成L路并行數(shù)據(jù)，等效為L個子ADC并行交替采樣的結(jié) 果。所以，可以考慮在濾波之前，將ADC的采樣數(shù)據(jù)并行化處理，進一步降低數(shù)據(jù)流的速率， 即可以降低濾波器處理速度的要求。這樣，整個系統(tǒng)等效為L · M個子ADC并行交替采樣，采 樣率減小L · M倍，濾波器處理速度也降低L · M倍。如圖8所示，將單個ADC數(shù)據(jù)拆分為2(L = 2)路數(shù)據(jù)，數(shù)據(jù)率減小一半。通過這種并行化方法，將數(shù)據(jù)率降低到一個合適的速率，適應(yīng) 于FPGA的處理速度。然后通過并行化的濾波器組，實現(xiàn)TIADC系統(tǒng)的硬件實時修正。
[0072] 以上所述的具體實施例，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳 細說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡 在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保 護范圍之內(nèi)。
【主權(quán)項】
1. 一種TIADC系統(tǒng)，用于對輸入的模擬信號進行并行交替模擬數(shù)字變換，并修正寬頻帶 模擬信號輸入下TIADC系統(tǒng)通道間的失配誤差，W生成欠采樣數(shù)字信號，適用于欠采樣模擬 數(shù)字變換中的寬頻帶模擬信號輸入下通道間失配誤差的修正，其特征在于，系統(tǒng)包括： 扇出單元，用于對所述模擬信號進行分路，得到M個分路信號，其中，M為大于1的整數(shù)； 時鐘產(chǎn)生單元，用于產(chǎn)生M個不同相位的時鐘信號； M個ADC忍片，用于分別接收M個分路信號和M個不同相位的時鐘信號，并根據(jù)所述時鐘 信號對所述分路信號進行欠采樣，得到M個欠采樣數(shù)字信號； 數(shù)字修正單元，用于分別對所述M個欠采樣數(shù)字信號進行處理，W修正所述M個欠采樣 信號中的誤差，并對修正后的M個欠采樣信號進行求和運算，得到欠采樣數(shù)字信號。2. 根據(jù)權(quán)利要求1所述的TIADC系統(tǒng)，其特征在于，所述數(shù)字修正單元W數(shù)值M為參數(shù)， 基于完美重構(gòu)理論，并通過數(shù)值計算方法構(gòu)造M個濾波器，一一對應(yīng)于所述M個欠采樣信號， W對所述M個欠采樣信號進行濾波，從而修正所述M個欠采樣信號中的隨輸入信號頻率變化 而變化的通道間失配誤差，其中，所述欠采樣信號xm[n]的表達式為： Xm[n] =Um(tn) =gmllin(n ? Tl+m ? Ts+ A tm)+ A Om, 其中，Uin(t)表示系統(tǒng)輸入信號，Um(t)表示輸入信號經(jīng)過分路后的第m路信號，tn表示采 樣時刻，Xm[n]表示采樣數(shù)字信號，Tl和Ts分別表示單個ADC忍片的采樣率和TIADC系統(tǒng)的采 樣率，A抑、A U和A Om分別表示各分路增益誤差、采樣時鐘相位誤差和偏置誤差，且A gm和 A U隨著輸入信號頻率變化而變化。 所述數(shù)字修正單元先通過減法操作對上述中的偏置誤差A(yù) Om進行消除，得到偏置修正 后的欠采樣信號，然后，所述數(shù)字修正單元采用一濾波響應(yīng)函數(shù)Fm(e^)的濾波器，對偏置修 正后的欠采樣信號進行濾波，并對濾波后的M個欠采樣信號進行求和運算，得到數(shù)字信號y [n]，其中，數(shù)字信號y[n]的頻譜Y(e^)的表達式為：其中，Yem(eJ )表不I朋且||》心心人江口丄yiV'IT。。，乂了 |口 3ッッ~^ H3。3. 根據(jù)權(quán)利要求2所述的TIADC系統(tǒng)，其特征在于，所述M個濾波器中每個濾波器采用多 相濾波器結(jié)構(gòu)并行地對相應(yīng)的采樣信號進行濾波，并可W在FPGA中實現(xiàn)實時修正。4. 根據(jù)權(quán)利要求1所述的TIADC系統(tǒng)，其特征在于，所述數(shù)字修正單元對每一個采樣信 號進行交替抽取，W將每一個所述采樣信號抽取為L個并行數(shù)據(jù)，從而將M個采樣信號抽取 為M X L個并行數(shù)據(jù)流，并且，所述數(shù)字修正單元W數(shù)值M X L為參數(shù)，通過數(shù)值計算方法構(gòu)造 M X L個濾波器，所述M X L個濾波器采用多相結(jié)構(gòu)，并行地對每一個并行數(shù)據(jù)流進行濾波，并 可W在FPGA中實現(xiàn)實時修正，L為大于1的整數(shù)。5. -種TIADC方法，用于對輸入的模擬信號進行并行交替模擬數(shù)字變換，并修正寬頻帶 模擬信號輸入下TIADC系統(tǒng)通道間的失配誤差，W生成欠采樣數(shù)字信號，適用于欠采樣模擬 數(shù)字變換中的寬頻帶模擬信號輸入下通道間失配誤差的修正，其特征在于，方法包括： 51, 對所述模擬信號進行分路，得到M個分路信號，其中，M為大于1的整數(shù)； 52, 產(chǎn)生M個不同相位的時鐘信號； 53, 分別接收M個分路信號和M個不同相位的時鐘信號，并根據(jù)所述時鐘信號對所述分 路信號進行欠采樣，得到M個欠采樣數(shù)字信號； S4，分別對所述M個欠采樣數(shù)字信號進行處理，W修正所述M個欠采樣信號中的隨輸入 信號頻率變化而變化的通道間失配誤差，并對修正后的M個欠采樣信號進行求和運算，得到 欠采樣數(shù)字信號。6. 根據(jù)權(quán)利要求1所述的TIADC方法，其特征在于，所述步驟S4中，W數(shù)值M為參數(shù)，基于 完美重構(gòu)理論，并通過數(shù)值計算方法構(gòu)造與所述M個欠采樣信號一一對應(yīng)的M個濾波器，對 所述M個采樣信號進行濾波，從而修正所述M個采樣信號中的隨輸入信號頻率變化而變化的 通道間失配誤差，其中，所述欠采樣信號xm[n]的表達式為： Xm[n] =Um(tn) =gmllin(n ? Tl+m ? Ts+ A tm)+ A Om, 其中，Uin(t)表示系統(tǒng)輸入信號，Um(t)表示輸入信號經(jīng)過分路后的第m路信號，tn表示采 樣時刻，Xm[n]表示采樣數(shù)字信號，Tl和Ts分別表示分路采樣率和系統(tǒng)采樣率，Agm、Atm和A Om分別表示各分路增益誤差、采樣時鐘相位誤差和偏置誤差，且A gm和A U隨著輸入信號頻 率變化而變化。 所述步驟S4中，先通過減法操作對上述中的偏置誤差A(yù) Om進行消除，得到偏置修正后的 欠采樣信號，然后，采用一濾波響應(yīng)函數(shù)Fm(e^)，對偏置修正后的欠采樣信號進行濾波，并 對濾波后的M個欠采樣信號進行求和運算，得到數(shù)字信號y[n]，其中，數(shù)字信號y[n]的頻譜Y (e^)的表達式為：其中，Yem(ej。）巧不佩置修止后乂繪巧M借上乂樣的數(shù)子信巧顆譜。7. 根據(jù)權(quán)利要求6所述的TIADC方法，其特征在于，所述M個濾波器中每個濾波器采用多 相結(jié)構(gòu)并行地對相應(yīng)的采樣信號進行濾波，并可W在FPGA中實現(xiàn)實時修正。8. 根據(jù)權(quán)利要求7所述的TIADC方法，其特征在于，所述步驟S4包括:對每一個采樣信號 進行交替抽取，W將每一個所述采樣信號抽取為L個并行數(shù)據(jù)，從而將M個采樣信號抽取為M X L個并行數(shù)據(jù)，并且，對應(yīng)的M X L個濾波器采用多相結(jié)構(gòu)，并行地對每一個并行數(shù)據(jù)流進 行濾波，并可W在FPGA中實現(xiàn)實時修正，L為大于1的整數(shù)。
【文檔編號】H03M1/10GK105915221SQ201610220818
【公開日】2016年8月31日
【申請日】2016年4月8日
【發(fā)明人】趙雷, 高興順, 劉樹彬, 安琪
【申請人】中國科學(xué)技術(shù)大學(xué)