一種正反饋隔離動態(tài)鎖存比較器的制造方法
【專利摘要】本發(fā)明公開一種正反饋隔離動態(tài)鎖存比較器，包括交叉耦合輸入單元、輸入復位單元、CMOS隔離開關(guān)單元、交叉耦合鎖存結(jié)構(gòu)單元、鎖存復位單元、輸出整形單元和正反饋單元。交叉耦合輸入將輸入電壓信號轉(zhuǎn)換成電流，交叉耦合鎖存結(jié)構(gòu)和鎖存復位完成比較功能；CMOS隔離開關(guān)將交叉耦合輸入和交叉耦合鎖存結(jié)構(gòu)在復位階段隔離，降低踢回噪聲的影響；輸入復位在復位階段將交叉耦合輸入的輸出端復位；正反饋由輸出整形的輸出控制，在比較階段增大放電電流；CLK和NCLK為兩相不交疊時鐘，為整個動態(tài)鎖存比較器提供時序。本發(fā)明能夠顯著提高動態(tài)鎖存比較器的速度和精度，并使得功耗有所改善。
【專利說明】
一種正反饋隔離動態(tài)鎖存比較器
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及集成電路設(shè)計領(lǐng)域，具體涉及一種應(yīng)用于模數(shù)轉(zhuǎn)換器的正反饋隔離動態(tài)鎖存比較器。
【背景技術(shù)】
[0002]隨著半導體技術(shù)的快速發(fā)展，基于數(shù)字電路的電子部件日益融入人們生活中的各個方面，模擬-數(shù)字轉(zhuǎn)換器(ADC)作為連接模擬信號和數(shù)字信號的橋梁，在整個系統(tǒng)中尤為重要。
[0003]比較器是ADC的核心模塊，其精度、速度、功耗、失調(diào)等指標對整個ADC的性能有重要的影響，甚至影響整個系統(tǒng)的性能。傳統(tǒng)的預放大動態(tài)鎖存比較器，雖然與靜態(tài)比較器相比之下速度較高，功耗較低，但是其精度較低。傳統(tǒng)的動態(tài)鎖存比較器，其速度受到比較狀態(tài)時放電電流的限制，因而其速度較低，功耗較大，而且踢回噪聲使得其精度降低。隨著半導體技術(shù)的發(fā)展，其速度、精度與功耗已經(jīng)不能滿足要求。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的是現(xiàn)有動態(tài)鎖存比較器存在的速度較低、功耗較大、精度較低，性能有所欠佳的問題，提出一種正反饋隔離動態(tài)鎖存比較器。
[0005]為解決上述問題，本發(fā)明是通過以下技術(shù)方案實現(xiàn)的:
[0006]—種正反饋隔離動態(tài)鎖存比較器，包括比較器本體，該比較器本體由交叉耦合輸入單元、CMOS隔離開關(guān)單元、交叉耦合鎖存結(jié)構(gòu)單元、輸入復位單元、鎖存復位單元、輸出整形單元和正反饋單元組成；
[0007]交叉耦合輸入單元輸入正輸入信號Vin+和反輸入信號Vin-，并連接輸入復位單元和正反饋單元；用于將輸入的電壓信號轉(zhuǎn)換為電流信號，并使得交叉耦合鎖存結(jié)構(gòu)單元在比較階段增加一條放電支路；
[0008]CMOS隔離開關(guān)單元輸入正輸入時鐘信號CLK和反輸入時鐘信號NCLK;并連接交叉耦合輸入單元和交叉耦合鎖存結(jié)構(gòu)單元;用于在復位階段讓交叉耦合鎖存結(jié)構(gòu)單元和交叉耦合輸入單元隔離，而在比較階段讓交叉耦合鎖存結(jié)構(gòu)單元和交叉耦合輸入單元導通；
[0009]交叉耦合鎖存結(jié)構(gòu)單元連接鎖存復位單元和輸出整形單元;用于在比較階段加快放電速度，而在鎖存階段鎖存數(shù)據(jù)；
[0010]輸入復位單元輸入反輸入時鐘信號NCLK，并連接交叉耦合輸入單元；用于在復位階段將交叉耦合輸入單元的輸出端拉低到地；
[0011]正反饋單元連接交叉耦合輸入單元，并構(gòu)成比較器本體的輸出端；用于在比較階段導通，并使得交叉耦合鎖存結(jié)構(gòu)單元在比較階段增加一條放電支路；
[0012]鎖存復位單元輸入正輸入時鐘信號CLK，并連接交叉耦合鎖存結(jié)構(gòu)單元；用于在復位階段將交叉耦合鎖存結(jié)構(gòu)單元進行復位；
[0013]輸出整形單元連接交叉耦合鎖存結(jié)構(gòu)單元，并構(gòu)成比較器本體的輸出端；用于將交叉耦合鎖存結(jié)構(gòu)單元中的比較結(jié)果進行整形輸出，并給正反饋單元電路提供控制信號。
[0014]所述交叉耦合輸入單元包括MOS管M^MyMOS管M1、M2 U的源級與地GND連接；103管見的柵極接正輸入信號￥^+;105管跑的柵極接反輸入信號Vin-;M0S管施的漏級、MOS管M3的漏級和MOS管M4的柵極相連后，形成反輸入級輸出端Vlcin; 103管他的漏級、MOS管M4的漏級和MOS管M3的柵極相連后，形成正輸入級輸出端化叩。
[0015]所述CMOS隔尚開關(guān)單兀包括MOS管Mg?Mi2 ;M0S管Mn的棚.極和MOS管Mi2的棚.極與反輸入時鐘信號NCLK連接;MOS管M9的柵極和MOS管Miq的柵極與正輸入時鐘信號CLK連接;MOS管M9的源級和MOS管Mn的源極相連，并連接交叉耦合輸入單元的反輸入級輸出端VkMOS管M10的源級和MOS管M12的源極相連，并連接交叉耦合輸入單元的正輸入級輸出端Vlcip5MOS管M9的漏級和MOS管Mn的漏極相連后，形成CMOS隔咼開關(guān)單兀的反隔咼輸出端V2on; MOS管M1的漏級和MOS管M12的漏極相連后，形成CMOS隔離開關(guān)單元的正隔離輸出端V2cip。
[0016]所述交叉耦合鎖存結(jié)構(gòu)單元包括MOS管M13?M16;M0S管M13的源級和皿^管施4的源級連接到電源VDD;M0S管M15的源級連接CMOS隔離開關(guān)單元的反隔離輸出端V2cin5MOS管M16的源級連接CMOS隔尚開關(guān)單兀的正隔尚輸出端V2oP ;M0S管Mi4的柵極、MOS管Mi6的柵極、MOS管Mi3的漏級和MOS管M15的漏級相連后，形成交叉耦合鎖存結(jié)構(gòu)單元的反鎖存輸出端V3cin5MOS管M13的柵極、MOS管M15的柵極、1^管施4的漏級和MOS管M16的漏級相連后，形成交叉耦合鎖存結(jié)構(gòu)單元的正鎖存輸出端V3cip。
[0017]所述輸入復位單元包括反輸入復位單元和正輸入復位單元;上述反輸入復位單元包括MOS管M5 ;103管此的源級與地GND連接;1?)3管施的柵極與反輸入時鐘信號NCLK連接;MOS管此的漏極連接反輸入級輸出端Vlcin;上述正輸入復位單元包括MOS管M75MOS管M7的源級與地GND連接;MOS管M7的柵極與反輸入時鐘信號NCLK連接;MOS管M7的漏極連接正輸入級輸出端Vlop O
[0018]所述正反饋單元包括反正反饋單元和正正反饋單元;上述反正反饋單元包括MOS管M6 ； MOS管M6的源級與地GND連接;MOS管M6的柵極連接比較器本體的反輸出端;MOS管M6的漏極連接反輸入級輸出端V1n;上述正正反饋單元包括MOS管Ms; MOS管Ms的源級與地GND連接;MOS管M8的柵極連接比較器本體的正輸出端;MOS管M8的漏極連接正輸入級輸出端Vlop。
[0019]所述鎖存復位單元包括反鎖存復位單元和正鎖存復位單元;上述反鎖存復位單元包括顯3管117?]?18;]\103管沁7的源極和顯3管118的源極連接到電源￥00;]\103管117的柵極和MOS管M18的柵極與正輸入時鐘信號CLK連接;103管見7的漏極連接反鎖存輸出端V3cin5MOS管Ml8的漏極連接反隔尚輸出端V2on;上述正鎖存復位單兀包括MOS管Ml9?M2Q;M0S管Ml9的源極和MOS管M2O的源極連接到電源VDD ;M0S管M19的柵極和MOS管M2O的柵極與正輸入時鐘信號CLK連接;MOS管M19的漏極連接正鎖存輸出端V3cip; MOS管M18的漏極連接正隔離輸出端V2op。
[0020]所述輸出整形單元包括反輸出整形單元和正輸出整形單元;上述反輸出整形單元包括反向器INVl;反向器INVI的輸入端與交叉耦合鎖存結(jié)構(gòu)單元的反鎖存輸出端V3cin連接；反向器INVl的輸出端形成比較器本體的反輸出端outn;上述正輸出整形單元包括反向器INV2;反向器INV2的輸入端與交叉耦合鎖存結(jié)構(gòu)單元的正鎖存輸出端V3cip連接;反向器INV2的輸出端形成比較器本體的正輸出端OUtp。
[0021 ]與現(xiàn)有技術(shù)相比，本發(fā)明具有如下特點:
[0022]I，在輸入級與鎖存結(jié)構(gòu)間加入時鐘隔離CMOS開關(guān)，能夠抑制踢回噪聲的影響，提高動態(tài)鎖存比較器的精度；
[0023]2，在輸入對管的漏級加入一對接地的反相時鐘復位開關(guān)，能夠使輸入級復位，提高比較器的精度；
[0024]3，加入一對由輸出控制的開關(guān)，一端連接到輸入對管的漏級，一端連接到地，在動態(tài)鎖存比較器工作在比較階段時，增加一條放電路徑，進而提升動態(tài)鎖存比較器的速度，相當于一個正反饋單元路徑；
[0025]4，在輸入對管處加入交叉耦合正反饋單元路徑，增大比較階段鎖存器放電速度，進而增大動態(tài)比較器的速度。
[0026]本發(fā)明的有益效果為，顯著提高動態(tài)鎖存比較器的速度和精度，并使得功耗有所改善。
【附圖說明】
[0027]圖1為本發(fā)明動態(tài)鎖存比較器原理圖。
[0028]圖2為本發(fā)明速度和精度的仿真結(jié)果。
【具體實施方式】
[0029]下面結(jié)合附圖和實施例，詳細描述本發(fā)明的技術(shù)方案:
[0030]一種正反饋隔離動態(tài)鎖存比較器，如圖1所示，包括交叉耦合輸入單元、輸入復位單元、CMOS隔離開關(guān)單元、交叉耦合鎖存結(jié)構(gòu)單元、鎖存復位單元、輸出整形單元和正反饋單元。
[0031]交叉耦合輸入單元:將輸入的電壓信號轉(zhuǎn)換為電流信號，使得交叉耦合鎖存結(jié)構(gòu)單元在比較階段增加一條放電支路。在本發(fā)明優(yōu)選實施例中，所述交叉耦合輸入單元包括MOS管MpMmMOS管M1、M2、M3、M4的源級與地GND連接;]\?)3管沁的柵極接正輸入信號Vin+;M0S管M2的柵極接反輸入信號Vin—;M0S管Mi的漏級、MOS管M3的漏級和MOS管M4的柵極相連后，形成反輸入級輸出端VkMOS管跑的漏級、MOS管M4的漏級和MOS管M3的柵極相連后，形成正輸入級輸出端Vlop。
[0032]CMOS隔離開關(guān)單元:在復位階段截止，將交叉耦合鎖存結(jié)構(gòu)單元和交叉耦合輸入單元隔離，減小踢回噪聲的影響;在比較階段導通，CMOS開關(guān)比普通單管開關(guān)具有更小的導通電阻，對電流放電速度影響較小。在本發(fā)明優(yōu)選實施例中，所述CMOS隔離開關(guān)單元包括MOS管M9?M12 ;M0S管Mn的柵極和MOS管M12的柵極與反輸入時鐘信號NCLK連接;MOS管M9的柵極和MOS管Miq的柵極與正輸入時鐘信號CLK連接;MOS管M9的源級和MOS管Mn的源極相連，并連接交叉耦合輸入單元的反輸入級輸出端VkMOS管Miq的源級和MOS管M12的源極相連，并連接交叉耦合輸入單元的正輸入級輸出端VkMOS管M9的漏級和MOS管Mn的漏極相連后，形成CMOS隔咼開關(guān)單兀的反隔咼輸出端V2on; MOS管M1的漏級和MOS管Mi2的漏極相連后，形成CMOS隔咼開關(guān)單兀的正隔咼輸出端V2oP。
[0033]交叉耦合鎖存結(jié)構(gòu)單元:在比較階段加快放電速度，在鎖存階段鎖存數(shù)據(jù)。在本發(fā)明優(yōu)選實施例中，所述交叉耦合鎖存結(jié)構(gòu)單元包括MOS管M13?M16 ;M0S管M13的源級和MOS管M14的源級連接到電源VDD ;M0S管M15的源級連接CMOS隔離開關(guān)單元的反隔離輸出端V2cin5MOS管Mi6的源級連接CMOS隔咼開關(guān)單兀的正隔咼輸出端V2oP;M0S管Mi4的柵極、MOS管Mi6的柵極、MOS管M13的漏級和MOS管M15的漏級相連后，形成交叉耦合鎖存結(jié)構(gòu)單元的反鎖存輸出端V3cin5MOS管M13的柵極、MOS管M15的柵極、105管見4的漏級和MOS管M16的漏級相連后，形成交叉耦合鎖存結(jié)構(gòu)單元的正鎖存輸出端V3cip。
[0034]輸入復位單元:在復位階段將交叉耦合輸入單元的輸出端拉低到地。在本發(fā)明優(yōu)選實施例中，所述輸入復位單元包括反輸入復位單元和正輸入復位單元。上述反輸入復位單元包括MOS管M5 ;103管服的源級與地GND連接;103管服的柵極與反輸入時鐘信號NCLK連接;103管蚍的漏極連接反輸入級輸出端Vlcin。上述正輸入復位單元包括MOS管M7;M0S管M7的源級與地GND連接;MOS管M7的柵極與反輸入時鐘信號NCLK連接;MOS管M7的漏極連接正輸入級輸出端Vlop。
[0035]正反饋單元:在比較階段導通，增加一條放電支路，提高比較器的速度。所述正反饋單元包括反正反饋單元和正正反饋單元;上述反正反饋單元包括MOS管M65MOS管M6的源級與地GND連接;MOS管M6的柵極連接比較器本體的反輸出端;MOS管M6的漏極連接反輸入級輸出端Vlcin;上述正正反饋單元包括MOS管M8;M0S管M8的源級與地GND連接;MOS管M8的柵極連接比較器本體的正輸出端;MOS管M8的漏極連接正輸入級輸出端Vlcip。
[0036]鎖存復位單元:在復位階段將交叉耦合鎖存結(jié)構(gòu)單元進行復位。在本發(fā)明優(yōu)選實施例中，所述鎖存復位單元包括反鎖存復位單元和正鎖存復位單元。上述反鎖存復位單元包括顯3管117?]?18;]\103管沁7的源極和顯3管118的源極連接到電源￥00;]\103管117的柵極和MOS管M18的柵極與正輸入時鐘信號CLK連接;103管見7的漏極連接反鎖存輸出端V3cin5MOS管Ml8的漏極連接反隔尚輸出端V2on。上述正鎖存復位單兀包括MOS管Ml9?M2Q;M0S管Ml9的源極和MOS管M2O的源極連接到電源VDD ;M0S管M19的柵極和MOS管M2O的柵極與正輸入時鐘信號CLK連接;MOS管M19的漏極連接正鎖存輸出端V3cip; MOS管M18的漏極連接正隔離輸出端V2op。
[0037]輸出整形單元:將交叉耦合鎖存結(jié)構(gòu)單元中的比較結(jié)果進行整形輸出，并給正反饋單元電路提供控制信號。在本發(fā)明優(yōu)選實施例中，所述輸出整形單元包括反輸出整形單元和正輸出整形單元。上述反輸出整形單元包括反向器INVl;反向器INVl的輸入端與交叉耦合鎖存結(jié)構(gòu)單元的反鎖存輸出端V3cin連接;反向器INVl的輸出端形成比較器本體的反輸出端outn。上述正輸出整形單元包括反向器INV2;反向器INV2的輸入端與交叉耦合鎖存結(jié)構(gòu)單元的正鎖存輸出端V3cip連接;反向器INV2的輸出端形成比較器本體的正輸出端outp。
[0038]本發(fā)明的工作原理為:
[0039]一種正反饋隔離動態(tài)鎖存比較器，如圖1所示，包括交叉耦合輸入單元、輸入復位單元、CMOS隔離開關(guān)單元、交叉耦合鎖存結(jié)構(gòu)單元、鎖存復位單元、輸出整形單元和正反饋單元。
[0040]CLK為時鐘信號，NCLK為反相時鐘信號，CLK和NCLK為兩相不交疊時鐘，VinJPVin 一為輸入信號，outn、0utp為本級輸出端。本發(fā)明工作過程可以分為三個階段。
[0041 ] 復位階段:當CLK為低電平，NCLK為高電平時，MOS管M9?M12截止，]?03管見7?M20導通，V2cin、V2cip、V3c^PV3。!^拉高，MOS 管 M5、M7 導通，將 Vicin、Vi。^ 位拉低到地。
[0042] 比較階段:當CLK由低電平上升到高電平，]?03管施7?M2q、M5、M7截止，MOS管M15、M9、Mn、Mi支路和^^管見6、11()、112、12支路均導通，此時會形成兩條電流通路，使得V3c^PV3。!^電壓下降。由VinSljVicin或者由Vin—到Vicip，相當于經(jīng)過皿)3管施或者M2的共源級放大，當Vic1J^者Vlop點電壓大于閾值電壓時，]/105管13、]/[4導通，引入額外的放電支路，增大放電電流速度。由于反相器INV1、INV2的反相作用，V3or^PV3。!^的電壓下降，使得OUtn和OUtp端的電壓會增大，當其大于閾值電壓時，M0S管M6、Ms會導通，引入額外的電流放電支路，最終由于鎖存結(jié)構(gòu)交叉耦合正反饋單元的作用，使得皿)5管施、12的失配電流迅速放大，最終使得V3m^PV3cip—端為高電平，一端為低電平，進而使得本級輸出outn和outp—端為高電平，一端為低電平。
[0043]鎖存階段:CLK維持高電平，比較結(jié)束，所有電壓保持不變。
[0044]由于MOS管M5、M7在比較階段前，將輸入對管MOS管M1、M2的漏極拉低到地，并且由MOS管M9?M12構(gòu)成的CMOS隔離開關(guān)單元使得輸入級與鎖存結(jié)構(gòu)隔離，因而可以降低踢回噪聲的影響，提高精度，并且CMOS開關(guān)導通電阻較小，更利于放電。所加入的由MOS管M3、M4所構(gòu)成的交叉耦合正反饋單元，增加一條額外的放電支路，提高比較器的速度;所引入的MOS管M6、M8，在比較階段導通，增加一條額外的放電支路，增大比較器的速度。另外，如果在比較階段^)3管見6(或者M15)源極V2cip(或者V2cin)不為零，V3cin(或者V3cip)到V3cip(或者V3cin)經(jīng)過M16(或者M15),相當于跨導退化的放大器，而MOS管M8(或者M6)管的開啟，在CMOS隔離開關(guān)單元導通時，將皿^管施6(或者M15)源極拉到地，減小了跨導退化的作用，因此，MOS管M6、M8相當于引入了一條額外的正反饋單元，提高了比較速度。
[0045]本發(fā)明與傳統(tǒng)的動態(tài)鎖存比較器相比，顯著提高了速度和精度，功耗有所改善。采用SMIC 0.18um CMOS工藝對本發(fā)明和傳統(tǒng)結(jié)構(gòu)進行設(shè)計仿真，仿真結(jié)果表明，電源電壓1.8V，在500MHz時鐘下，本發(fā)明的延遲為388ps，傳統(tǒng)的動態(tài)鎖存比較器的延遲為1.2ns;本發(fā)明的失調(diào)電壓為400uV，傳統(tǒng)的動態(tài)鎖存比較器的失調(diào)電壓為800uV;本發(fā)明的功耗為50uW，傳統(tǒng)的動態(tài)鎖存比較器功耗為57.6uW。圖2所示為本發(fā)明有關(guān)速度和精度的仿真結(jié)果，這些仿真結(jié)果驗證了以上措施的有效性。
【主權(quán)項】
1.一種正反饋隔離動態(tài)鎖存比較器，包括比較器本體，其特征在于:該比較器本體由交叉耦合輸入單元、CMOS隔離開關(guān)單元、交叉耦合鎖存結(jié)構(gòu)單元、輸入復位單元、鎖存復位單元、輸出整形單元和正反饋單元所組成； 交叉耦合輸入單元輸入正輸入信號Vin+和反輸入信號Vin-，并連接輸入復位單元和正反饋單元;用于將輸入的電壓信號轉(zhuǎn)換為電流信號，并使得交叉耦合鎖存結(jié)構(gòu)單元在比較階段增加一條放電支路； CMOS隔離開關(guān)單元輸入正輸入時鐘信號CLK和反輸入時鐘信號NCLK;并連接交叉耦合輸入單元和交叉耦合鎖存結(jié)構(gòu)單元;用于在復位階段讓交叉耦合鎖存結(jié)構(gòu)單元和交叉耦合輸入單元隔離，而在比較階段讓交叉耦合鎖存結(jié)構(gòu)單元和交叉耦合輸入單元導通； 交叉耦合鎖存結(jié)構(gòu)單元連接鎖存復位單元和輸出整形單元；用于在比較階段加快放電速度，而在鎖存階段鎖存數(shù)據(jù)； 輸入復位單元輸入反輸入時鐘信號NCLK，并連接交叉耦合輸入單元；用于在復位階段將交叉耦合輸入單元的輸出端拉低到地； 正反饋單元連接交叉耦合輸入單元，并構(gòu)成比較器本體的輸出端；用于在比較階段導通，并使得交叉耦合鎖存結(jié)構(gòu)單元在比較階段增加一條放電支路； 鎖存復位單元輸入正輸入時鐘信號CLK，并連接交叉耦合鎖存結(jié)構(gòu)單元;用于在復位階段將交叉耦合鎖存結(jié)構(gòu)單元進行復位； 輸出整形單元連接交叉耦合鎖存結(jié)構(gòu)單元，并構(gòu)成比較器本體的輸出端；用于將交叉耦合鎖存結(jié)構(gòu)單元中的比較結(jié)果進行整形輸出，并給正反饋單元電路提供控制信號。2.根據(jù)權(quán)利要求1所述的一種正反饋隔離動態(tài)鎖存比較器，其特征在于: 所述交叉耦合輸入單元包括MOS管M^MyMOS管M1、M2、M3、M4的源級與地GND連接;MOS管M1的柵極接正輸入信號Vin+;105管跑的柵極接反輸入信號Vin-;M0S管見的漏級、MOS管M3的漏級和MOS管M4的柵極相連后，形成反輸入級輸出端￥1。?;1?)5管跑的漏級、MOS管M4的漏級和MOS管M3的柵極相連后，形成正輸入級輸出端乂^。3.根據(jù)權(quán)利要求1所述的一種正反饋隔離動態(tài)鎖存比較器，其特征在于:所述CMOS隔離開關(guān)單元包括MOS管M9?M12;M0S管Mn的柵極和MOS管M12的柵極與反輸入時鐘信號NCLK連接;MOS管M9的柵極和MOS管Miq的柵極與正輸入時鐘信號CLK連接;MOS管M9的源級和MOS管Mn的源極相連，并連接交叉耦合輸入單元的反輸入級輸出端VkMOS管Miq的源級和MOS管M12的源極相連，并連接交叉耦合輸入單元的正輸入級輸出端VkMOS管M9的漏級和MOS管Mn的漏極相連后，形成CMOS隔咼開關(guān)單兀的反隔咼輸出端V2on; MOS管M1的漏級和MOS管Mi2的漏極相連后，形成CMOS隔離開關(guān)單元的正隔離輸出端V2cip。4.根據(jù)權(quán)利要求1所述的一種正反饋隔離動態(tài)鎖存比較器，其特征在于:所述交叉耦合鎖存結(jié)構(gòu)單元包括MOS管M13?M16;M0S管M13的源級和顯3管施4的源級連接到電源VDD;M0S管Mi5的源級連接CMOS隔咼開關(guān)單兀的反隔咼輸出端V2on;M0S管Mi6的源級連接CMOS隔咼開關(guān)單兀的正隔尚輸出端V2oP;M0S管Mi4的柵極、MOS管Mi6的柵極、MOS管Mi3的漏級和MOS管Mi5的漏級相連后，形成交叉耦合鎖存結(jié)構(gòu)單元的反鎖存輸出端V3cin5MOS管M13的柵極、MOS管M15的柵極、MOS管M14的漏級和MOS管M16的漏級相連后，形成交叉耦合鎖存結(jié)構(gòu)單元的正鎖存輸出端V3op ο5.根據(jù)權(quán)利要求1所述的一種正反饋隔離動態(tài)鎖存比較器，其特征在于:所述輸入復位單元包括反輸入復位單元和正輸入復位單元； 上述反輸入復位單元包括MOS管M5…(^管此的源級與地GND連接;103管此的柵極與反輸入時鐘信號NCLK連接;MOS管M5的漏極連接反輸入級輸出端Vlcin; 上述正輸入復位單元包括MOS管M75MOS管M7的源級與地GND連接;MOS管M7的柵極與反輸入時鐘信號NCLK連接;MOS管M7的漏極連接正輸入級輸出端Vlcip。6.根據(jù)權(quán)利要求1所述的一種正反饋隔離動態(tài)鎖存比較器，其特征在于:所述正反饋單元包括反正反饋單元和正正反饋單元； 上述反正反饋單元包括MOS管M6;M0S管M6的源級與地GND連接;MOS管M6的柵極連接比較器本體的反輸出端;MOS管M6的漏極連接反輸入級輸出端Vlcin; 上述正正反饋單元包括MOS管M8;M0S管M8的源級與地GND連接;MOS管M8的柵極連接比較器本體的正輸出端;MOS管M8的漏極連接正輸入級輸出端Vlcip。7.根據(jù)權(quán)利要求1所述的一種正反饋隔離動態(tài)鎖存比較器，其特征在于:所述鎖存復位單元包括反鎖存復位單元和正鎖存復位單元； 上述反鎖存復位單元包括皿)3管施7?施8;103管施7的源極和皿)3管施8的源極連接到電源￥00;103管見7的柵極和皿)3管施8的柵極與正輸入時鐘信號0^連接;103管見7的漏極連接反鎖存輸出端V3cin; MOS管M18的漏極連接反隔離輸出端V2cin; 上述正鎖存復位單元包括MOS管M19?M2q ;M0S管M19的源極和MOS管M2q的源極連接到電源VDD ;M0S管M19的柵極和MOS管M2q的柵極與正輸入時鐘信號CLK連接;MOS管M19的漏極連接正鎖存輸出端V3cip; MOS管M18的漏極連接正隔離輸出端V2cip。8.根據(jù)權(quán)利要求1所述的一種正反饋隔離動態(tài)鎖存比較器，其特征在于:所述輸出整形單元包括反輸出整形單元和正輸出整形單元； 上述反輸出整形單元包括反向器INVl;反向器INVl的輸入端與交叉耦合鎖存結(jié)構(gòu)單元的反鎖存輸出端V3on連接;反向器INVl的輸出端形成比較器本體的反輸出端outn ； 上述正輸出整形單元包括反向器INV2;反向器INV2的輸入端與交叉耦合鎖存結(jié)構(gòu)單元的正鎖存輸出端V3cip連接;反向器INV2的輸出端形成比較器本體的正輸出端outp。
【文檔編號】H03K5/22GK106026996SQ201610381483
【公開日】2016年10月12日
【申請日】2016年6月1日
【發(fā)明人】段吉海, 朱智勇, 徐衛(wèi)林, 韋保林, 韋雪明, 岳宏衛(wèi), 鄧進麗
【申請人】桂林電子科技大學