一種基于偽隨機函數(shù)的窄帶噪聲頻率信號發(fā)生裝置的制造方法
【技術領域】
[0001]本實用新型涉及一種頻率信號發(fā)生裝置，尤其涉及一種基于偽隨機函數(shù)的窄帶噪聲頻率信號發(fā)生裝置。
【背景技術】
[0002]由于質子束流在人體組織內的劑量分布呈現(xiàn)Bragg峰特性，因此利用質子束流比利用X或λ射線進行醫(yī)學治療更為先進。與此同時，能提供均勻穩(wěn)定且占空比可調的質子束流，是醫(yī)用質子裝置實現(xiàn)精準治療的關鍵。
[0003]從同步加速器存儲環(huán)中引出用于治療的質子束流可采用保持同步加速器的Lattice參數(shù)不變，即同步加速器的穩(wěn)定區(qū)域不變，而改變束流運行狀態(tài)Tune值的方法，因此可以不用改變同步加速器自身的復雜結構參數(shù)，僅需在存儲環(huán)外加高頻的橫向激勵信號。
[0004]傳統(tǒng)的RFKO(RF-knockout)慢引出作為比較理想的橫向激勵方式廣泛應用于日本和德國的質子重離子裝置，該方式主要是采用兩路相位偏差為η的經(jīng)鋸齒波調制的正弦信號疊加到激勵部件。然而，由于該正弦信號的周期性，使得最終輸出質子束流波形存在“固有頻率”干擾，這顯然不利于苛求精準的醫(yī)學治療。
【實用新型內容】
[0005]為了解決上述現(xiàn)有技術存在的問題，本實用新型旨在提供一種基于偽隨機函數(shù)的窄帶噪聲頻率信號發(fā)生裝置，以使產生的窄帶噪聲頻率信號(即激勵信號)的周期趨近于無窮大，從而使得質子束流波形幾乎無“固有頻率”影響，進而提高引出束流的穩(wěn)定性。
[0006]本實用新型所述的一種基于偽隨機函數(shù)的窄帶噪聲頻率信號發(fā)生裝置，其包括:一FPGA芯片以及一與該FPGA芯片通信連接的DDS芯片，其中，所述FPGA芯片包括:
[0007]鎖相環(huán)，其接收外圍輸入的系統(tǒng)時鐘信號并輸出參考時鐘信號；
[0008]預存有基于MATLAB生成的無重復隨機整數(shù)序列的第一ROM;以及
[0009]與所述第一ROM連接的加法器，其將外圍輸入的基準頻率控制字與所述基于MATLAB生成的無重復隨機整數(shù)序列疊加形成實際頻率控制字；
[0010]所述DDS芯片接收所述參考時鐘信號以及實際頻率控制字，并輸出窄帶噪聲頻率信號。
[0011]在上述的基于偽隨機函數(shù)的窄帶噪聲頻率信號發(fā)生裝置中，所述DDS芯片包括:
[0012]相位累加器，其接收所述參考時鐘信號以及實際頻率控制字，并輸出與該實際頻率控制字對應的正弦信號相位序列值；
[0013]與所述相位累加器連接的預存有正弦信號的相位幅度對應信息的第二ROM，其接收所述正弦信號相位序列值，并輸出與該正弦信號相位序列值對應的正弦信號幅度序列值；
[0014]與所述第二ROM連接的數(shù)模轉換器，其接收所述參考時鐘信號以及正弦信號幅度序列值，并將該正弦信號幅度序列值轉換為模擬信號；以及
[0015]與所述數(shù)模轉換器連接的低通濾波器，其對所述模擬信號進行濾波，并輸出所述窄帶噪聲頻率信號。
[0016]在上述的基于偽隨機函數(shù)的窄帶噪聲頻率信號發(fā)生裝置中，所述FPGA芯片通過并口通信協(xié)議與所述DDS芯片通信連接。
[0017]在上述的基于偽隨機函數(shù)的窄帶噪聲頻率信號發(fā)生裝置中，所述FPGA芯片還包括與所述加法器連接以存儲所述實際頻率控制字的寄存器。
[0018]由于采用了上述的技術解決方案，本實用新型采用FPGA芯片對DDS芯片實現(xiàn)配置和控制，并為其提供高穩(wěn)定性的參考時鐘信號，以使DDS芯片產生高精度的窄帶噪聲頻率信號(即激勵信號)，具體來說，本實用新型通過在FPGA芯片中對基準頻率控制字疊加基于MATLAB生成的無重復隨機整數(shù)序列，S卩，將該基于MATLAB生成的無重復隨機整數(shù)序列作為基準頻率控制字的偏移量，從而確保DDS芯片根據(jù)帶有隨機偏移量的頻率控制字所最終輸出的激勵信號既能在頻帶范圍內隨機出現(xiàn)，又能保證頻帶范圍內的每一個頻率成分都出現(xiàn)且只出現(xiàn)一次，即，輸出的激勵信號的周期趨近于無窮大，且覆蓋了頻帶范圍內所有頻率點，這在保證以偽隨機的方式消除了“固有周期”的干擾后，更有利于平滑穩(wěn)定的引出用于醫(yī)學治療的質子束流，從而提升治療的精準度。
【附圖說明】
[0019]圖1是本實用新型一種基于偽隨機函數(shù)的窄帶噪聲頻率信號發(fā)生裝置的結構框圖；
[0020]圖2是本實用新型中DDS芯片的內部結構框圖。
【具體實施方式】
[0021]下面結合附圖，給出本實用新型的較佳實施例，并予以詳細描述。
[0022]請參閱圖1-2，本實用新型，即一種基于偽隨機函數(shù)的窄帶噪聲頻率信號發(fā)生裝置，其包括:一FPGA芯片I以及一與該FPGA芯片I通信連接的DDS芯片2(Direct DigitalSynthesizer,直接數(shù)字頻率合成器)。
[0023]在本實用新型中，F(xiàn)PGA芯片I包括:
[0024]鎖相環(huán)(PLL)11，其接收外圍輸入(例如通過上位機10輸入)的系統(tǒng)時鐘信號并輸出的參考時鐘信號CLK;
[0025]預存有基于MATLAB生成的無重復隨機整數(shù)序列M的第一ROM 12;以及
[0026]與第一ROM12連接的加法器13，其將外圍輸入的基準頻率控制字FTWo與基于MATLAB生成的無重復隨機整數(shù)序列M疊加形成實際頻率控制字FTWo+M，并將該實際頻率控制字FTWo+M輸出至寄存器14中存儲。
[0027]在本實用新型中，DDS芯片2包括:
[0028]相位累加器21，其接收參考時鐘信號CLK以及實際頻率控制字FTWo+M，在時鐘上升沿將實際頻率控制字決定的相位增量累加一次，從而輸出與該實際頻率控制字FTWo+M對應的正弦信號相位序列值；
[0029]與相位累加器21連接的預存有正弦信號的相位幅度對應信息的第二ROM22，其接收正弦信號相位序列值，并輸出與該正弦信號相位序列值對應的正弦信號幅度序列值；
[0030]與第二ROM22連接的數(shù)模轉換器23，其接收參考時鐘信號CLK以及正弦信號幅度序列值，并將該正弦信號幅度序列值轉換為模擬信號；以及
[0031]與數(shù)模轉換器23連接的低通濾波器24，其對模擬信號進行濾波，并輸出相應的窄帶噪聲頻率信號(即激勵信號)。
[0032]在本實用新型中，輸入至加法器13的基準頻率控制字FTWo可根據(jù)系統(tǒng)時鐘信號、相位累加器21的位數(shù)以及目標激勵信號的中心頻率預先推算得出；例如，當系統(tǒng)時鐘信號的頻率(g卩參考時鐘信號CLK的頻