一種前饋補償式跨導(dǎo)運算放大器的制造方法
【專利摘要】本實用新型公開一種前饋補償式跨導(dǎo)運算放大器，包括差分第一增益級電路、差分第二增益級電路和前饋頻率補償電路，差分第一增益級電路與差分第二增益級電路串接后與前饋頻率補償電路并聯(lián)。前饋頻率補償電路為折疊式共源共柵結(jié)構(gòu)前饋頻率補償電路，該前饋頻率補償電路包括：共源共柵結(jié)構(gòu)的PMOS管M3、NMOS管M1；共源共柵結(jié)構(gòu)的PMOS管M6、NMOS管M4；PMOS管M2、M5以及提供尾電流的NMOS管M7、M8、M9。由于本實用新型采用折疊式共源共柵結(jié)構(gòu)前饋頻率補償電路，來取代傳統(tǒng)極點分離密勒補償技術(shù)，保證了電路系統(tǒng)穩(wěn)定的同時，大大提高了系統(tǒng)的帶寬，沒有使用電容，芯片的面積也大大縮小。
【專利說明】
一種前饋補償式跨導(dǎo)運算放大器
技術(shù)領(lǐng)域
[0001 ]本實用新型涉及一種跨導(dǎo)運算放大器。
【背景技術(shù)】
[0002]隨著集成電路集成制作工藝的不斷發(fā)展，便捷式產(chǎn)品飛速發(fā)展，而對產(chǎn)品中芯片的要求也越來越高，如面積更小、功耗更低、性能更強等。運算放大器作為模擬集成電路中最主要的組成單元，其各方面的性能也受到越來越多的重視。高的直流增益和大的單位增益帶寬會降低運算放大器閉環(huán)工作時的增益誤差和線性建立時間引起的誤差。跨導(dǎo)運算放大器內(nèi)部電路中通常包含許多極點，導(dǎo)致相位發(fā)生偏移，也即是在相頻曲線接近-180°之前幅頻曲線并不下降至I。因此，為達高性能的跨導(dǎo)運算放大器對其穩(wěn)定性和頻率補償具有重要意義。
[0003]目前已有的頻率補償技術(shù)主要是密勒電容補償技術(shù)，使兩極點分離，來改變相位裕度曲線。在此基礎(chǔ)上新的補償技術(shù)不斷出現(xiàn)，如控制零點的密勒電容補償，增加零點來抵消極點；增加源跟隨器來消除零點等。隨著電源電壓的不斷下降、芯片面積的不斷縮小以及各方面性能指標(biāo)的提高，以往的運放頻率補償技術(shù)將無法滿足集成電路設(shè)計的要求，因此，要提高電路的信噪比、增大帶寬、獲得穩(wěn)定的工作區(qū)域，新的補償技術(shù)是關(guān)鍵之一。
[0004]傳統(tǒng)的運算放大器的密勒電容補償電路如圖1所示，其補償基本原理是在第一增益輸出級與第二增益輸出級之間并上一個密勒電容和電阻，使主次極點分離。由于密勒電容電路中包含一個右半平面的零點，右半平面的零點在波特圖中將提升增益曲線，增大相位變化。因此右半平面零點消弱了系統(tǒng)的穩(wěn)定性。通過與密勒電容串聯(lián)的電阻可以使右半平面的零點移動到左半平面，來改善系統(tǒng)穩(wěn)定性。
[0005]現(xiàn)有的頻率補償技術(shù)缺點在于:(I)使用密勒電容補償，計算零極點分布情況，能夠?qū)χ鳂O點頻率進行較準(zhǔn)確的預(yù)測，但它不能有效的預(yù)測電路零點頻率和次極點頻率，也即很難保證在零極點完全抵消，尤其是負(fù)載電容未知或變化的情況下。(2)涉及到電阻的具體實現(xiàn)，電阻一般由工作在線性區(qū)的MOS晶體管等效電阻來實現(xiàn)，但晶體管不僅與工藝有關(guān)，而且使用它的前提條件是假定晶體管服從平方律特性，因此該方案將會有很大誤差，不能準(zhǔn)確使系統(tǒng)穩(wěn)定。(3)由于引入電容，將大大增加了芯片面積和功耗，同時由于電容把主極點推向更低，降低了單位增益帶寬積。
【實用新型內(nèi)容】
[0006]為了解決現(xiàn)有技術(shù)存在的不足，本實用新型的目的是提供一種前饋補償式跨導(dǎo)運算放大器。該跨導(dǎo)運算放大器中的前饋補償電路提高了系統(tǒng)的穩(wěn)定性，解決了傳統(tǒng)技術(shù)中使用電容而造成增加功耗、面積以及限制帶寬的問題。
[0007]為實現(xiàn)上述目的，本實用新型所采用的技術(shù)方案是:
[0008]—種前饋補償式跨導(dǎo)運算放大器，包括差分第一增益級電路、差分第二增益級電路和前饋頻率補償電路，所述的差分第一增益級電路與差分第二增益級電路串接后與前饋頻率補償電路并聯(lián)。
[0009]進一步地，所述前饋頻率補償電路為折疊式共源共柵結(jié)構(gòu)前饋頻率補償電路。
[0010]進一步地，所述的折疊式共源共柵結(jié)構(gòu)前饋頻率補償電路，包括:共源共柵結(jié)構(gòu)的PMOS管M3、匪OS管Ml;共源共柵結(jié)構(gòu)的PMOS管M6、匪OS管M4 ； PMOS管M2、M5以及提供尾電流的匪OS管M7、M8、M9，匪OS管Ml的柵極與PMOS管M2的柵極都與差分第一增益級電路的輸入端Vin+電連接，匪OS管Ml的漏極與PMOS管M3的漏極都與PMOS管M2的源極相連，NMOS管M4的柵極與PMOS管M5的柵極都與差分第一增益級電路的輸入端Vin —電連接，匪OS管M4的漏極與PMOS管M6的漏極都與PMOS管M5的源極相連，PMOS管M2的漏極與匪OS管M8的漏極都與差分第二增益級電路的輸入端Vol電連接，PMOS管M5的漏極與匪OS管M9的漏極都與差分第二增益級電路的輸入端Vo2電連接，NMOS管M4的源極與NMOS管Ml的源極都與NMOS管M7的漏極電連接，NMOS管M7、M8、M9的源極相連，由外部共同提供偏置電流。
[0011 ]本實用新型的有益效果:
[0012]由于本實用新型采用折疊式共源共柵結(jié)構(gòu)前饋頻率補償電路，來取代傳統(tǒng)極點分離密勒補償技術(shù)，保證了電路系統(tǒng)穩(wěn)定的同時，大大提高了系統(tǒng)的帶寬，沒有使用電容，芯片的面積也大大縮小。
【附圖說明】
[0013]下面結(jié)合附圖和【具體實施方式】對本實用新型作進一步詳細(xì)說明:
[0014]圖1為現(xiàn)有技術(shù)中采用密勒電容補償?shù)倪\算放大器的結(jié)構(gòu)示意圖；
[0015]圖2為本發(fā)明的結(jié)構(gòu)不意圖；
[0016]圖3為圖2所示前饋頻率補償電路的電原理圖。
【具體實施方式】
[0017]如圖2所示，一種前饋補償式跨導(dǎo)運算放大器，包括差分第一增益級電路Al、差分第二增益級電路A2和前饋頻率補償電路A3，所述的差分第一增益級電路Al與差分第二增益級電路A2串接后與前饋頻率補償電路A3并聯(lián)。
[0018]如圖3所示，所述前饋頻率補償電路A3為折疊式共源共柵結(jié)構(gòu)前饋頻率補償電路，所述的折疊式共源共柵結(jié)構(gòu)前饋頻率補償電路，包括:共源共柵結(jié)構(gòu)的PMOS管M3、匪OS管Ml ；共源共柵結(jié)構(gòu)的PMOS管M6、NM0S管M4 ； PMOS管M2、M5以及提供尾電流的NMOS管M7、M8、M9，NMOS管Ml的柵極與PMOS管M2的柵極都與差分第一增益級電路的輸入端Vin+電連接，NMOS管Ml的漏極與PMOS管M3的漏極都與PMOS管M2的源極相連，NMOS管M4的柵極與PMOS管M5的柵極都與差分第一增益級電路的輸入端Vin —電連接，匪OS管M4的漏極與PMOS管M6的漏極都與PMOS管M5的源極相連，PMOS管M2的漏極與NMOS管M8的漏極都與差分第二增益級電路的輸入端Vol電連接，PMOS管M5的漏極與NMOS管M9的漏極都與差分第二增益級電路的輸入端Vo2電連接，NMOS管M4的源極與匪OS管Ml的源極都與NMOS管M7的漏極電連接，匪OS管M7、M8、M9的源極相連，由外部共同提供偏置電流，另外，PMOS管M3的柵極與PMOS管M6的柵極電連接，NMOS管M7、M8、M9的柵極相連。
[0019]折疊式共源共柵結(jié)構(gòu)前饋頻率補償電路是利用在前饋路徑中引入左半平面零點，用零點的正相移抵消極點的負(fù)相移。該補償是在高頻段對零極點調(diào)整，進而不會降低3dB帶寬，不影響其單位增益帶寬。
[0020]仿真驗證:在本專利的跨導(dǎo)運算放大器的電路中，通過仿真驗證了本發(fā)明的前饋頻率補償技術(shù)，使用Cadence spectre仿真表明:在使用密勒電容補償時其單位帶寬積僅為24.61MHz，相位裕度為59.9° ;采用本發(fā)明的前饋補償技術(shù)其單位帶寬積為1.138GHz，相位裕度為75.21°。
[0021]以上所述是本實用新型的優(yōu)選實施方式而已，當(dāng)然不能以此來限定本實用新型之權(quán)利范圍，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，對本實用新型的技術(shù)方案進行修改或者等同替換，都不脫離本實用新型技術(shù)方案的保護范圍。
【主權(quán)項】
1.一種前饋補償式跨導(dǎo)運算放大器，其特征在于:包括差分第一增益級電路、差分第二增益級電路和前饋頻率補償電路，所述的差分第一增益級電路與差分第二增益級電路串接后與前饋頻率補償電路并聯(lián)。2.根據(jù)權(quán)利要求1所述的前饋補償式跨導(dǎo)運算放大器，其特征在于:所述前饋頻率補償電路為折疊式共源共柵結(jié)構(gòu)前饋頻率補償電路。3.根據(jù)權(quán)利要求2所述的前饋補償式跨導(dǎo)運算放大器，其特征在于:所述的折疊式共源共柵結(jié)構(gòu)前饋頻率補償電路，包括:共源共柵結(jié)構(gòu)的PMOS管M3、匪OS管Ml ；共源共柵結(jié)構(gòu)的PMOS管M6、NM0S管M4 ； PMOS管M2、M5以及提供尾電流的NMOS管M7、M8、M9，NM0S管Ml的柵極與PMOS管M2的柵極都與差分第一增益級電路的輸入端Vin+電連接，NMOS管Ml的漏極與PMOS管M3的漏極都與PMOS管M2的源極相連，NMOS管M4的柵極與PMOS管M5的柵極都與差分第一增益級電路的輸入端Vin —電連接，匪OS管M4的漏極與PMOS管M6的漏極都與PMOS管M5的源極相連，PMOS管M2的漏極與匪OS管M8的漏極都與差分第二增益級電路的輸入端Vo I電連接，PMOS管M5的漏極與NMOS管M9的漏極都與差分第二增益級電路的輸入端Vo2電連接，NMOS管M4的源極與匪OS管Ml的源極都與NMOS管M7的漏極電連接，匪OS管M7、M8、M9的源極相連，由外部共同提供偏置電流。
【文檔編號】H03F3/45GK205509980SQ201620334245
【公開日】2016年8月24日
【申請日】2016年4月20日
【發(fā)明人】陳忠學(xué), 章國豪, 林俊明, 何全, 唐杰, 余凱, 黃亮
【申請人】佛山臻智微芯科技有限公司