專利名稱：碼分多址擴(kuò)頻通信系統(tǒng)中相干運(yùn)算裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及碼分多址(CDMA)移動(dòng)通信系統(tǒng)。更具體地說(shuō)，本發(fā)明提出了一種新穎的碼分多址(CDMA)擴(kuò)頻通信系統(tǒng)中相干運(yùn)算的裝置。
在碼分多址擴(kuò)頻通信系統(tǒng)中，相干運(yùn)算是其中的必備裝置，一般地，相干運(yùn)算分為兩部分復(fù)乘運(yùn)算與累加運(yùn)算。下面將結(jié)合以下公式加以說(shuō)明。
設(shè)接收的信號(hào)為Data_I+iData_Q (1)本地PN碼為PN_I-iPN_Q (2)接收的信號(hào)與本地的PN碼復(fù)乘，得到(Data_I+iData_Q)×(PN_I-iPN_Q)=(Data_I×PN_I+Data_Q×PN_Q)+i(Data_Q×PN_I-Data_I×PN_Q)(3)這樣，實(shí)際復(fù)乘器中的運(yùn)算包含四個(gè)乘積項(xiàng)(Data_I×PN_I)、(Data_Q×PN_Q)、(Data_Q×PN_I)、(-Data_I×PN_Q)。
根據(jù)相干運(yùn)算的原理，相干裝置由兩部分組成，其一是完成接收信號(hào)與本地PN碼的復(fù)乘運(yùn)算的復(fù)乘器，也就是上面公式(3)中所推導(dǎo)的；其二是完成對(duì)復(fù)乘結(jié)果做一定次數(shù)的相干累加的累加器，其結(jié)構(gòu)原理請(qǐng)先參閱

圖1所示。
圖1的裝置中，分為復(fù)乘器部分與累加器部分。Data_I與Data_Q分別為接收的I路與Q路接收信號(hào)，PN_I與PN_Q分別為本地I路與Q路PN碼。
根據(jù)相干運(yùn)算的結(jié)構(gòu)原理圖，現(xiàn)有的實(shí)現(xiàn)相干運(yùn)算的裝置可以有以下兩種第一種裝置該裝置結(jié)構(gòu)基本同圖1的原理圖所示。需要說(shuō)明的是，在碼分多址擴(kuò)頻通信系統(tǒng)中，接收的信號(hào)是經(jīng)過(guò)AD變換采樣量化后的2進(jìn)制數(shù)，要占用多位位寬。當(dāng)本地PN碼為1或-1，也要占1位位寬。所以，第一種裝置中，圖1中的四個(gè)乘法器實(shí)際是四個(gè)多位乘一位的乘法器。顯而易見(jiàn)，這樣的四路乘法器所需的硬件資源是非常大的，這種實(shí)現(xiàn)裝置是不可取的。
第二種裝置按照?qǐng)D1的原理，該裝置也分為兩部分，如圖2所示，第一部分是對(duì)于接收信號(hào)與本地PN碼進(jìn)行異或處理；第二部分就是對(duì)復(fù)乘結(jié)果進(jìn)行相干累加。在第二種裝置中，累加器部分與第一種裝置相同。而在復(fù)乘器部分的結(jié)構(gòu)中，鑒于本地PN碼為1或0，所以采用四個(gè)異或門來(lái)處理4個(gè)復(fù)乘的乘積項(xiàng)(Data_I×PN_I),(Data_Q×PN_Q),(Data_Q×PN_I),(-Data_I×PN_Q)。圖2中的異或門均是用PN碼的比特逐位對(duì)數(shù)據(jù)進(jìn)行異或，即當(dāng)PN碼為1時(shí)，數(shù)據(jù)按照原碼輸出；PN碼為-1時(shí)，數(shù)據(jù)按照反碼輸出。比如對(duì)第一個(gè)乘積項(xiàng)而言，當(dāng)PN_I為0時(shí)，Data_I與之異或，仍為Data_I，所以按原碼輸出；而當(dāng)PN_I為1時(shí)，Data_I與之異或，為-Data_I，其實(shí)這時(shí)應(yīng)該按照對(duì)Data_I求補(bǔ)后輸出，這里異或的結(jié)果為將Data_I按照反碼輸出。第二、三個(gè)乘積項(xiàng)的運(yùn)算類似于第一個(gè)乘積項(xiàng)。唯一有所不同的是第四個(gè)乘積項(xiàng)，由于它本身就帶一個(gè)負(fù)號(hào)，所以，當(dāng)PN_Q為1時(shí)，-Data_I與之異或按原碼輸出，當(dāng)PN_Q為0時(shí)，Data_I與之異或按反碼后輸出。這種裝置以四個(gè)異或門代替了四個(gè)乘法器，可以說(shuō)是大大的節(jié)省了硬件資源。
但是，這種裝置仍然是有缺陷的，傳統(tǒng)觀念認(rèn)為，求反運(yùn)算與求補(bǔ)運(yùn)算只相差最低位的精度，幾乎可以忽略。但是，實(shí)際上，在碼分多址擴(kuò)頻通信系統(tǒng)中，由于實(shí)際信噪比非常低，導(dǎo)致接收信號(hào)的最低幾位往往就是有用信號(hào)信息。這時(shí)，最低位的正確與否將直接決定碼分址擴(kuò)頻系統(tǒng)的性能，這種以求反代替求補(bǔ)的裝置是有誤差的，尤其在低信噪比下，誤差還是非常大的，所以，必須對(duì)誤差有所補(bǔ)償，有待于對(duì)現(xiàn)有的上述相干運(yùn)算裝置提出改進(jìn)。
為此，本發(fā)明的目的是針對(duì)上述相干運(yùn)算裝置存在的缺點(diǎn)，提供一種實(shí)現(xiàn)起來(lái)簡(jiǎn)單、方便的碼分多址擴(kuò)頻通信系統(tǒng)中相干運(yùn)算裝置，以減少所需的硬件開(kāi)銷、提高運(yùn)算精度和系統(tǒng)性能。
為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下兩種技術(shù)方案該相干運(yùn)算裝置包括復(fù)乘器部分和累加器部分，復(fù)乘器部分含有四個(gè)異或電路、二個(gè)后續(xù)加法器，累加器部分含有二個(gè)累加器，復(fù)乘器部分分別接收I路與Q路的接收信號(hào)Data_I和Data_Q、以及I路與Q路本地PN碼PN_I和PN_Q，接收信號(hào)和本地PN碼經(jīng)過(guò)異或運(yùn)算后輸出送至累加器部分；其中所述的復(fù)乘器部分還增設(shè)有一反相器和四個(gè)過(guò)渡加法器，Data_I、Data_Q、PN_I、PN_Q分別作為四個(gè)異或電路的輸入，PN_Q作為第三個(gè)異或電路的輸入時(shí)，先經(jīng)過(guò)反相器，四個(gè)過(guò)渡加法器中的前兩個(gè)加法器的輸出作為第一個(gè)后續(xù)加法器的輸入、后兩個(gè)過(guò)渡加法器的輸出作為第二個(gè)后續(xù)加法器中的輸入；二個(gè)后續(xù)加法器的輸出分別作為累加器部分的兩個(gè)累加器的輸入，二個(gè)累加器的輸出即為相干累加的結(jié)果。
該相干運(yùn)算裝置包括復(fù)乘器部分和累加器部分，復(fù)乘器部分含有四個(gè)異或電路、二個(gè)后續(xù)加法器，復(fù)乘器部分分別接收I路與Q路的接收信號(hào)Data_I和Data_Q、以及I路與Q路本地PN碼PN_I和PN_Q，接收信號(hào)和本地PN碼經(jīng)過(guò)異或運(yùn)算后輸出送至累加器部分；其中所述的復(fù)乘器部分中還增設(shè)有一反相器，Data_I、Data_Q、PN_I、PN_Q分別作為四個(gè)異或電路的輸入，PN_Q作為第三個(gè)異或電路的輸入時(shí)，先經(jīng)過(guò)反相器，第一、四個(gè)異或電路輸出作為第一個(gè)后續(xù)加法器的輸入、第二、三個(gè)異或電路的輸出作為第二個(gè)后續(xù)加法器的輸入；所述的累加器部分為一累加補(bǔ)償部分，第一、二后續(xù)加法器輸出到累加補(bǔ)償部分，PN_I、PN_Q、以及PN_Q經(jīng)過(guò)求反后也均同時(shí)輸出到累加補(bǔ)償部分。
與傳統(tǒng)的碼分多址通信系統(tǒng)相干運(yùn)算裝置相比，本發(fā)明的方案一中，在相干運(yùn)算裝置的復(fù)乘器部分中增設(shè)有一反相器和四個(gè)過(guò)渡加法器；而在本發(fā)明的方案二中，還將普通的累加器部分改為累加補(bǔ)償部分，在這二種方案中，對(duì)每次復(fù)乘后的結(jié)果因由于求反運(yùn)算代替求補(bǔ)運(yùn)算造成的誤差進(jìn)行加1補(bǔ)償，在相干累加之后，還對(duì)于由于求反運(yùn)算代替求補(bǔ)運(yùn)算造成的總的誤差作了補(bǔ)償，一方面克服了傳統(tǒng)裝置需要消耗大量硬件資源的不足，另一方面，還克服了傳統(tǒng)裝置因運(yùn)算精度低，導(dǎo)致系統(tǒng)性能惡化的缺陷。
下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明作一較為詳細(xì)地說(shuō)明圖1為現(xiàn)有的相干運(yùn)算裝置原理結(jié)構(gòu)示意圖。
圖2為現(xiàn)有的另一種相干運(yùn)算裝置原理結(jié)構(gòu)示意圖。
圖3為本發(fā)明的相干運(yùn)算裝置原理結(jié)構(gòu)示意圖。
圖4為本發(fā)明的另一實(shí)施例的相干運(yùn)算裝置原理結(jié)構(gòu)示意圖。
請(qǐng)參閱圖3所示，本發(fā)明的相干運(yùn)算裝置同樣包括復(fù)乘器部分和累加器部分，其中，復(fù)乘器部分含有四個(gè)異或電路、二個(gè)后續(xù)加法器，累加器部分含有二個(gè)累加器，復(fù)乘器部分分別接收I路與Q路的接收信號(hào)Data_I和Data_Q、以及I路與Q路本地PN碼PN_I和PN_Q，接收信號(hào)和本地PN碼經(jīng)過(guò)異或運(yùn)算后輸出送至累加器部分；所不同的是所述的復(fù)乘器部分還增設(shè)有一反相器和四個(gè)過(guò)渡加法器，Data_I、Data_Q、PN_I、PN_Q分別作為四個(gè)異或電路的輸入，PN_Q作為第三個(gè)異或電路的輸入時(shí)，先經(jīng)過(guò)反相器，四個(gè)過(guò)渡加法器中的前兩個(gè)加法器的輸出作為第一個(gè)后續(xù)加法器的輸入、后兩個(gè)過(guò)渡加法器的輸出作為第二個(gè)后續(xù)加法器中的輸入；二個(gè)后續(xù)加法器的輸出分別作為累加器部分的兩個(gè)累加器的輸入，二個(gè)累加器的輸出即為相干累加的結(jié)果。
復(fù)乘器部分是接收信號(hào)與本地PN碼作異或運(yùn)算，并對(duì)于復(fù)乘中出現(xiàn)的接收信號(hào)乘以-1的運(yùn)算用異或后加1進(jìn)行補(bǔ)償。累加器部分是對(duì)相干處理后的結(jié)果進(jìn)行累加。這里的補(bǔ)償，可以說(shuō)是最直接補(bǔ)償，對(duì)每次取反后的數(shù)加上最低位精度的量階。4個(gè)復(fù)乘的乘積項(xiàng)(Data_I×PN_I),(Data_Q×PN_Q),(Data_Q×PN_I),(-Data_Q×PN_Q)。比如對(duì)第一個(gè)乘積項(xiàng)而言，當(dāng)PN_I為0時(shí)，Data_I與之異或，仍為Data_I，按原碼輸出，無(wú)需補(bǔ)償；而當(dāng)PN_I為1時(shí)，Data_I與之異或，為-Data_I，這時(shí)應(yīng)該按照對(duì)Data_I求補(bǔ)后輸出，所以對(duì)異或結(jié)果進(jìn)行加1補(bǔ)償。第二、三個(gè)乘積項(xiàng)的補(bǔ)償運(yùn)算類似于第一個(gè)乘積項(xiàng)。唯一有所不同的是第四個(gè)乘積項(xiàng)，由于它本身就帶一個(gè)負(fù)號(hào)，所以，當(dāng)PN_Q為1時(shí)，無(wú)需補(bǔ)償，當(dāng)PN_Q為0時(shí)，對(duì)異或結(jié)果進(jìn)行加1補(bǔ)償。
顯而易見(jiàn)，這種裝置相對(duì)于傳統(tǒng)裝置二，能夠?qū)θ》吹慕Y(jié)果進(jìn)行了補(bǔ)償，提高了運(yùn)算精度與系統(tǒng)性能；相對(duì)于傳統(tǒng)裝置一，又大大節(jié)省了硬件資源。
但是，這種結(jié)構(gòu)仍存在兩個(gè)問(wèn)題，第一、復(fù)乘器部分多了四個(gè)加法器，占用資源較大。第二，求反加1并不能完全代替求補(bǔ)。我們可以舉一個(gè)例子。例如，如果用4bit來(lái)表示輸入信號(hào)，那么，其負(fù)最大值為-16，如果仍用4bit表示，它的補(bǔ)碼為15，而-16的取反加1仍為-16。所以，必須對(duì)輸入信號(hào)擴(kuò)展1位，類似于飽和處理。綜上所述，這種裝置仍然是可以改進(jìn)的。
為此，請(qǐng)參閱圖4所示，復(fù)乘器部分含有四個(gè)異或電路、二個(gè)后續(xù)加法器，復(fù)乘器部分分別接收I路與Q路的接收信號(hào)Data_I和Data_Q、以及I路與Q路本地PN碼PN_I和PN_Q，接收信號(hào)和本地PN碼經(jīng)過(guò)異或運(yùn)算后輸出送至累加器部分；所不同的是所述的復(fù)乘器部分中還增設(shè)有一反相器，Data_I、Data_Q、PN_I、PN_Q分別作為四個(gè)異或電路的輸入，PN_Q作為第三個(gè)異或電路的輸入時(shí)，先經(jīng)過(guò)反相器，第一、四個(gè)異或電路輸出作為第一個(gè)后續(xù)加法器的輸入、第二、三個(gè)異或電路的輸出作為第二個(gè)后續(xù)加法器的輸入；所述的累加器部分為一累加補(bǔ)償部分，第一、二后續(xù)加法器輸出到累加補(bǔ)償部分，PN_I、PN_Q、以及PN經(jīng)過(guò)求反后也均同時(shí)輸出到累加補(bǔ)償部分。
所述的累加補(bǔ)償部分還包括二個(gè)并/串轉(zhuǎn)換器、二個(gè)計(jì)數(shù)器、二個(gè)混合器(MUX)，其中，復(fù)乘器部分的PN_I、PN_Q作為第一個(gè)并/串轉(zhuǎn)換器的輸入；PN_I與PN_I求反后的輸出作為第二個(gè)并/串轉(zhuǎn)換器的輸入；第一個(gè)加法器的輸出與第一個(gè)并/串轉(zhuǎn)換器輸出經(jīng)第一個(gè)計(jì)數(shù)器后同時(shí)作為第一個(gè)混合器(MUX)的輸入；第二個(gè)加法器的輸出與第二個(gè)并/串轉(zhuǎn)換器的輸出經(jīng)第二個(gè)計(jì)數(shù)器后同時(shí)作為第二個(gè)混合器(MUX)的輸入；二個(gè)混合器(MUX)的輸出作為二個(gè)累加器的輸入，二個(gè)累加器的輸出即為累加補(bǔ)償部分的輸出。
鑒于本地PN碼非0即1，在4個(gè)復(fù)乘的乘積項(xiàng)(Data_I×PN_I),(Data_Q×PN_Q),(Data_Q×PN_I),(-Data_I×PN_Q)中。對(duì)第一個(gè)乘積項(xiàng)而言，當(dāng)PN_I為0時(shí)，Data_I與之異或，仍為Data_I，所以按原碼輸出；而當(dāng)PN_I為1時(shí)，Data_I與之異或，為-Data_I，其實(shí)這時(shí)應(yīng)該按照對(duì)Data_I求補(bǔ)后輸出，但在這里異或的結(jié)果為將Data_I按照反碼輸出。第二、三個(gè)乘積項(xiàng)的運(yùn)算類似于第一個(gè)乘積項(xiàng)。唯一有所不同的是第四個(gè)乘積項(xiàng)，由于它本身就帶一個(gè)負(fù)號(hào)，所以，當(dāng)PN_Q為1時(shí)，Data_I與之異或按原碼輸出，當(dāng)PN_Q為0時(shí)，Data_I與之異或按反碼后輸出。因此，復(fù)乘器部分少用四個(gè)全加器、而且無(wú)需飽和處理，大大地節(jié)約了硬件開(kāi)銷。
下面介紹累加補(bǔ)償部分，如圖4所示，對(duì)復(fù)乘結(jié)果的實(shí)部(Data_I×PN_I+Data_Q×PN_Q)而言，首先對(duì)本地PN碼PN_I、PN_Q作并串變換，作為累加補(bǔ)償部分計(jì)數(shù)器的計(jì)數(shù)使能輸入(計(jì)數(shù)器的使能是負(fù)使能)，這樣，每當(dāng)PN_I或PN_Q為1時(shí)，計(jì)數(shù)器就計(jì)數(shù)，反之則不計(jì)數(shù)，這樣，就能夠把每次求反運(yùn)算代替求補(bǔ)運(yùn)算造成的誤差統(tǒng)計(jì)出來(lái)。需要說(shuō)明的是，由于本地PN碼PN_I、PN_Q作并串變換輸入，所以，計(jì)數(shù)時(shí)鐘CLK是系統(tǒng)時(shí)鐘的兩倍。因此，可以統(tǒng)計(jì)在1個(gè)累加周期中需要補(bǔ)償?shù)臄?shù)，這樣，將要補(bǔ)償?shù)臄?shù)在1個(gè)累加周期結(jié)束時(shí)加在復(fù)乘器輸出的累加結(jié)果上，這樣就一次完成了對(duì)求反運(yùn)算實(shí)部誤差的補(bǔ)償。同理，對(duì)復(fù)乘結(jié)果的虛部(Data_Q×PN_I-Data_I×PN_Q)而言，這樣每當(dāng)PN_I為1或PN_Q為0時(shí)，計(jì)數(shù)器就計(jì)數(shù)，反之則不計(jì)數(shù)，最后，將要補(bǔ)償?shù)臄?shù)在1個(gè)累加周期結(jié)束時(shí)加在復(fù)乘器輸出的累加結(jié)果上，這樣，就一次完成了對(duì)求反運(yùn)算虛部誤差的補(bǔ)償。
二個(gè)計(jì)數(shù)器、二個(gè)混合器(MUX)、兩個(gè)串并轉(zhuǎn)換器代替了圖3所示的復(fù)乘器中的四個(gè)加法器與加法飽和處理造成的位擴(kuò)展，在一定程度上節(jié)省了硬件實(shí)現(xiàn)的開(kāi)銷。
權(quán)利要求
1.一種碼分多址擴(kuò)頻通信系統(tǒng)中相干運(yùn)算裝置，該相干運(yùn)算裝置包括復(fù)乘器部分和累加器部分，其中，復(fù)乘器部分含有四個(gè)異或電路、二個(gè)后續(xù)加法器，累加器部分含有二個(gè)累加器，復(fù)乘器部分分別接收I路與Q路的接收信號(hào)Data_I和Data_Q、以及I路與Q路本地PN碼PN_I和PN_Q，接收信號(hào)和本地PN碼經(jīng)過(guò)異或運(yùn)算后輸出送至累加器部分；其特征在于所述的復(fù)乘器部分還增設(shè)有一反相器和四個(gè)過(guò)渡加法器，Data_I、Data_Q、PN_I、PN_Q分別作為四個(gè)異或電路的輸入，PN_Q作為第三個(gè)異或電路的輸入時(shí)，先經(jīng)過(guò)反相器，四個(gè)過(guò)渡加法器中的前兩個(gè)加法器的輸出作為第一個(gè)后續(xù)加法器的輸入、后兩個(gè)過(guò)渡加法器的輸出作為第二個(gè)后續(xù)加法器中的輸入；二個(gè)后續(xù)加法器的輸出分別作為累加器部分的兩個(gè)累加器的輸入，二個(gè)累加器的輸出即為相干累加的結(jié)果。
2.一種碼分多址擴(kuò)頻通信系統(tǒng)中相干運(yùn)算裝置，該相干運(yùn)算裝置包括復(fù)乘器部分和累加器部分，其中，復(fù)乘器部分含有四個(gè)異或電路、二個(gè)后續(xù)加法器，復(fù)乘器部分分別接收I路與Q路的接收信號(hào)Data_I和Data_Q、以及I路與Q路本地PN碼PN_I和PN_Q，接收信號(hào)和本地PN碼經(jīng)過(guò)異或運(yùn)算后輸出送至累加器部分；其特征在于所述的復(fù)乘器部分中還增設(shè)有一反相器，Data_I、Data_Q、PN_I、PN_Q分別作為四個(gè)異或電路的輸入，PN_Q作為第三個(gè)異或電路的輸入時(shí)，先經(jīng)過(guò)反相器，第一、四個(gè)異或電路輸出作為第一個(gè)后續(xù)加法器的輸入、第二、三個(gè)異或電路的輸出作為第二個(gè)后續(xù)加法器的輸入；所述的累加器部分為一累加補(bǔ)償部分，第一、二后續(xù)加法器輸出到累加補(bǔ)償部分，PN_I、PN_Q、以及PN_Q經(jīng)過(guò)求反后也均同時(shí)輸出到累加補(bǔ)償部分。
3.如權(quán)利要求2所述的碼分多址擴(kuò)頻通信系統(tǒng)中相干運(yùn)算裝置，其特征在于所述的累加補(bǔ)償部分還包括二個(gè)并/串轉(zhuǎn)換器、二個(gè)計(jì)數(shù)器、二個(gè)混合器，其中，復(fù)乘器部分的PN_I、PN_Q作為第一個(gè)并/串轉(zhuǎn)換器的輸入，PN_I與PN_Q求反后的輸出作為第二個(gè)并/串轉(zhuǎn)換器的輸入；第一個(gè)后續(xù)加法器的輸出與第一個(gè)并/串轉(zhuǎn)換器輸出經(jīng)第一個(gè)計(jì)數(shù)器后同時(shí)作為第一個(gè)混合器的輸入，第二個(gè)加法器的輸出與第二個(gè)并/串轉(zhuǎn)換器的輸出經(jīng)第二個(gè)計(jì)數(shù)器后同時(shí)作為第二個(gè)混合器的輸入；二個(gè)混合器的輸出作為二個(gè)累加器的輸入，二個(gè)累加器的輸出即為累加補(bǔ)償部分的輸出。
全文摘要
本發(fā)明公開(kāi)了碼分多址擴(kuò)頻通信系統(tǒng)中相干運(yùn)算裝置,該相干運(yùn)算裝置包括復(fù)乘器部分和累加器部分,與傳統(tǒng)的碼分多址通信系統(tǒng)相干運(yùn)算裝置相比,在復(fù)乘器部分中增設(shè)有一反相器和四個(gè)過(guò)渡加法器,對(duì)每次復(fù)乘后的結(jié)果因由于求反運(yùn)算代替求補(bǔ)運(yùn)算造成的誤差進(jìn)行加1補(bǔ)償,該相干運(yùn)算裝置一方面克服了傳統(tǒng)裝置需要消耗大量硬件資源的不足,另一方面,還克服了傳統(tǒng)裝置因運(yùn)算精度低,導(dǎo)致系統(tǒng)性能惡化的缺陷。
文檔編號(hào)H04J13/02GK1324158SQ0011566
公開(kāi)日2001年11月28日 申請(qǐng)日期2000年5月11日 優(yōu)先權(quán)日2000年5月11日
發(fā)明者王洋, 吳更石 申請(qǐng)人:華為技術(shù)有限公司