專利名稱：壓縮和解壓縮圖像信號(hào)的方法及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于壓縮圖像信號(hào)和解壓縮圖像信號(hào)的一種方法以及實(shí)現(xiàn)圖像信號(hào)壓縮和解壓縮圖像信號(hào)的裝置。
本申請(qǐng)要求1999年11月16日遞交的日本專利申請(qǐng)平11-326188的常規(guī)優(yōu)先權(quán)，因此它被引用在此。
照慣例，當(dāng)傳送一數(shù)字化圖像的時(shí)候，由于圖像信息量是巨大的，所以在傳送之前圖像信息是被壓縮的。作為壓縮圖像信息的一個(gè)方法，已知的有稱為MPEG(運(yùn)動(dòng)圖像專家組)以及JPEG(聯(lián)合圖像專家組)的國際標(biāo)準(zhǔn)編碼系統(tǒng)。在國際標(biāo)準(zhǔn)編碼系統(tǒng)中，輸入圖像數(shù)據(jù)是按照DCT(離散余弦變換)被壓縮的，并且通過IDCT(反轉(zhuǎn)離散余弦變換)將壓縮圖像數(shù)據(jù)返回到它的原始圖像數(shù)據(jù)。
國際標(biāo)準(zhǔn)編碼系統(tǒng)使用的DCT是按照為國際標(biāo)準(zhǔn)(STD IEC61834-2-ENGL1,998)8-8 DTC(它規(guī)定國際標(biāo)準(zhǔn)編碼系統(tǒng))提供的下列公式(17)執(zhí)行的。國際標(biāo)準(zhǔn)編碼系統(tǒng)使用的IDCT是按照為國際標(biāo)準(zhǔn)(STDIEC61834-2-ENGL1,998)8-8 IDTC(它也規(guī)定國際標(biāo)準(zhǔn)編碼系統(tǒng))提供的下列公式(18)執(zhí)行的。F(h,v)=C(v)C(h)Σy=07Σx=07{(x,y)cosα}cosβ…(17)]]>這里(h)=122----(h=0),----C(h)=12----(h=1,2,…,7)]]>C(v)=122----(v=0),----C(v)=12----(v=1,2,…,7)]]>α≡πv(2y+1)16,------β≡πh(2x+1)16]]>f(x,y)=Σv=07Σh=07{C(v)C(h)F(h,v)cosα·cosβ}…(18)]]>這里C(h)=122--(h=0),C(h)=12--(h=1,2,…,7)]]>C(v)=122--(v=0),--C(v)=12--(v=1,2,…,7)]]>α≡πv(2y+1)16,------β≡πh(2x+1)16]]>在此8-8 DCT器件的一例子(在此申請(qǐng)中稱為“第一技術(shù)”)被揭示在公開的號(hào)為平5-181896的日本的專利申請(qǐng)中，在其中8-8DCT是在構(gòu)成圖像數(shù)據(jù)的由″8×8″象素?cái)?shù)據(jù)構(gòu)成的每一塊上完成的，它是根據(jù)下列的公式(19)以及公式(20)，通過在橫的方向排列的八段象素?cái)?shù)據(jù)乘在縱的方向排列的八段象素?cái)?shù)據(jù)獲得的一乘積。
在8-8DCT器件中，8-8DCT和8-8IDCT是根據(jù)從公式(17)和(18)中導(dǎo)出的判定公式(19)和判定公式(20)通過算術(shù)運(yùn)算完成的。
在上面的日本專利申請(qǐng)平5-181896中揭示的第一技術(shù)包括兩個(gè)8-8DCT裝置。兩個(gè)8-8DCT中的一個(gè)根據(jù)判定公式(19)通過算術(shù)運(yùn)算執(zhí)行8-8DCT，它的組成包括適合于選擇8段輸入數(shù)據(jù)(a0到a7)中的出現(xiàn)的一片輸入數(shù)據(jù)的八個(gè)選擇電路；連接到選擇電路的七個(gè)固定系數(shù)乘法器，固定系數(shù)乘法器適合于將從選擇電路輸出的每一被選擇信號(hào)乘一不同的系數(shù)；連接到固定系數(shù)乘法器的輸出的5種加/減單元，他們適合于對(duì)來自固定系數(shù)乘法器的每一輸出信號(hào)以各種不同地合并方式執(zhí)行加和減運(yùn)算，以及是因此配置為五種加/減單元中的三種加/減單元被用于余弦變換而剩余兩種加/減單元用于反轉(zhuǎn)余弦變換，并且八個(gè)余弦變換系數(shù)是通過在選擇電路中切換四次選擇數(shù)據(jù)的方式，并且通過在加和減單元中從增加將減少或者反之通過四次切換計(jì)算方式獲得的。然而，當(dāng)執(zhí)行余弦變換時(shí)，輸入數(shù)據(jù)(a0到a7)包括a0=x0+x7，a1=x1+x6，a2=x2+x5，a3=x3+x4，a4=x0-x7，a5=x1-x6，a6=x2-x5和a7=x3-x4，它可以從8個(gè)輸入圖像數(shù)據(jù)(x0到x7)中獲得。然而，當(dāng)執(zhí)行反余弦變換時(shí)，輸入數(shù)據(jù)(a0到a7)包括a0=x0，a1=x6，a2=x2，a3=x4，a4=-x7，a5=x1，a6=-x5和a7=x3，它可以從8個(gè)輸入圖像數(shù)據(jù)(x0到x7)中獲得。
兩個(gè)8-8DCT器件的另外一個(gè)輸出是由適合于選擇八段輸入數(shù)據(jù)(a0到a7)中的一個(gè)段的四個(gè)選擇電路構(gòu)成，連接到選擇電路的四個(gè)固定系數(shù)乘法器，固定系數(shù)乘法器適合于將從選擇電路輸出的每一被選擇信號(hào)乘以不同的系數(shù)；連接到固定系數(shù)乘法器的輸出的五種加/減單元，他們適合于對(duì)來自固定系數(shù)乘法器的每一輸出信號(hào)以各種不同地合并方式執(zhí)行加或者減運(yùn)算，并且被配置為四種加/減單元中的兩種加/減單元被用于余弦變換，而剩余的兩種加/減單元用于反余弦變換，并且八個(gè)余弦變換系數(shù)是通過在選擇電路中切換八次選擇數(shù)據(jù)的方式，以及通過在加和減單元中從加到減或者相反切換八次計(jì)算方式，以及在固定系數(shù)乘法器中通過切換八次兩種系數(shù)的選擇而獲得的。用于DCT器件的八段輸入數(shù)據(jù)(a0到a7)是與上面的兩DCT器件中出現(xiàn)的相同的。
在這兩個(gè)DCT器件中，可以通過對(duì)于從八段象素?cái)?shù)據(jù)構(gòu)成的每一行中獲得的輸入數(shù)據(jù)執(zhí)行DCT計(jì)算出DCT系數(shù)，其構(gòu)成在橫的方向或在縱的方向排列的8×8象素?cái)?shù)據(jù)組成的塊，即，通過首先對(duì)從由橫方向上排列的八象素?cái)?shù)據(jù)構(gòu)成的第一行中獲得的輸入數(shù)據(jù)執(zhí)行DCT，然后按順序?qū)牡诙?、第三行、…、第八行獲得的輸入數(shù)據(jù)執(zhí)行DCT，可以獲得DCT系數(shù)，每一行也是由在橫方向上安排的八象素?cái)?shù)據(jù)構(gòu)成的。DCT被用于將時(shí)間軸上的數(shù)據(jù)信號(hào)變換為在頻率域中的信號(hào)成分。
因此，通過DCT器件獲得的DCT系數(shù)表示在頻率域中的頻率成分。64 DCT系數(shù)被用于只是編碼集中在8×8象素?cái)?shù)據(jù)構(gòu)成的塊的左上方的低頻成分，它可以提供圖像數(shù)據(jù)，在圖像數(shù)據(jù)中包含在8×8象素塊中的信息被壓縮。然后，通過對(duì)包含在圖像中的所有的8×8象素?cái)?shù)據(jù)執(zhí)行應(yīng)用于單8×8象素塊的DCT，可以獲得具有對(duì)于每一8×8象素塊壓縮的信息的圖像數(shù)據(jù)用于傳送。
此外，另外一個(gè)DCT器件的例子(在這個(gè)申請(qǐng)中稱為第二技術(shù))，它可以使用在8-8DCT函數(shù)和2-4-8DCT(稍后詳細(xì)地描述)函數(shù)，它被揭示在日本的專利申請(qǐng)No.平6-243160中。第二技術(shù)器件的構(gòu)成為因子切換控制器，根據(jù)來自因子切換控制器的控制信號(hào)排序數(shù)據(jù)的第一排序電路，第一個(gè)四次內(nèi)部乘積計(jì)算電路，根據(jù)來自因子切換控制器的控制信號(hào)排序數(shù)據(jù)的第二排序電路，根據(jù)來自因子切換控制器的控制信號(hào)執(zhí)行2-4-8DCT的用于2-4-8DCT的內(nèi)部乘積計(jì)算電路，為了對(duì)于8-8DCT選擇內(nèi)部乘積計(jì)算電路的八次/四次內(nèi)部乘積電路，一個(gè)四次內(nèi)部乘積電路，其根據(jù)來自因子切換電路的控制信號(hào)選擇用于2-4-8DCT的內(nèi)部乘積計(jì)算電路的函數(shù)或者用于8-8DCT內(nèi)部乘積計(jì)算電路的函數(shù)中的任何一個(gè)，以及根據(jù)來自因子切換電路的控制信號(hào)排序數(shù)據(jù)的第三排序電路。
然而，在第一技術(shù)的一個(gè)8-8DCT器件中，存在一不利之處，即在數(shù)字視頻運(yùn)算中需要的2-4-8DCT無法輕易地完成。這是由于下列原因。即，2-4-8DCT是根據(jù)下列公式(21)執(zhí)行的，而2-4-8IDCT是根據(jù)下列公式(22)執(zhí)行的。 這里v=0，1，…，7z=y/2的整數(shù)C(h)=122--(h=0),--C(h)=12--(h=1,2,…,7)]]>C(v)=122--(v=0),C(v)=12--(v=1,2,…,7)]]>α≡πv(2z+1)8,----β≡πh(2x+1)16]]> 這里v=0，1，…，7z=y/2的整數(shù)C(h)122--(h=0),C(h)=12-----(1,2,…,7)]]>C(v)=122--(v=0),--C(v)=12--(v=1,2,…,7)]]>γ≡πv(2z+1)8,------β≡πh(2x+1)16]]>從分別地被用于8-8DCT和8-8IDCT的公式(17)和公式(18)與分別地被用于2-4-8DCT和2-4-8IDCT的公式(21)和公式(22)的比較中顯然可以看出，使用在8-8DCT器件中的固定系數(shù)乘法器的固定系數(shù){在公式(17)和公式(18)中作為余弦值表示的值}是與使用在2-4-8DCT器件中的固定系數(shù)乘法器的固定系數(shù){在公式(21)和公式(22)中作為余弦值表示的值}不同的，此外，將被上面的固定系數(shù)乘的數(shù)據(jù)也是不同的。因此，當(dāng)將對(duì)圖像數(shù)據(jù)執(zhí)行2-4-8DCT時(shí)，2-4-8DCT器件不得不分別地制造，在某種意義上類似于在上面的日本專利申請(qǐng)No.平6-243160中揭示的8-8DCT器件。
此外，在第二技術(shù)揭示的DCT器件中，可以使用8-8DCT和2-4-8DCT。然而，當(dāng)DCT器件按照作為二維4×8DCT裝置的模式操作時(shí)，DCT器件被配置為控制信號(hào)，例如具有邏輯“1”的信號(hào)從系數(shù)切換控制器饋送到第一排序電路、第二排序電路、八次/四次內(nèi)部乘積電路、四次內(nèi)部乘積電路以及第三排序電路，以實(shí)現(xiàn)二維4×8DCT功能，當(dāng)DCT器件按照作為二維8×8DCT裝置的模式操作時(shí)，DCT器件被配置為控制信號(hào)，例如具有邏輯“0”的信號(hào)從系數(shù)切換控制器饋送到第一排序電路、第二排序電路、八次/四次內(nèi)部乘積電路、四次內(nèi)部乘積電路以及第三排序電路，以實(shí)現(xiàn)二維4×8DCT功能。即，該器件被構(gòu)造為，每次輸入數(shù)據(jù)是按照來自系數(shù)切換控制器的控制信號(hào)確定的排序被排序時(shí)，對(duì)排序的數(shù)據(jù)執(zhí)行預(yù)定內(nèi)部乘積算術(shù)運(yùn)算，以獲得相應(yīng)于從系數(shù)切換控制器輸出的控制信號(hào)的DCT系數(shù)。結(jié)果，不僅僅對(duì)于二維4×8DCT而且對(duì)于二維8×8DCT總是需要數(shù)據(jù)排序處理的。通過來自系數(shù)切換控制器的控制信號(hào)實(shí)現(xiàn)二維4×8DCT或者二維8×8DCT功能的數(shù)據(jù)排序和電路選擇彼此是不能分的。即，傳統(tǒng)的DCT器件被配置為，適合于實(shí)現(xiàn)二維4×8DCT或二維8×8DCT的電路選擇是以要求排序數(shù)據(jù)的處理在不能分的方式下的情形下做出的。因此，如果數(shù)據(jù)排序是通過一RAM(隨機(jī)存取存儲(chǔ)器)實(shí)現(xiàn)的，那么必然重復(fù)的處理排序數(shù)據(jù)，因此排序數(shù)據(jù)需要許多時(shí)間并且在獲得DCT系數(shù)方面有一延遲，如果數(shù)據(jù)排序是通過硬件實(shí)現(xiàn)的，那么它引起電路規(guī)模的增加和信號(hào)傳播的延遲。
考慮到上面的問題，本發(fā)明的一目的是提供用于壓縮圖像信號(hào)的一種方法、用于解壓縮被壓縮圖像信號(hào)的一種方法、一種壓縮處理裝置和解壓縮處理裝置，它們能夠通過使用在奇數(shù)位置的固定系數(shù)作為在2-2N- 1-2NDCT和2-2N-1-2NIDCT中使用的固定系數(shù)實(shí)現(xiàn)高速變換，并且能夠通過將2-2N-1-2NDCT和2-2N-1-2NIDCT功能合并進(jìn)入初次的2N-2NDCT并且2N-2NIDCT器件，減小電路尺寸和執(zhí)行高速變換。
根據(jù)本發(fā)明的第一方面，提供的壓縮圖像信號(hào)的方法包括選擇在形成圖像數(shù)據(jù)的構(gòu)成2N×2N(N是自然數(shù))段象素?cái)?shù)據(jù)塊的一個(gè)行或一個(gè)列中包含的2N段象素?cái)?shù)據(jù)fj(0≤j≤2N-1)的處理，用于在下面所示的公式(1)和公式(2)中給出的并且是根據(jù)離散的余弦變換規(guī)則確定的每一固定系數(shù)Pk；用每一相應(yīng)的固定系數(shù)Pk乘每一片選擇象素?cái)?shù)據(jù)以獲得乘積的處理；在通過乘法處理獲得的并且按照離散余弦變換規(guī)則的乘積確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算的處理；輸出通過加法運(yùn)算和減法運(yùn)算獲得的值的處理，獲得的值作為用于構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的每一行或者每一列的變換系數(shù)數(shù)據(jù)Fj；在其中，在選擇處理中，對(duì)于出自固定系數(shù)Pk的在下面所示公式(1)和公式(2)中具有奇數(shù)位置k的每一固定系數(shù)，按照預(yù)定順序，選擇在構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的一個(gè)行或者一個(gè)列中包含的由2N段象素?cái)?shù)據(jù)構(gòu)成的第一組和第二組象素?cái)?shù)據(jù)，在其中，在乘法處理中，為在公式(1)和公式(2)中具有奇數(shù)位置k的每一固定系數(shù)所選擇的第一組和第二組象素?cái)?shù)據(jù)被乘以在公式(1)和公式(2)中具有奇數(shù)位置的K的每一固定系數(shù)以獲得乘積；Pk=cos((N-1-k)π2N+1)…(23)]]>這里0≤k≤2N-1-2然而，不包括k=2N-1-1；Pk=12…(24)]]>這里(k=2N-1-1)。
在前述中，一較好的模式是選擇包含在象素?cái)?shù)據(jù)fj中的具有″j″數(shù)據(jù)的兩段象素?cái)?shù)據(jù)的和作為在選擇處理中將被選擇的第一組象素?cái)?shù)據(jù)，兩段象素?cái)?shù)據(jù)一個(gè)是低編號(hào)數(shù)據(jù)而另外一個(gè)是下一個(gè)低編號(hào)數(shù)據(jù)并且其后為相同的方式，以及選擇包含在象素?cái)?shù)據(jù)fj中的具有″j″數(shù)據(jù)的兩段象素?cái)?shù)據(jù)之間的差別作為在選擇處理中將被選擇的第二組象素?cái)?shù)據(jù)，其中兩段象素?cái)?shù)據(jù)一個(gè)是低編號(hào)數(shù)據(jù)而另外一個(gè)是下一個(gè)低編號(hào)數(shù)據(jù)并且其后為相同的方式。
根據(jù)本發(fā)明的第二方面，提供的解壓縮圖像信號(hào)的方法包括選擇在一個(gè)行或一個(gè)列中包含的2N段變換系數(shù)數(shù)據(jù)Fj(0≤j≤2N-1)的處理，該一個(gè)行或一個(gè)列構(gòu)成按照離散余弦變換規(guī)則變換之后形成傳送的變換系數(shù)數(shù)據(jù)的一塊2N×2N(N是一自然數(shù))段變換系數(shù)數(shù)據(jù)塊，用于在下面所示公式(3)和公式(4)中給出的并且按照離散余弦變換規(guī)則確定的每一固定系數(shù)Pk；由每一相應(yīng)的固定系數(shù)Pk乘每一選擇選擇的變換系數(shù)數(shù)據(jù)以獲得乘積的處理；在通過根據(jù)離散余弦變換規(guī)則確定的乘法處理所獲得的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算的處理；輸出通過加法運(yùn)算和減法運(yùn)算獲得的值的處理，獲得的值作為用于構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的每一行或者每一列的象素?cái)?shù)據(jù)fj；在其中，在選擇處理中，對(duì)于出自固定系數(shù)Pk的公式(3)和公式(4)中具有奇數(shù)位置K的每一固定系數(shù)，按照預(yù)定順序選擇在構(gòu)成2N×2N段變換系數(shù)數(shù)據(jù)塊的一個(gè)行或者一個(gè)列中包含的由2N段變換系數(shù)數(shù)據(jù)構(gòu)成的第一組和第二組變換系數(shù)數(shù)據(jù)，在其中，在所述乘法處理中，為在公式(3)和公式(4)中具有奇數(shù)位置K的每一固定系數(shù)所選擇的每一個(gè)第一組和所述第二組變換系數(shù)數(shù)據(jù)被乘以在公式(3)和公式(4)具有奇數(shù)位置K的每一固定系數(shù)以獲得乘積；Pk=cos((N-1-k)π2N+1)…(25)]]>0≤k≤2N-1-2]]>這里不包括k=2N-1-1；Pk=12…(26)]]>(k=2N-1-1)。
在前述的內(nèi)容中，較好的是第一組變換系數(shù)數(shù)據(jù)是兩個(gè)變換系數(shù)數(shù)據(jù)的和，其中一個(gè)變換系數(shù)數(shù)據(jù)是由從包含構(gòu)成第一半2N段變換系數(shù)數(shù)據(jù)Fj的″j″數(shù)據(jù)和包含2N-1段變換系數(shù)數(shù)據(jù)的第一變換數(shù)據(jù)集中選擇的一個(gè)數(shù)據(jù)構(gòu)成，而另一個(gè)變換系數(shù)數(shù)據(jù)是由從包含構(gòu)成2N段變換系數(shù)數(shù)據(jù)Fj的第二半的″j″數(shù)據(jù)的第二變換數(shù)據(jù)集中選擇的一個(gè)數(shù)據(jù)構(gòu)成，并且在其中第二組變換數(shù)據(jù)是由從第一組變換數(shù)據(jù)中選擇的一個(gè)數(shù)據(jù)構(gòu)成的變換系數(shù)數(shù)據(jù)和由從第二組變換數(shù)據(jù)選擇的一個(gè)數(shù)據(jù)構(gòu)成的變換系數(shù)數(shù)據(jù)之間的差別。
根據(jù)本發(fā)明的第三方面，提供的壓縮圖像信號(hào)的方法包括選擇在形成圖像數(shù)據(jù)的構(gòu)成2N×2N(N是自然數(shù))段象素?cái)?shù)據(jù)塊的一個(gè)行或一個(gè)列中包含的2N段象素?cái)?shù)據(jù)fj(0≤j≤2N-1)的處理，用于在下面所示的公式(5)和公式(6)中給出的并且是根據(jù)離散的余弦變換規(guī)則確定的每一固定系數(shù)Pk；由每一相應(yīng)的固定系數(shù)Pk乘每一選擇的象素?cái)?shù)據(jù)以獲得乘積的處理；在通過乘法處理獲得的并且按照離散余弦變換規(guī)則的乘積確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算的處理；輸出通過加法運(yùn)算和減法運(yùn)算獲得的值的處理，獲得的值作為用于構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的每一行或者每一列的變換系數(shù)數(shù)據(jù)Fj；在選擇處理中，在2N-2N離散余弦變換的情況下，對(duì)于由2N-2N離散余弦變換確定的每一固定系數(shù)Pk，按照預(yù)定順序，從在構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的一行或者一個(gè)列中包含的2N段象素?cái)?shù)據(jù)中選擇2N段象素?cái)?shù)據(jù)，在其中，在選擇處理中，在2-2N-1-2N離散余弦變換的情況下，按照預(yù)定順序從包含在構(gòu)成2N×2N段象素?cái)?shù)據(jù)塊的一個(gè)行或一個(gè)列中的2N段象素?cái)?shù)據(jù)中，選擇由將被出自固定系數(shù)Pk的公式(5)和公式(6)中具有奇數(shù)位置K的每一固定系數(shù)相乘的2N段象素?cái)?shù)據(jù)構(gòu)成的每一個(gè)第一組和第二組象素?cái)?shù)據(jù)，在其中，在乘法處理中，在2N-2N離散余弦變換的情況下，在選擇處理中選擇的每一2N段象素?cái)?shù)據(jù)被出自固定系數(shù)Pk的每一相應(yīng)的固定系數(shù)相乘以獲得乘積，在其中，在2-2N-1-2N離散余弦變換的情況下，根據(jù)出自固定系數(shù)Pk的公式(5)和公式(6)中具有奇數(shù)位置K的相應(yīng)的固定系數(shù)選擇的每一個(gè)所述第一組和第二組象素?cái)?shù)據(jù)被出自固定系數(shù)Pk的公式(5)和公式(6)中具有奇數(shù)位置K的所述固定系數(shù)相乘，以及在其中，在加法處理以及減法處理中，在通過乘法處理獲得的并且根據(jù)2N-2N離散余弦變換確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算，在其中，在2-2N-1-2N離散余弦變換的情況下，在通過乘法處理獲得的并且是根據(jù)2-2N-1-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行所述加法運(yùn)算和減法運(yùn)算；Pk=cos((N-1-k)π2N+1)…(27)]]>0≤k≤2N-1-2]]>這里不包括k=2N-1-1;]]>Pk=12…(28)]]>(k=2N-1-1)。
而且，較好的是在2N-2N離散余弦變換塊中將被選擇的象素?cái)?shù)據(jù)包括由包含在一個(gè)行或者一個(gè)列中的2N段象素?cái)?shù)據(jù)構(gòu)成的第一組象素?cái)?shù)據(jù)，其中一個(gè)行或者一個(gè)列構(gòu)成將被出自固定系數(shù)Pk的公式(5)和公式(6)中具有奇數(shù)位置k的每一固定系數(shù)相乘的2N×2N段象素?cái)?shù)據(jù)塊，并包括由將被出自固定系數(shù)Pk的具有公式(5)和公式(6)中奇數(shù)位置k的每一固定系數(shù)相乘的2N段象素?cái)?shù)據(jù)構(gòu)成的第二組象素?cái)?shù)據(jù)。
而且，較好的是在選擇處理中選擇的象素?cái)?shù)據(jù)是構(gòu)成一對(duì)預(yù)定象素?cái)?shù)據(jù)的象素?cái)?shù)據(jù)之間的和及差。
而且，在2-2N-1-2N離散余弦變換的情況下，較好的是構(gòu)成預(yù)定象素?cái)?shù)據(jù)對(duì)的象素?cái)?shù)據(jù)是具有在象素?cái)?shù)據(jù)fj中包含的″j″數(shù)據(jù)的兩段象素?cái)?shù)據(jù)，一個(gè)是低編號(hào)數(shù)據(jù)而另外一個(gè)是下一個(gè)低編號(hào)數(shù)據(jù)。
此外，在2N-2N離散余弦變換的情況下，較好的是構(gòu)成預(yù)定象素?cái)?shù)據(jù)對(duì)的象素?cái)?shù)據(jù)是由從包含構(gòu)成2N段象素?cái)?shù)據(jù)Fj的第一半的″j″數(shù)據(jù)和包含2N-1段象素?cái)?shù)據(jù)的第一變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的象素?cái)?shù)據(jù)和從包含構(gòu)成2N段象素?cái)?shù)據(jù)fj的第二半的″j″數(shù)據(jù)并包含2N-1段的象素?cái)?shù)據(jù)的第二象素?cái)?shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的象素?cái)?shù)據(jù)。
根據(jù)本發(fā)明的第四方面，提供的解壓縮圖像信號(hào)的方法包括選擇在一個(gè)行或一個(gè)列中包含的2N段變換系數(shù)數(shù)據(jù)Fj(0≤j≤2N-1)的處理，該一個(gè)行或一個(gè)列構(gòu)成按照離散余弦變換規(guī)則變換之后形成傳送的變換系數(shù)數(shù)據(jù)的一塊2N×2N(N是一自然數(shù))段變換系數(shù)數(shù)據(jù)塊，用于在下面所示公式(3)和公式(4)中給出的并且按照離散余弦變換規(guī)則確定的每一固定系數(shù)Pk；由每一相應(yīng)的固定系數(shù)Pk乘每一選擇的變換系數(shù)數(shù)據(jù)以獲得乘積的處理；在通過乘法處理獲得的并且按照離散余弦變換規(guī)則的乘積確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算的處理；輸出通過加法運(yùn)算和減法運(yùn)算獲得的值的處理，作為構(gòu)成2N×2N變換系數(shù)數(shù)據(jù)塊的每一行或者每一列的象素?cái)?shù)據(jù)fj；在選擇處理中，在2N-2N反離散余弦變換的情況下，對(duì)于由2N-2N反離散余弦變換確定的每一固定系數(shù)Pk，按照預(yù)定順序，從在構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的一行或者一個(gè)列中包含的2N段象素?cái)?shù)據(jù)中選擇每一個(gè)2N段象素?cái)?shù)據(jù)，其中，在選擇處理中，在2-2N-1-2N反離散余弦變換的情況下，對(duì)于出自固定系數(shù)Pk的在公式(7)和公式(8)中具有奇數(shù)位置k的每一固定系數(shù)，按照預(yù)定順序選擇第一組和第二組變換系數(shù)數(shù)據(jù)，每一組變換系數(shù)數(shù)據(jù)是由包含在構(gòu)成2N×2N段變換系數(shù)數(shù)據(jù)的塊的一個(gè)行或者一個(gè)列中的2N段變換系數(shù)數(shù)據(jù)構(gòu)成，其中，在乘法處理中，在2N-2N反離散余弦變換的情況下，在選擇處理中選擇的每一2N段象素?cái)?shù)據(jù)被出自固定系數(shù)Pk的每一相應(yīng)的固定系數(shù)相乘以獲得乘積，其中，在2-2N-1-2N反離散余弦變換的情況下，根據(jù)出自固定系數(shù)Pk的在所述公式(7)和公式(8)中具有奇數(shù)位置K的相應(yīng)的固定系數(shù)選擇的每一個(gè)第一組和第二組象素?cái)?shù)據(jù)被出自固定系數(shù)Pk的公式(7)和公式(8)中具有奇數(shù)位置K的固定系數(shù)相乘以獲得乘積，在其中，在加法處理和減法處理中，在2N-2N反離散余弦變換的情況下，在通過乘法處理獲得的并且是根據(jù)2N-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算；在其中，在2-2N-1-2N反離散余弦變換的情況下，在通過乘法處理獲得的并且是根據(jù)2-2N-1-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算；Pk=cos((N-1-k)π2N+1)…(29)]]>0≤k≤2N-1-2]]>這里不包括k=2N-1-1;]]>Pk=12…(30)]]>(k=2N-1-1)。
在前述的內(nèi)容中，較好的方式是在2N-2N反離散余弦變換中將被選擇的變換系數(shù)數(shù)據(jù)包括由包含在一個(gè)行或一個(gè)列中的2N段變換系數(shù)數(shù)據(jù)構(gòu)成的第一組變換系數(shù)數(shù)據(jù)，其中行或列構(gòu)成將由出自固定系數(shù)Pk的公式(7)和公式(8)中具有奇數(shù)位置k的每一固定系數(shù)相乘的2N×2N段變換系數(shù)數(shù)據(jù)塊，并且包括將被由出自固定系數(shù)Pk的公式(7)和公式(8)具有偶數(shù)位置k的每一固定系數(shù)相乘的2N×2N段變換系數(shù)數(shù)據(jù)構(gòu)成的第二組變換系數(shù)數(shù)據(jù)。
根據(jù)本發(fā)明的第五方面，提供的壓縮圖像信號(hào)的器件包括一種裝置，用于選擇在形成圖像數(shù)據(jù)的構(gòu)成2N×2N(N是自然數(shù))段象素?cái)?shù)據(jù)塊的一個(gè)行或一個(gè)列中包含的2N段象素?cái)?shù)據(jù)fj(0≤j≤2N-1)的處理，用于在下面所示的公式(9)和公式(10)中給出的并且是根據(jù)離散的余弦變換規(guī)則確定的每一固定系數(shù)Pk；一種裝置，用于由每一相應(yīng)的固定系數(shù)Pk乘以每一選擇的象素?cái)?shù)據(jù)以獲得乘積；一種裝置，用于在通過乘法處理獲得的并且按照離散余弦變換規(guī)則的乘積確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算；一種裝置，用于輸出通過加法運(yùn)算和減法運(yùn)算獲得的值，獲得的值作為用于構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的每一行或者每一列的變換系數(shù)數(shù)據(jù)Fj；在其中選擇裝置是按照預(yù)定順序，為出自固定系數(shù)Pk的公式(9)和公式(10)中具有奇數(shù)位置K的每一固定系數(shù)選擇在構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的一個(gè)行或者一個(gè)列中包含的由2N段象素?cái)?shù)據(jù)構(gòu)成的第一組和第二組象素?cái)?shù)據(jù)，并且在其中，乘法裝置是，對(duì)于在公式(9)和公式(10)中具有奇數(shù)位置k的每一固定系數(shù)選擇的每一個(gè)第一組和第二組象素?cái)?shù)據(jù)用在公式(9)和公式(10)中具有奇數(shù)位置k的固定系數(shù)相乘以獲得乘積；Pk=cos((N-1-k)π2N+1)…(31)]]>0≤k≤2N-1-2]]>這里不包括k=2N-1-1;]]>Pk=12…(32)]]>(k=2N-1-1)]]>在前述中，一較好的模式是由選擇裝置選擇包含在象素?cái)?shù)據(jù)fj中的具有″j″數(shù)據(jù)的兩段象素?cái)?shù)據(jù)的和作為第一組象素?cái)?shù)據(jù)，兩段象素?cái)?shù)據(jù)一個(gè)是低編號(hào)數(shù)據(jù)而另外一個(gè)是下一個(gè)低編號(hào)數(shù)據(jù)，其后為相同的方式，以及由選擇裝置選擇包含在象素?cái)?shù)據(jù)fj中的具有″j″數(shù)據(jù)的兩段象素?cái)?shù)據(jù)之間的差作為第二組象素，其中兩段象素?cái)?shù)據(jù)一個(gè)是低編號(hào)數(shù)據(jù)而另外一個(gè)是下一個(gè)低編號(hào)數(shù)據(jù)，其后為相同的方式。
根據(jù)本發(fā)明的第六方面，提供的解壓縮圖像信號(hào)的器件包括一種用于選擇在一個(gè)行或者一個(gè)列中包含的2N段變換系數(shù)數(shù)據(jù)Fj(0≤j≤2N-1)的裝置，其中一個(gè)行或一個(gè)列構(gòu)成一塊2N×2N(N是自然數(shù))段變換系數(shù)數(shù)據(jù)塊形成用離散余弦變換方法變換之后傳送的變換系數(shù)數(shù)據(jù)，用于下面所示的公式(11)和公式(12)給出的并且根據(jù)離散余弦變換規(guī)則確定的每一固定系數(shù)Pk；一種裝置，用于由每一相應(yīng)的固定系數(shù)Pk乘每一選擇的變換系數(shù)數(shù)據(jù)以獲得乘積；一種裝置，用于在通過按照離散余弦變換規(guī)則確定的乘法處理獲得的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算；以及一種裝置，用于輸出通過加法運(yùn)算和減法運(yùn)算獲得的值，作為用于構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的每一行或者每一列的象素?cái)?shù)據(jù)fj；在其中選擇裝置是按照預(yù)定順序，為出自固定系數(shù)Pk的在公式(11)和公式(12)中具有奇數(shù)位置K的每一固定系數(shù)選擇在構(gòu)成2N段變換系數(shù)數(shù)據(jù)塊的一個(gè)行或者一個(gè)列中包含的2N段變換系數(shù)數(shù)據(jù)構(gòu)成的每一個(gè)第一組和第二組象素?cái)?shù)據(jù)，即按照預(yù)定順序，為出自固定系數(shù)Pk的公式(11)和公式(12)中具有奇數(shù)位置K的每一固定系數(shù)選擇在構(gòu)成2N段變換系數(shù)數(shù)據(jù)塊的一個(gè)行或者一個(gè)列中包含的2N段變換系數(shù)數(shù)據(jù)構(gòu)成的每一個(gè)第一組和第二組象素?cái)?shù)據(jù)，在其中，乘法裝置是，對(duì)于在公式(11)和公式(12)中具有奇數(shù)位置K的每一固定系數(shù)所選擇的每一個(gè)第一組和第二組變換系數(shù)數(shù)據(jù)乘以在公式(11)和公式(12)中具有奇數(shù)位置K的每一固定系數(shù)以獲得乘積；Pk=cos((N-1-k)π2N+1)…(33)]]>0≤k≤2N-1-2]]>這里不包括k=2N-1-1;]]>Pk=12…(34)]]>(k=2N-1-1)]]>
在前述的內(nèi)容中，較好的方式是選擇裝置選擇兩個(gè)變換系數(shù)數(shù)據(jù)的和作為第一組變換系數(shù)數(shù)據(jù)，其中一個(gè)變換系數(shù)數(shù)據(jù)是由從包含構(gòu)成第一半2N段變換系數(shù)數(shù)據(jù)Fj的″j″數(shù)據(jù)和包含2N-1段變換系數(shù)數(shù)據(jù)的第一變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的，而另一個(gè)變換系數(shù)數(shù)據(jù)是由從包含構(gòu)成2N段變換系數(shù)數(shù)據(jù)Fj的第二半的″j″數(shù)據(jù)并且包含2N-1段變換系數(shù)數(shù)據(jù)的第二變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成，并且在其中選擇裝置選擇由從第一組變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的變換系數(shù)數(shù)據(jù)和由從第二組變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的變換系數(shù)數(shù)據(jù)之間的差別作為第二組變換數(shù)據(jù)。
根據(jù)本發(fā)明的第七方面，提供的壓縮圖像信號(hào)的器件包括一種裝置，用于選擇在形成圖像數(shù)據(jù)的構(gòu)成2N×2N(N是自然數(shù))段象素?cái)?shù)據(jù)塊的一個(gè)行或一個(gè)列中包含的2N段象素?cái)?shù)據(jù)fj(0≤j≤2N-1)的處理，用于在下面所示的公式(13)和公式(14)中給出的并且是根據(jù)離散的余弦變換規(guī)則確定的每一固定系數(shù)Pk；一種裝置，用于由每一相應(yīng)的固定系數(shù)Pk乘每一選擇的象素?cái)?shù)據(jù)以獲得乘積；一種裝置，用于在通過乘法裝置獲得的并且按照離散余弦變換規(guī)則的乘積確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算；一種裝置，用于輸出通過加法運(yùn)算和減法運(yùn)算獲得的值，獲得的值作為用于構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的每一行或者每一列的變換系數(shù)數(shù)據(jù)Fj；其中選擇裝置，在2N-2N離散余弦變換的情況下，對(duì)于由2N-2N離散余弦變換方法確定的每一固定系數(shù)Pk，按照預(yù)定順序從在構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的一行或者一個(gè)列中包含的2N段象素?cái)?shù)據(jù)中選擇2N段象素?cái)?shù)據(jù)，以及其中選擇裝置在2-2N-1-2N離散余弦變換的情況下，按照預(yù)定順序從包含構(gòu)成2N×2N段象素?cái)?shù)據(jù)塊的一個(gè)行或一個(gè)列中的2N段象素?cái)?shù)據(jù)中選擇每一個(gè)第一組和第二組象素?cái)?shù)據(jù)，每一組象素?cái)?shù)據(jù)是由出自固定系數(shù)Pk的公式(13)和公式(14)中具有奇數(shù)位置K的每一固定系數(shù)相乘的2N段象素?cái)?shù)據(jù)構(gòu)成的，其中乘法裝置，在2N-2N離散余弦變換的情況下，將由選擇裝置選擇的每一2N段象素?cái)?shù)據(jù)與出自固定系數(shù)Pk的每一相應(yīng)的固定系數(shù)相乘以獲得乘積，其中乘法裝置，在2-2N-1-2N離散余弦變換的情況下，將根據(jù)出自固定系數(shù)Pk的具有公式(13)和公式(14)中奇數(shù)位置K的相應(yīng)的固定系數(shù)選擇的每一個(gè)第一組和第二組象素?cái)?shù)據(jù)與出自固定系數(shù)Pk的具有公式(13)和公式(14)中奇數(shù)位置K的固定系數(shù)相乘，以及其中加法和減法裝置，在2N-2N離散余弦變換的情況下，在通過乘法處理獲得的并且是根據(jù)2N-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算；以及其中加法和減法裝置，在2-2N-1-2N離散余弦變換的情況下，在通過乘法處理獲得的并且是根據(jù)2-2N-1-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算；Pk=cos((N-1-k)π2N+1)…(35)]]>0≤k≤2N-1-2]]>這里不包括k=2N-1-1;]]>Pk=12…(36)]]>(k=2N-1-1)]]>在前述的內(nèi)容中，較好的方式是所述2N-2N離散余弦變換中將被選擇的象素?cái)?shù)據(jù)包括由包含在一個(gè)行或一個(gè)列中的2N段象素?cái)?shù)據(jù)構(gòu)成的第一組象素?cái)?shù)據(jù)，其中行或列構(gòu)成將由出自固定系數(shù)Pk的在公式(13)和公式(14)中具有奇數(shù)位置k的每一固定系數(shù)相乘的2N×2N段象素?cái)?shù)據(jù)塊，并包括由將被出自固定系數(shù)Pk的具有公式(13)和公式(14)中奇數(shù)位置k的每一固定系數(shù)相乘的2N段象素?cái)?shù)據(jù)構(gòu)成的第二組象素?cái)?shù)據(jù)。
而且，較好的是其中選擇裝置，選擇構(gòu)成一對(duì)預(yù)定象素?cái)?shù)據(jù)的象素?cái)?shù)據(jù)之間的和及差作為象素?cái)?shù)據(jù)。
而且，較好的方式是其中選擇裝置，在2-2N-1-2N離散余弦變換的情況下，選擇具有在象素?cái)?shù)據(jù)fj中包含的“j”數(shù)據(jù)的兩段象素?cái)?shù)據(jù)作為構(gòu)成預(yù)定的象素?cái)?shù)據(jù)對(duì)的象素?cái)?shù)據(jù)，一個(gè)是低編號(hào)數(shù)據(jù)而另外一個(gè)是下一個(gè)低編號(hào)數(shù)據(jù)。
而且，較好的方式是其中選擇裝置，在2N-2N離散余弦變換的情況下，選擇由從包含構(gòu)成2N段象素?cái)?shù)據(jù)Fj的第一半的“j”數(shù)據(jù)并且包含2N-1段象素?cái)?shù)據(jù)的第一變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的象素?cái)?shù)據(jù)，作為構(gòu)成預(yù)定象素?cái)?shù)據(jù)對(duì)的象素?cái)?shù)據(jù)，并且選擇由從包含構(gòu)成2N段象素?cái)?shù)據(jù)fj的第二半的“j”數(shù)據(jù)的第二象素?cái)?shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的象素?cái)?shù)據(jù)。
根據(jù)本發(fā)明的第八方面，提供的解壓縮圖像信號(hào)的器件包括一種用于選擇在一個(gè)行或者一個(gè)列中包含的2N段變換系數(shù)數(shù)據(jù)Fj(0≤j≤2N-1)的裝置，其中一個(gè)行或一個(gè)列構(gòu)成一塊2N×2N(N是自然數(shù))段變換系數(shù)數(shù)據(jù)塊形成用離散余弦變換方法變換之后傳送的變換系數(shù)數(shù)據(jù)，用于下面所示的公式(15)和公式(16)給出的并且根據(jù)離散余弦變換規(guī)則確定的每一固定系數(shù)Pk；一種裝置，用于由每一相應(yīng)的固定系數(shù)Pk乘每一選擇的變換系數(shù)數(shù)據(jù)以獲得乘積；一種裝置，用于在由乘法裝置獲得的并且按照離散余弦變換規(guī)則的乘積確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算；一種裝置，用于輸出通過加法運(yùn)算和減法運(yùn)算獲得的值，獲得的值作為用于構(gòu)成2N×2N變換系數(shù)數(shù)據(jù)塊的每一行或者每一列的象素?cái)?shù)據(jù)fj；其中選擇裝置，在2N-2N反離散余弦變換的情況下，對(duì)于由2N-2N反離散余弦變換規(guī)則確定的每一固定系數(shù)Pk，按照預(yù)定順序從在構(gòu)成2N×2N變換系數(shù)數(shù)據(jù)象素?cái)?shù)據(jù)塊的一行或者一個(gè)列中包含的2N段變換系數(shù)數(shù)據(jù)中選擇2N段變換系數(shù)數(shù)據(jù)，并且其中選擇裝置在2-2N-1-2N反離散余弦變換情況下，對(duì)于出自固定系數(shù)Pk的在公式(15)和公式(16)中具有奇數(shù)位置k的每一固定系數(shù)，按照預(yù)定順序選擇第一組和第二組變換系數(shù)數(shù)據(jù)，每一組變換系數(shù)數(shù)據(jù)是由包含在構(gòu)成2N×2N段變換系數(shù)數(shù)據(jù)的塊的一個(gè)行或者一個(gè)列中的2N段變換系數(shù)數(shù)據(jù)構(gòu)成，
其中乘法裝置，在2N-2N反離散余弦變換的情況下，將在選擇處理中選擇的每一2N段象素?cái)?shù)據(jù)與出自固定系數(shù)Pk的每一相應(yīng)的固定系數(shù)相乘以獲得乘積，以及其中乘法裝置在2-2N-1-2N反離散余弦變換的情況下，將根據(jù)出自固定系數(shù)Pk的公式(15)和公式(16)中具有奇數(shù)位置k的每一固定系數(shù)所選擇的每一個(gè)第一組和第二組變換系數(shù)數(shù)據(jù)與出自固定系數(shù)Pk的公式(15)和公式(16)中具有奇數(shù)位置k的每一固定系數(shù)相乘，以獲得乘積；其中加法和減法裝置，在2N-2N反離散余弦變換的情況下，在通過乘法裝置獲得的并且是根據(jù)2N-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算，以及其中加法和減法裝置，在2-2N-1-2N反離散余弦變換的情況下，在通過乘法處理獲得的并且是根據(jù)2-2N-1-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算；Pk=cos((N-1-k)π2N+1)…(37)]]>0≤k≤2N-1-2]]>這里不包括k=2N-1-1;]]>Pk=12…(38)]]>(k=2N-1-1)]]>此外，一較好的方式是在所述2N-2N反離散余弦變換中，選擇裝置選擇第一組變換系數(shù)數(shù)據(jù)和第二組變換系數(shù)數(shù)據(jù)作為變換系數(shù)數(shù)據(jù)，其中第一組變換系數(shù)數(shù)據(jù)由包含在構(gòu)成將被出自固定系數(shù)Pk的公式(15)和公式(16)中具有奇數(shù)位置k的每一固定系數(shù)相乘的2N×2N段變換系數(shù)數(shù)據(jù)塊的一個(gè)行或者一個(gè)列中的2N×2N段變換系數(shù)數(shù)據(jù)構(gòu)成，第二組變換系數(shù)數(shù)據(jù)是由將被出自固定系數(shù)Pk的在公式(15)和公式(16)具有偶數(shù)位置k的每一固定系數(shù)相乘的2N×2N段變換系數(shù)數(shù)據(jù)構(gòu)成。
通過下面結(jié)合附圖進(jìn)行的描述，本發(fā)明的上述的目的和其它目的、優(yōu)勢(shì)和特征將變得更加明顯。


圖1是示出根據(jù)本發(fā)明第一實(shí)施例的8-8/2-4-8DCT器件的電結(jié)構(gòu)的概要的方塊圖；圖2是示出根據(jù)本發(fā)明第一實(shí)施例的8-8/2-4-8DCT器件的電結(jié)構(gòu)的部分方塊圖；圖3是示出說明在根據(jù)本發(fā)明第一實(shí)施例的8-8/2-4-8DCT器件中8-8DCT的部分時(shí)序流程圖；圖4是示出說明在根據(jù)本發(fā)明第一實(shí)施例的8-8/2-4-8DCT器件中8-8DCT的其余部分的時(shí)序流程圖；圖5是示出說明在根據(jù)本發(fā)明第一實(shí)施例的8-8/2-4-8DCT器件中2-4-8DCT的部分時(shí)序流程圖；圖6是示出說明在根據(jù)本發(fā)明第一實(shí)施例的8-8/2-4-8DCT器件中2-4-8DCT的時(shí)序流程圖的剩余部分；圖7是局部地示出根據(jù)本發(fā)明第二實(shí)施例的8-8/2-4-8IDCT器件的結(jié)構(gòu)的概要的方塊圖；圖8也是局部地示出根據(jù)本發(fā)明第二實(shí)施例的8-8/2-4-8IDCT器件的結(jié)構(gòu)的概要的方塊圖；圖9是說明構(gòu)成根據(jù)本發(fā)明第二實(shí)施例的8-8/2-4-8IDCT器件的8-8IDCT運(yùn)算的部分時(shí)序流程圖；圖10是說明構(gòu)成根據(jù)本發(fā)明第二實(shí)施例的8-8/2-4-8IDCT器件的8-8IDCT運(yùn)算的其余的部分時(shí)序流程圖；圖11是說明構(gòu)成根據(jù)本發(fā)明第二實(shí)施例的構(gòu)成8-8/2-4-2IDCT器件的2-4-8IDCT運(yùn)算的部分時(shí)序流程圖；圖12是說明根據(jù)本發(fā)明第二實(shí)施例的構(gòu)成8-8/2-4-8IDCT器件的2-4-8IDCT運(yùn)算的其余的部分時(shí)序流程圖；圖13是局部地示出根據(jù)本發(fā)明第三實(shí)施例的16-16/2-8-16DCT器件的電結(jié)構(gòu)的概要的方塊圖；圖14是局部地示出根據(jù)本發(fā)明第三實(shí)施例的16-16/2-8-16DCT器件的電結(jié)構(gòu)的概要的方塊圖15是局部地示出根據(jù)本發(fā)明第四實(shí)施例的16-16/2-8-16IDCT器件的電結(jié)構(gòu)的概要的方塊圖；以及圖16是局部地示出根據(jù)本發(fā)明第四實(shí)施例的16-16/2-8-16IDCT器件的電結(jié)構(gòu)的概要的方塊圖。
下面將參照附圖利用各種的實(shí)施例更進(jìn)一步詳述實(shí)現(xiàn)本發(fā)明的最佳方式。
第一實(shí)施例圖1是示出根據(jù)本發(fā)明第一實(shí)施例的8-8/2-4-8DCT器件的電結(jié)構(gòu)的概要的方塊圖。圖2是示出根據(jù)本發(fā)明第一實(shí)施例的8-8/2-4-8DCT器件的電結(jié)構(gòu)的部分方塊圖；圖3是示出根據(jù)本發(fā)明第一實(shí)施例的8-8/2-4-8DCT器件的部分時(shí)序流程圖；圖4是示出根據(jù)本發(fā)明第一實(shí)施例的8-8/2-4-8DCT器件的其余部分的時(shí)序流程圖；圖5是示出說明在根據(jù)本發(fā)明第一實(shí)施例的8-8/2-4-8DCT器件中的2-4-8DCT的部分運(yùn)作時(shí)序流程圖；圖6是示出說明在根據(jù)本發(fā)明第一實(shí)施例的8-8/2-4-8DCT器件中的2-4-8DCT的其余部分運(yùn)作時(shí)序流程圖；通過在圖2中的線Ⅰ-Ⅰ上疊加圖1中的線Ⅰ-Ⅰ，可以示出8-8DCT/2-4-8 DCT器件的整個(gè)結(jié)構(gòu)。
因此，根據(jù)第一實(shí)施例，由于8-8DCT/2-4-8DCT器件被配置為使一部分8-8DCT電路能被用于2-4-8DCT，所以在8-8DCT中通過管道處理類型算術(shù)運(yùn)算獲得的高速計(jì)算特性可以在2-4-8DCT中維持，并且高速計(jì)算特性仍然可以在偶數(shù)小型化8-8DCT和2-4-8DCT器件中維持。在描述8-8DCT/2-4-8DCT器件之前，在下面將首先解釋用于在構(gòu)成8×8象素?cái)?shù)據(jù)的每一條行或一個(gè)列上執(zhí)行8-8DCT的運(yùn)作公式。
通過以空間的公式(39)的形式表達(dá)在上面的“相關(guān)技術(shù)描述”中描述的二維公式(17)，以及通過相對(duì)于h和x解壓縮公式(39)，公式(39)由公式(40)表示。在此，P0到P6是如下的P0=cos(7π/16)=-cos(9π/16)=0.195090322…P1=cos(6π/16)=-cos(10π/16)=0.382683432…P2=cos(5π/16)=-cos(11π/16)=0.55557023…P3=cos(4π/16)=-cos(12π/16)=0.707106781…P4=cos(3π/16)=-cos(13π/16)=0.831469612…P5=cos(2π/16)=-cos(14π/16)=0.923879532…P6=cos(1π/16)=-cos(15π/16)=0.980785280…F(h)=C(h)Σx=07f(x,y)cos(πh(2x+1)16)]]>C(h){f(0,y)cos(πh16)+f(1,y)cos(3πh16)+f(2,y)cos(5πh16)+f(3,y)cos(7πh16)]]>+f(4,y)cos(9πh16)+f(5,y)cos(11πh16)+f(6,y)cos(13πh16)+f(7,y)cos(15πh16)}…(39)]]> 那么，當(dāng)通過設(shè)置以致使F(0)=F0、F(1)=F1、F(2)=F2、F(3)=F3、F(4)=F4、F(5)=F5、F(6)=F6和F(7)=F7，以及致使f(0,y)=f0、f(1,y)=f1、f(2,y)=f2、f(3,y)=f3、f(4,y)=f4、f(5,y)=f5、f(6,y)=f6和f(7,y)=f7而改變公式(40)時(shí)，公式(40)由公式(41)表示。通過改變公式(41)的右邊，可以獲得公式(42)。
通過對(duì)于在公式(42)中包含的f0+f7、f1+f6、f2+f5、f3+f4、f0-f7、f1-f6、f2-f5和f3-f4減去由公式(43)表示的數(shù)字，然后變動(dòng)公式(42)的右邊部分，可以獲得公式(45)。第一實(shí)施例的8-8DCT/2-4-8DCT器件適合于按照公式(45)執(zhí)行8-8DCT。 接下來，在下面將描述用于對(duì)8×8象素?cái)?shù)據(jù)的每一行或每一列進(jìn)行2-4-8DCT的運(yùn)算操作公式。
以與用于公式(40)的相同的方式，通過以一維公式(46)的形式表示在“背景技術(shù)描述”中所描述的二維公式(21)，以及通過設(shè)置相對(duì)于h和x解壓縮公式(46)獲得的F(0)、F(1)、F(2)、F(3)、F(4)、F(5)、F(6)、F(7)、f(0,z)、f(1,z)、f(2,z)、f(3,z)、f(4,z)、f(5,z)、f(6,z)和f(7,z)，以致使F(0)=F0、F(1)=F1、F(2)=F2、F(3)=F3、F(4)=F4、F(5)=F5、F(6)=F6和F(7)=F7，以及設(shè)置為致使f(0,z)=f0、f(1,z)=f1、f(2,z)=f2、f(3,z)=f3、f(4,z)=f4、f(5,z)=f5、f(6,z)=f6和f(7,z)=f7，可以獲得公式(47)。在公式(47)中的值P0到P6是與公式(40)中的相同的。 這里β≡πh(2x+1)16]]> 通過改變公式(47)的右邊部分，可以獲得公式(48)。通過重新整理公式(48)，可以獲得公式(49)。
通過對(duì)于在公式(49)中包含的f0+f1、f2+f3、f4+f5、f6+f7、f0-f1、f2-f3、f4-f5和f6-f7減去由公式(50)表示的數(shù)字，可以獲得公式(51)。第一實(shí)施例的8-8DCT/2-4-8DCT器件適合于按照公式(51)執(zhí)行2-4-8DCT。
在上面描述的8-8DCT/2-4-8DCT是如下構(gòu)成的，包括一多工器12，八個(gè)數(shù)據(jù)寄存器141到148構(gòu)成一第一數(shù)據(jù)寄存器組13，四個(gè)加法電路181到184構(gòu)成第一加法電路組17，四個(gè)減法電路201到204構(gòu)成減法電路組19，八個(gè)數(shù)據(jù)寄存器221到228構(gòu)成第二數(shù)據(jù)寄存器組21，八個(gè)多工器241到248構(gòu)成第一多工器組23，兩個(gè)加/減法電路261和262構(gòu)成第一加/減法電路組25，兩個(gè)多工器281到282構(gòu)成第二多工器組27，七個(gè)數(shù)據(jù)寄存器301到307構(gòu)成第三數(shù)據(jù)寄存器組29，一個(gè)P3系數(shù)乘法電路321，一個(gè)P5系數(shù)乘法電路322，一個(gè)P1系數(shù)乘法電路323，一個(gè)P6/P3系數(shù)乘法電路324，一個(gè)P4/P5系數(shù)乘法電路325，一個(gè)P2系數(shù)乘法電路326，一個(gè)P0/P1系數(shù)乘法電路327，7個(gè)數(shù)據(jù)寄存器341到347構(gòu)成第四數(shù)據(jù)寄存器組33，五個(gè)“與”電路361到365，四個(gè)加法電路381到384構(gòu)成第二加法電路組37以及五個(gè)數(shù)據(jù)寄存器401到405構(gòu)成第五數(shù)據(jù)寄存器組39。以下，數(shù)據(jù)寄存器被將簡單地稱作寄存器(如圖中示為“REG”)和多工器簡單地表示為MUX。
MUX12選擇的輸出在構(gòu)成被執(zhí)行初次DCT的8×8象素塊的每一行中包含的八段象素?cái)?shù)據(jù)，或者在通過初次DCT獲得的構(gòu)成8×8數(shù)據(jù)塊的每一列中包含的八段象素?cái)?shù)據(jù)。從MUX12輸出的八段數(shù)據(jù)的每一個(gè)被稱為f0到f7。當(dāng)執(zhí)行8-8DCT時(shí)，MUX12存儲(chǔ)數(shù)據(jù)f0進(jìn)入寄存器141，數(shù)據(jù)f7進(jìn)入寄存器142，數(shù)據(jù)f1進(jìn)入寄存器143，數(shù)據(jù)f6進(jìn)入寄存器144，數(shù)據(jù)f2進(jìn)入寄存器145，數(shù)據(jù)f5進(jìn)入寄存器146，數(shù)據(jù)f3進(jìn)入寄存器147以及數(shù)據(jù)f4進(jìn)入寄存器148，這是在第一寄存器組13中，以及當(dāng)執(zhí)行2-4-8DCT時(shí)，MUX12將數(shù)據(jù)f1到f8存入與數(shù)據(jù)f1到f8對(duì)應(yīng)的寄存器141到148。
構(gòu)成第一加法電路組17的四加法電路181到184的每一個(gè)，在8-8DCT和2-4-8DCT兩者的情況下，對(duì)從兩個(gè)寄存器輸出的數(shù)據(jù)執(zhí)行加法運(yùn)算。即，加法電路181把存儲(chǔ)在寄存器141中的數(shù)據(jù)加到存儲(chǔ)在寄存器142中的數(shù)據(jù)上。加法電路182把存儲(chǔ)在寄存器143中的數(shù)據(jù)加到存儲(chǔ)在寄存器144中的數(shù)據(jù)上。加法電路183把存儲(chǔ)在寄存器145中的數(shù)據(jù)加到存儲(chǔ)在寄存器146中的數(shù)據(jù)上。加法電路184把存儲(chǔ)在寄存器147中的數(shù)據(jù)加到存儲(chǔ)在寄存器148中的數(shù)據(jù)上。
構(gòu)成減法電路組19的四個(gè)減法電路201到204的每一個(gè)，在8-8DCT和2-4-8DCT兩者的情況下，對(duì)從兩個(gè)寄存器輸出的數(shù)據(jù)執(zhí)行減法運(yùn)算。即，減法電路201從存儲(chǔ)在寄存器141中的數(shù)據(jù)中減去存儲(chǔ)在寄存器142中的數(shù)據(jù)。減法電路202從存儲(chǔ)在寄存器144中的數(shù)據(jù)中減去存儲(chǔ)在寄存器143中的數(shù)據(jù)。減法電路203從存儲(chǔ)在寄存器145中的數(shù)據(jù)中減去存儲(chǔ)在寄存器146中的數(shù)據(jù)。減法電路204從存儲(chǔ)在寄存器147中的數(shù)據(jù)中減去存儲(chǔ)在寄存器148中的數(shù)據(jù)。
構(gòu)成第二寄存器組21的每一寄存器221到228臨時(shí)存儲(chǔ)從每一加法電路181到184輸出的數(shù)據(jù)或者從每一減法電路201到204輸出的數(shù)據(jù)。寄存器221臨時(shí)存儲(chǔ)從加法電路181輸出的數(shù)據(jù)。寄存器222臨時(shí)存儲(chǔ)從加法電路182輸出的數(shù)據(jù)。寄存器223臨時(shí)存儲(chǔ)從加法電路183輸出的數(shù)據(jù)。寄存器224臨時(shí)存儲(chǔ)從加法電路184輸出的數(shù)據(jù)。寄存器225臨時(shí)存儲(chǔ)從減法電路201輸出的數(shù)據(jù)。寄存器226臨時(shí)存儲(chǔ)從減法電路202輸出的數(shù)據(jù)。寄存器227臨時(shí)存儲(chǔ)從減法電路203輸出的數(shù)據(jù)。寄存器228臨時(shí)存儲(chǔ)從減法電路204輸出的數(shù)據(jù)。MUX12和加法電路181到184的每一寄存器141到148，每一減法電路201到204和每一寄存器221到228對(duì)于每個(gè)四運(yùn)算周期重復(fù)相同的運(yùn)算，每一運(yùn)算周期相當(dāng)于由MUX241到248執(zhí)行的四運(yùn)算周期并且其后相同。
由構(gòu)成第一MUX組23的每一MUX241、242、243和244執(zhí)行的選擇數(shù)據(jù)的運(yùn)算在8-8DCT和2-4-8DCT兩者中是相同的。即，MUX241連接到每一寄存器221、222、223和224的輸出并且適合于按照寄存器221、224、221和224的順序選擇寄存器，并且按順序輸出四段數(shù)據(jù)。MUX242連接到每一寄存器221、222、223和224的輸出并且適合于按照寄存器222、223、222和223的順序選擇寄存器，并且順序地輸出四段數(shù)據(jù)。MUX243連接到每一寄存器221、222、223和224的輸出并且適合于按照寄存器221、224、222和223的順序選擇寄存器，并且順序地輸出四段數(shù)據(jù)。MUX244連接到每一寄存器221、222、223和224的輸出并且適合于按照寄存器222、223、221和224的順序選擇寄存器，并且順序地輸出四段數(shù)據(jù)。
構(gòu)成第一MUX組23的每一MUX245、246、247和248的選擇數(shù)據(jù)的運(yùn)算在8-8DCT和2-4-8DCT兩者中是不相同的。
在8-8DCT情況下，每一MUX245、MUX246、MUX247和MUX248的選擇數(shù)據(jù)運(yùn)算是如下所述的。MUX245連接到每一寄存器225、226、227和228的輸出并且適合于按照寄存器225、227、226和228的順序選擇寄存器，并且順序地輸出四段數(shù)據(jù)。MUX246連接到每一寄存器225、226、227和228的輸出并且適合于按照寄存器226、225、228和227的順序選擇寄存器，并且順序地輸出四段數(shù)據(jù)。MUX247連接到每一寄存器225、226、227和228的輸出并且適合于按照寄存器227、228、225和226的順序選擇寄存器，并且順序地輸出四段數(shù)據(jù)。MUX248連接到每一寄存器225、226、227和228的輸出并且適合于按照寄存器228、226、227和225的順序選擇寄存器，并且順序地輸出四段數(shù)據(jù)。
在2-4-8 DCT情況下，每一MUX245、MUX246、MUX247和MUX248的選擇數(shù)據(jù)運(yùn)算是如下所述的。MUX245連接到每一寄存器225、226、227和228的輸出并且適合于按照寄存器225、226、227和228的順序選擇寄存器，并且順序地輸出四段數(shù)據(jù)。MUX246連接到每一寄存器225、226、226和228的輸出并且適合于按照寄存器225、228、226和227的順序選擇寄存器，并且順序地輸出四段數(shù)據(jù)。MUX247連接到每一寄存器225、226、227和228的輸出并且適合于按照寄存器226、227、226和227的順序選擇寄存器，并且順序地輸出四段數(shù)據(jù)。MUX248連接到每一寄存器225、226、227和228的輸出并且適合于按照寄存器226、227、225和228的順序選擇寄存器，并且順序地輸出四段數(shù)據(jù)。
在8-8DCT和2-4-8DCT兩個(gè)情況下，構(gòu)成第一加/減組的加/減法電路261分別地對(duì)按照從MUX241輸出的四段數(shù)據(jù)的第一排序和第二排序輸出的數(shù)據(jù)和按照從MUX242輸出的四段數(shù)據(jù)的第一排序和第二排序輸出的數(shù)據(jù)執(zhí)行加法運(yùn)算，以及對(duì)按照從MUX241輸出的四段數(shù)據(jù)的第三排序和第四排序輸出的數(shù)據(jù)和對(duì)按照從MUX242輸出的四段數(shù)據(jù)的第三排序和第四排序輸出的數(shù)據(jù)執(zhí)行減法運(yùn)算。即，按照第一排序從MUX241輸出的數(shù)據(jù)被加到按照第一排序從MUX242輸出的數(shù)據(jù)，對(duì)按照第二排序輸出的數(shù)據(jù)執(zhí)行相同的加法運(yùn)算。在將被加/減法電路261執(zhí)行的減法運(yùn)算中，從MUX242輸出的數(shù)據(jù)被從MUX241輸出的數(shù)據(jù)中減去。在2-4-8DCT情況下，加/減法電路262對(duì)按照從MUX245輸出的四段數(shù)據(jù)的第一排序和第二排序輸出的數(shù)據(jù)和按照從MUX247輸出的四段數(shù)據(jù)的第一排序和第二排序輸出的數(shù)據(jù)執(zhí)行加法運(yùn)算，以及對(duì)按照從MUX245輸出的四段數(shù)據(jù)的第三排序和第四排序輸出的數(shù)據(jù)以及從MUX247輸出的四段數(shù)據(jù)的第三排序和第四排序輸出的數(shù)據(jù)執(zhí)行減法運(yùn)算。在將由加/減法電路262執(zhí)行的減法運(yùn)算中，從MUX247輸出的數(shù)據(jù)被從MUX245輸出的數(shù)據(jù)中減去。
構(gòu)成第二MUX組27的MUX281，在8-8DCT情況下，選擇從MUX245按順序輸出的四段數(shù)據(jù)，并且在2-4-8DCT情況下，選擇按順序從加/減法電路262輸出的數(shù)據(jù)。MUX282，在8-8DCT情況下，選擇按順序從MUX247輸出的四段數(shù)據(jù)，以及在2-4-8DCT情況下，不選擇從MUX247輸出的四段數(shù)據(jù)而是選擇對(duì)應(yīng)于MUX283的四運(yùn)算周期的四次“0”(在2-4-8DCT中運(yùn)算周期被稱作“第二運(yùn)算周期”)。
構(gòu)成第三寄存器組29的寄存器301按順序存儲(chǔ)四段數(shù)據(jù)在算術(shù)運(yùn)算結(jié)果上。寄存器302按順序存儲(chǔ)從MUX243按順序輸出的四段數(shù)據(jù)。寄存器303按順序存儲(chǔ)從MUX244按順序輸出的四段數(shù)據(jù)。寄存器304按順序存儲(chǔ)從MUX281按順序輸出的四段數(shù)據(jù)。寄存器305按順序存儲(chǔ)從MUX246按順序輸出的四段數(shù)據(jù)。寄存器306按順序存儲(chǔ)從MUX282按順序輸出的四段數(shù)據(jù)。寄存器306按順序存儲(chǔ)從MUX248按順序輸出的四段數(shù)據(jù)。
P3系數(shù)乘法電路321用一固定系數(shù)P3乘從寄存器301按順序輸出的四段數(shù)據(jù)中的每一個(gè)。P5系數(shù)乘法電路321用一固定系數(shù)P5乘從寄存器302按順序輸出的四段數(shù)據(jù)中的每一個(gè)。P1系數(shù)乘法電路323用一固定系數(shù)P1乘從寄存器303按順序輸出的四段數(shù)據(jù)中的每一個(gè)。P6/P3系數(shù)乘法電路324在8-8DCT和2-4-8DCT之間切換固定系數(shù)，在8-8DCT情況下，用固定系數(shù)P6乘從寄存器304輸出的每一四段數(shù)據(jù)，在2-4-8DCT情況下，用一固定系數(shù)P3乘從寄存器304輸出的每一四段數(shù)據(jù)。P45系數(shù)乘法電路325在8-8DCT并且2-4-8之間切換固定系數(shù)，在8-8DCT情況下，用固定系數(shù)P4乘從寄存器305輸出的四段數(shù)據(jù)的每一個(gè)，在2-4-8DCT情況下，用固定系數(shù)P5乘乘從寄存器305輸出的四段數(shù)據(jù)的每一個(gè)。P2系數(shù)乘法電路326用固定系數(shù)P2乘從寄存器306按順序輸出的四段數(shù)據(jù)的每個(gè)。P0/P1系數(shù)乘法電路327在8-8DCT和2-4-8之間切換固定系數(shù)，在8-8DCT情況下，用固定系數(shù)P0乘從寄存器307輸出的四段數(shù)據(jù)的每一個(gè)，在2-4-8DCT情況下，用固定系數(shù)P15乘從寄存器307輸出的四段數(shù)據(jù)的每一個(gè)。
構(gòu)成第四寄存器組33的寄存器341，在8-6DCT和2-4-8DCT兩者中，按順序存儲(chǔ)從P3系數(shù)乘法電路321按順序輸出的四段數(shù)據(jù)的每個(gè)并且輸出每一數(shù)據(jù)作為正值。寄存器342，在8-8DCT和2-4-8DCT兩者中，按順序存儲(chǔ)從P5系數(shù)乘法電路74按順序輸出將按照第一排序和第四排序輸出的數(shù)據(jù)作為正值，輸出將按照第二排序和第三排序輸出的數(shù)據(jù)作為負(fù)值。寄存器343，在8-8DCT和2-4-8DCT兩者中，按順序，存儲(chǔ)從P1數(shù)乘法電路323按順序輸出輸出的四段段數(shù)據(jù)的每個(gè)，并且輸出將按照第一排序和第三排序輸出的數(shù)據(jù)作為正值，輸出將按照第二排序和第四排序輸出的數(shù)據(jù)作為負(fù)值。
寄存器343按順序存儲(chǔ)從P6/P3系數(shù)乘法電路324按順序輸出的四段數(shù)據(jù)的每個(gè)，以及在8-8DCT情況下，輸出將按照第一排序輸出的數(shù)據(jù)作為正值，輸出將按照第二排序到第四排序輸出的數(shù)據(jù)作為負(fù)值，而在2-4-8DCT情況下，將按照第一排序到第四排序順序輸出的每一四段數(shù)據(jù)作為正值。寄存器345按順序存儲(chǔ)從P4/P5系數(shù)乘法電路325按順序輸出的四段數(shù)據(jù)的每個(gè)，以及在8-8DCT情況下，輸出將按照第一到第四排序輸出的數(shù)據(jù)作為正值，而在2-4-8DCT情況下，將按照第一排序和第四排序輸出的每一四段數(shù)據(jù)作為正值，將按照第二排序和第三排序輸出的數(shù)據(jù)作為負(fù)值。寄存器346，按順序存儲(chǔ)從P2系數(shù)乘法電路326按順序輸出的四段數(shù)據(jù)的每個(gè)，輸出將按照第一排序和第三排序輸出的數(shù)據(jù)作為正值，輸出將按照第二排序和第四排序輸出的數(shù)據(jù)作為負(fù)值。寄存器347，按順序存儲(chǔ)從P0/P1乘法電路327按順序輸出的四段數(shù)據(jù)的每個(gè)，在8-8DCT情況下，輸出將按照第一排序和第四排序輸出的數(shù)據(jù)作為正值，輸出將按照第二排序和第三排序輸出的數(shù)據(jù)作為負(fù)值，在2-4-8DCT情況下，輸出將按照第一排序和第三排序輸出的數(shù)據(jù)作為正值，輸出將按照第二排序和第四排序輸出的數(shù)據(jù)作為負(fù)值。
在第二加法電路組37中包含的加法電路381與在第五寄存器組39中包含的寄存器401和與電路361一起構(gòu)成數(shù)據(jù)累積電路。在8-8DCT和2-4-8DCT兩者中，按照四運(yùn)算周期的第一運(yùn)算周期到第四運(yùn)算周期的順序，在每個(gè)運(yùn)算周期中，來自寄存器401的數(shù)據(jù)被饋送到與電路361的一個(gè)輸入端，信號(hào)“0”、“1”、“0”以及“1”按順序饋送到與電路361的另外一個(gè)輸入端，它們是從二進(jìn)制信號(hào)列產(chǎn)生電路(未示出)中輸出的。即，累積的值從寄存器寄存器401輸出，它是通過在加法電路381中，將從寄存器341輸出并且饋送到加法電路381的一個(gè)輸入端的數(shù)據(jù)與在前面一個(gè)時(shí)鐘在寄存器401中存儲(chǔ)的而且在下一個(gè)時(shí)鐘通過與電路361饋送到加法電路381的另外一個(gè)輸入端的數(shù)據(jù)相加獲得的。
加法電路382與寄存器402和與電路362一起構(gòu)成數(shù)據(jù)累積電路。同樣，在8-8DCT和2-4-8DCT兩者中，按照四運(yùn)算周期的第一運(yùn)算周期到第四運(yùn)算周期的順序，在每個(gè)運(yùn)算周期中，來自寄存器403的數(shù)據(jù)被饋送到與電路362的一個(gè)輸入端，信號(hào)“0”、“1”、“0”以及“1”按順序饋送到與電路362的另外一個(gè)輸入端，它們是從二進(jìn)制信號(hào)列產(chǎn)生電路(未示出)中輸出的。即，累積的值從寄存器寄存器402輸出，它是通過在加法電路382中，將從寄存器344和寄存器343輸出并且饋送到加法電路382的第一第一輸入端和第二輸入端的數(shù)據(jù)與在前面一個(gè)時(shí)鐘在寄存器402中存儲(chǔ)的而且在下一個(gè)時(shí)鐘通過與電路362饋送到加法電路382的第三輸入端的數(shù)據(jù)相加獲得的。
加法電路383與寄存器403和與電路363一起構(gòu)成數(shù)據(jù)累積電路。在8-8DCT情況下，按照在四運(yùn)算周期的的第一運(yùn)算周期到第四運(yùn)算周期順序，在每個(gè)運(yùn)算周期中，來自寄存器343的數(shù)據(jù)饋送到與電路363的一個(gè)輸入，“0”信號(hào)饋送到與電路363的另外一個(gè)輸入。在2-4-8DCT情況下，按照四秒運(yùn)算周期的第一運(yùn)算周期到第四運(yùn)算周期的順序，在每個(gè)運(yùn)算周期中，來自寄存器343的數(shù)據(jù)被饋送到與電路363的一個(gè)輸入端，信號(hào)“0”、“1”、“0”以及“1”按順序饋送到與電路363的另外一個(gè)輸入端，它們是從二進(jìn)制信號(hào)列產(chǎn)生電路(未示出)中輸出的。即，在8-8DCT情況下，來自寄存器342的數(shù)據(jù)經(jīng)過加法電路383并且被存儲(chǔ)在寄存器403中。在2-4-8DCT情況下，累積的值從寄存器403輸出，它是通過在加法電路383中，將從寄存器342輸出并且饋送到加法電路383的一個(gè)輸入端的數(shù)據(jù)與在前面一個(gè)時(shí)鐘在寄存器403中存儲(chǔ)的而且在下一個(gè)時(shí)鐘通過與電路363饋送到加法電路383的另外一個(gè)輸入端的數(shù)據(jù)相加獲得的。
加法電路384與寄存器404和與電路364和與電路365一起構(gòu)成數(shù)據(jù)累積電路。在8-8DCT情況下，在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中，來自寄存器344的數(shù)據(jù)饋送到與電路364的一個(gè)輸入端，“1”信號(hào)饋送到與電路364的另外一個(gè)輸入端，并且在2-4-8DCT情況下，在四秒運(yùn)算周期按第一運(yùn)算周期到第四運(yùn)算周期順序，在每一運(yùn)算周期中信號(hào)“0”被饋送，它是從二進(jìn)制信號(hào)列產(chǎn)生電路(未示出)輸出的。在8-8DCT情況下，在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中，來自寄存器404的數(shù)據(jù)饋送到與電路365的一個(gè)輸入端，“0”信號(hào)饋送到與電路365的另外一個(gè)輸入端，而在2-4-8DCT情況下，在四秒運(yùn)算周期按第一運(yùn)算周期到第四運(yùn)算周期順序，在每一運(yùn)算周期中饋送信號(hào)“0”、“1”、“0”和“1”，它是從二進(jìn)制信號(hào)列產(chǎn)生電路(未示出)輸出的。
在8-8DCT情況下，在每個(gè)運(yùn)算周期從寄存器344、345、346和347按順序輸出的每個(gè)數(shù)據(jù)按順序在每個(gè)運(yùn)算周期被輸入到加法電路384的第一輸入、第二輸入、第三輸入和第四輸入，而在2-4-8DCT情況下，累積的值從寄存器寄存器404輸出，它是通過在加法電路384中，將從寄存器345、346和347在每個(gè)運(yùn)算周期輸出的并且饋送到加法電路384的第二輸入端、第三輸入和第四輸入的數(shù)據(jù)與在前面一個(gè)時(shí)鐘在寄存器405中存儲(chǔ)的而且在下一個(gè)時(shí)鐘通過與電路364饋送到加法電路384的第五輸入端的數(shù)據(jù)相加獲得的。
雖然MUX12到寄存器401到寄存器404的每一電路中的延遲和在它們的運(yùn)算周期中出現(xiàn)偏離，但是在下面的操作描述中將不詳細(xì)地陳述這樣的延遲和偏離。
接下來將參照?qǐng)D1到4描述第一實(shí)施例中的操作。首先將說明8-8DCT的運(yùn)算。在按順序從MUX12輸出的構(gòu)成8×8象素?cái)?shù)據(jù)方塊的每一行中包含的八段象素?cái)?shù)據(jù)f0到f7中的每一個(gè)被存入構(gòu)成第一寄存器組13的寄存器141到148的每一個(gè)中。即，數(shù)據(jù)f0被存儲(chǔ)在寄存器141中，數(shù)據(jù)f7在寄存器142中，數(shù)據(jù)f1存在寄存器143中，數(shù)據(jù)f6存在寄存器144中，數(shù)據(jù)f2存在寄存器145中，數(shù)據(jù)f5存在寄存器146中，數(shù)據(jù)f3存在寄存器147中以及數(shù)據(jù)f4存在寄存器148中。在寄存器141中存儲(chǔ)的數(shù)據(jù)f0被饋送到加法電路181的一被加數(shù)輸入而在寄存器142中存儲(chǔ)的數(shù)據(jù)f7被供應(yīng)給加法電路181的一加數(shù)輸入，然后從加法電路181輸出數(shù)據(jù)f0+f7=a0。在寄存器143中存儲(chǔ)的數(shù)據(jù)f1被饋送到加法電路182的一被加數(shù)輸入而在寄存器144中存儲(chǔ)的數(shù)據(jù)f6被供應(yīng)給加法電路182的一加數(shù)輸入，然后從加法電路182輸出一加過的數(shù)值f1+f6=a1。在寄存器145中存儲(chǔ)的數(shù)據(jù)f2被饋送到加法電路183的一被加數(shù)輸入而在寄存器146中存儲(chǔ)的數(shù)據(jù)f5被供應(yīng)給加法電路183的一加數(shù)輸入，然后從加法電路183輸出數(shù)據(jù)f2+f5=a2。在寄存器147中儲(chǔ)存的數(shù)據(jù)f3被供應(yīng)給加法電路184的一被加數(shù)輸入而在寄存器147中儲(chǔ)存的數(shù)據(jù)f1饋送到加法電路184的加數(shù)輸入，然后從加法電路184輸出數(shù)據(jù)f3+f4=a3。在寄存器141中存儲(chǔ)的數(shù)據(jù)f0被饋送到減法電路201的一被減法數(shù)輸入而在寄存器142中存儲(chǔ)的數(shù)據(jù)f7被供應(yīng)給減法電路201的一減數(shù)輸入，然后從減法電路201輸出數(shù)據(jù)f0-f7=a4。在寄存器143中存儲(chǔ)的數(shù)據(jù)f1被饋送到減法電路202的一被減法數(shù)輸入而在寄存器144中存儲(chǔ)的數(shù)據(jù)f6被供應(yīng)給減法電路202的一減數(shù)輸入，然后從減法電路202輸出數(shù)據(jù)f1-f6=a5。在寄存器145中存儲(chǔ)的數(shù)據(jù)f2被饋送到減法電路203的一被減法數(shù)輸入而在寄存器146中存儲(chǔ)的數(shù)據(jù)f5被供應(yīng)給減法電路203的一減數(shù)輸入，然后從減法電路203輸出數(shù)據(jù)f2-f5=a6。在寄存器147中存儲(chǔ)的數(shù)據(jù)f3被饋送到減法電路204的一被減法數(shù)輸入而在寄存器147中存儲(chǔ)的數(shù)據(jù)f4被供應(yīng)給減法電路204的一減數(shù)輸入，然后從減法電路204輸出數(shù)據(jù)f3-f4=a4。
從加法電路181到加法電路184輸出的數(shù)據(jù)a0到a3通過寄存器221到寄存器224被輸入到MUX241到MUX244。MUX241按照寄存器221、224、221和224的順序選擇寄存器，并且按順序輸出四段相應(yīng)的數(shù)據(jù)a0、a3、a0和a3。MUX242按照寄存器222、223、223和223的順序選擇寄存器，并且按順序輸出四段相應(yīng)的數(shù)據(jù)a1、a2、a1和a2。MUX243按照寄存器寄存器221、224、222和223的順序選擇寄存器，并且按順序輸出四段相應(yīng)的數(shù)據(jù)a0、a3、a1和a2。MUX244按照寄存器222、223、221和224的順序選擇寄存器，并且按順序輸出四段相應(yīng)的數(shù)據(jù)a1、a2、a0和a3。
MUX245按照寄存器225、227、226和228的順序選擇寄存器，并且按順序輸出四段相應(yīng)的數(shù)據(jù)a4、a6、a5和a7。MUX246按照寄存器226、225、228和227的順序選擇寄存器，并且按順序輸出四段相應(yīng)的數(shù)據(jù)a5、a4、a7和a6。MUX247按照寄存器227、228、225和226的順序選擇寄存器，并且按順序輸出四段相應(yīng)的數(shù)據(jù)a6、a7、a4和a5。MUX248按照寄存器228、226、227和225的順序選擇寄存器，并且按順序輸出四段相應(yīng)的數(shù)據(jù)a7、a5、a6和a4。
加/減法電路261對(duì)從MUX241順序輸出的四段數(shù)據(jù)a0、a2、a0和a3的按照第一排序和第二排序輸出的數(shù)據(jù)和從MUX242輸出的四段數(shù)據(jù)a1、a2、a1和a2的按照第一排序和第二排序輸出的數(shù)據(jù)執(zhí)行加法運(yùn)算，并且對(duì)從MUX241順序輸出的四段數(shù)據(jù)a0、a2、a0和a3的按照第三排序和第四排序輸出的數(shù)據(jù)和從MUX242輸出的四段數(shù)據(jù)a1、a2、a1和a2的按照第三排序和第四排序輸出的數(shù)據(jù)執(zhí)行減法運(yùn)算，結(jié)果，順序地輸出數(shù)據(jù)a0+a1、數(shù)據(jù)a3+a2數(shù)據(jù)a0-a1和數(shù)據(jù)a3-a2。即，按照第一排序從MUX241輸出的數(shù)據(jù)被加到按照第一排序從MUX242輸出的數(shù)據(jù)上，對(duì)按照第二排序輸出的數(shù)據(jù)執(zhí)行相同的加法運(yùn)算，以及更進(jìn)一步對(duì)按照第三和第四排序輸出的數(shù)據(jù)完成類似的減法運(yùn)算。在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中每個(gè)運(yùn)算周期輸出的每一個(gè)數(shù)據(jù)a0-a1、a3+a2、a0-a1和a3-a2，在按順序存入寄存器301(參見圖3所示寄存器301)之后，被在P3系數(shù)乘法電路321中的固定系數(shù)P3相乘，并且按順序存入寄存器341(參見圖3中的寄存器341)。從MUX243按順序輸出的每一數(shù)據(jù)a0、a3、a1和a2，在按順序存入寄存器302(參見圖3所示寄存器302)之后，被在P5系數(shù)乘法電路322中的固定系數(shù)P5相乘，并且按順序存入寄存器342(參見圖3中的寄存器342)。從MUX244順序輸出的每一數(shù)據(jù)a1、a2、a0和a3，在按順序存入寄存器303(參見圖3所示寄存器303)之后，被在P1系數(shù)乘法電路323中的固定系數(shù)P1相乘，并且按順序存入寄存器343(參見圖3中的寄存器343)。
從MUX245順序輸出的每一數(shù)據(jù)a4、a6、a5和a7，在按順序存入寄存器304(參見圖4所示寄存器304)之后，被在P6/P6系數(shù)乘法電路324中的固定系數(shù)P6相乘，并且按順序存入寄存器344(參見圖4中的寄存器344)。從MUX246順序輸出的每一數(shù)據(jù)a5、a4、a7和a6，在按順序存入寄存器305(參見圖3所示寄存器305)之后，被在P4/P5系數(shù)乘法電路325中的固定系數(shù)P4相乘，并且按順序存入寄存器345(參見圖3中的寄存器345)。從MUX247順序輸出的每一數(shù)據(jù)a6、a7、a4和a5，按順序存入寄存器306(參見圖4所示寄存器306)之后，被P2系數(shù)乘法電路326中的固定系數(shù)P2相乘，并且按順序存入寄存器346(參見圖4中的寄存器346)。從MUX248順序輸出的每一數(shù)據(jù)a7、a5、a6和a4，按順序存入寄存器307(參見圖4所示寄存器307)之后，被P0/P1系數(shù)乘法電路327中的固定系數(shù)P0相乘，并且按順序存入寄存器347(參見圖4中的寄存器347)。
在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每一運(yùn)算周期中，從寄存器341輸出的數(shù)據(jù)(a0+a1)P3P3、數(shù)據(jù)(a3+a2)P3、數(shù)據(jù)(a0-a1)P3、數(shù)據(jù)(a3-a2)P3，數(shù)據(jù)(a0+a1)P3在加法電路381、寄存器401和與電路361執(zhí)行的四運(yùn)算周期的第一運(yùn)算周期中被存入寄存器401，數(shù)據(jù)(a0+a1)P3+(a3+a2)P3在第二運(yùn)算周期被存入寄存器401，數(shù)據(jù)(a0-a1)P3在第三運(yùn)算周期被存入寄存器401以及數(shù)據(jù)(a0-a1)P3+(a3-a2)P3在第四運(yùn)算周期被存入寄存器401(參見圖3中的寄存器401)。在離散余弦變換中，對(duì)于順序存入寄存器401中并且從那里輸出的數(shù)據(jù)，在第一運(yùn)算周期存儲(chǔ)的數(shù)據(jù)(a0+a1)P3和在第三運(yùn)算周期存入寄存器401的數(shù)據(jù)(a0-a1)P3未被定義值并且不被使用作為變換系數(shù)數(shù)據(jù)。上面的數(shù)據(jù)是利用在寄存器401的輸出線路的正下方的星號(hào)(*)表示。
在第二運(yùn)算周期存儲(chǔ)的數(shù)據(jù)(a0+a1)P3+(a3-a2)P3和在第四運(yùn)算周期存儲(chǔ)的數(shù)據(jù)(a0-a1)P3-(a3-a2)P3被使用作為在公式(45)中包含的運(yùn)算值的變換系數(shù)數(shù)據(jù)F0和F4。變換系數(shù)數(shù)據(jù)F0和F4被顯示在圖2中寄存器401的輸出線路的正下方。
對(duì)于在四運(yùn)算周期的第一運(yùn)算周期到第四運(yùn)算周期中每個(gè)運(yùn)算周期中從寄存器342輸出的數(shù)據(jù)a0P5、數(shù)據(jù)a3P5、數(shù)據(jù)a1P5、數(shù)據(jù)a2P5，以及在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中每個(gè)運(yùn)算周期中從寄存器343輸出的數(shù)據(jù)a1P1、數(shù)據(jù)a2P1、數(shù)據(jù)a0P1、數(shù)據(jù)a3P1，數(shù)據(jù)a0P5+a1P1在加法電路382、寄存器402和與電路362執(zhí)行的四秒運(yùn)算周期的第一運(yùn)算周期中被存入寄存器402，數(shù)據(jù)a0P5+a1P1-a3P5-a2P1在第二運(yùn)算周期被存入寄存器402，數(shù)據(jù)-a2P1+a0P1在第三運(yùn)算周期被存入寄存器402以及數(shù)據(jù)-a0P5+a0P1+a2P5-a3P1在第四運(yùn)算周期被存入寄存器402(參見圖3中的寄存器402)。
在離散余弦變換中，對(duì)于順序存入寄存器402中并且從那里輸出的數(shù)據(jù)，在第一運(yùn)算周期和在第三運(yùn)算周期存儲(chǔ)的數(shù)據(jù)a0P5+a1P1a0P1-a1P5未被定義值并且不被使用作為變換系數(shù)數(shù)據(jù)。上面的數(shù)據(jù)是利用在圖2中寄存器402的輸出線路的正下部的星號(hào)(*)表示。在第二運(yùn)算周期和第四運(yùn)算周期儲(chǔ)存的數(shù)據(jù)a0P5+a1P1-a3P5-a2P1和數(shù)據(jù)-a1P5+a0P1+a2P5-a3P1使用作為在公式(45)中包含的運(yùn)算值的變換系數(shù)數(shù)據(jù)F2和變換系數(shù)數(shù)據(jù)F6。變換系數(shù)數(shù)據(jù)F2和F6被顯示在寄存器402的輸出線路的正下方。
由于在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中信號(hào)“0”被饋送到與電路363的另外一個(gè)輸入，經(jīng)過加法電路383并且被存儲(chǔ)在寄存器403中，所以在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從寄存器344輸出的數(shù)據(jù)a4P6、數(shù)據(jù)-a6P6、數(shù)據(jù)-a5P6、數(shù)據(jù)-a7P6。在離散余弦變換中，在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中順序存入寄存器403的任何數(shù)據(jù)未被定義值并且不被使用作為變換系數(shù)數(shù)據(jù)。上面的數(shù)據(jù)是利用在圖2中寄存器403的輸出線路的正下部的星號(hào)(*)表示。
在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從寄存器344按順序輸出的并且通過與電路364饋送的數(shù)據(jù)a4P6、數(shù)據(jù)-a6P6、數(shù)據(jù)-a5P6以及數(shù)據(jù)-a7P6，在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從寄存器345輸出的數(shù)據(jù)a5P4、數(shù)據(jù)a4P4、數(shù)據(jù)a7P4、數(shù)據(jù)a6P4，在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從寄存器346按順序輸出的數(shù)據(jù)a6P2、數(shù)據(jù)-a7P2、數(shù)據(jù)a4P2以及數(shù)據(jù)-a5P2，在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從寄存器347輸出的數(shù)據(jù)a7P0、數(shù)據(jù)-a5P0、數(shù)據(jù)a6P0以及數(shù)據(jù)a4P0，在加法電路384中，按照四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期周期的每個(gè)運(yùn)算周期相加，加法運(yùn)算的結(jié)果被順序存入寄存器404(參見圖4中的寄存器404)。
在寄存器404中存儲(chǔ)的并且在四運(yùn)算周期的第一運(yùn)算周期輸出的數(shù)據(jù)a4P6+a5P4+a6P2+a7P0被使用作為在公式(45)中包含的運(yùn)算值的變換系數(shù)數(shù)據(jù)F1，在第二運(yùn)算周期從寄存器404輸出的數(shù)據(jù)-a6P6+a4P4-a7P2-a5P0被使用作為在公式(45)中包含的運(yùn)算值的變換系數(shù)數(shù)據(jù)F3，在第三運(yùn)算周期從寄存器404輸出的數(shù)據(jù)-a5P6+a7P4+a4P2+a6P0被使用作為在公式(45)中包含的運(yùn)算值的變換系數(shù)數(shù)據(jù)F5，在第四運(yùn)算周期從寄存器404輸出的數(shù)據(jù)-a7P6+a6P4-a5P2+a4P0被使用作為在公式(45)中包含的運(yùn)算值的變換系數(shù)數(shù)據(jù)F7。變換系數(shù)數(shù)據(jù)F1、F3、F5和F7被顯示在寄存器404的輸出線路的右下方。
通過完成上面的算術(shù)運(yùn)算，在構(gòu)成8×8數(shù)據(jù)塊的一個(gè)行中包含的八段數(shù)據(jù)上的初次8-8DCT結(jié)束。在構(gòu)成8×8數(shù)據(jù)塊的下一個(gè)行后續(xù)的每一行執(zhí)行如在上面所描述的相同的初次8-8DCT，其后對(duì)構(gòu)成8×8數(shù)據(jù)塊的所有的八行上的8-8DCT以類似的方式結(jié)束。在對(duì)所有的八行完成初次8-8DCT之后，在構(gòu)成8×8數(shù)據(jù)塊的八數(shù)據(jù)列的每個(gè)列上執(zhí)行二次的8-8DCT。通過完成初次8-8DCT和二次的8-8DCT獲得的變換系數(shù)數(shù)據(jù)被用于輸入8×8圖片數(shù)據(jù)的壓縮。因此，通過使用變換系數(shù)數(shù)據(jù)能夠進(jìn)行被壓縮的象素?cái)?shù)據(jù)的傳送，該變換系數(shù)數(shù)據(jù)是通過在一圖像內(nèi)的8×8象素?cái)?shù)據(jù)執(zhí)行初次8-8DCT和二次8-8DCT獲得的，該圖像是將用于8×8象素?cái)?shù)據(jù)塊壓縮傳送的。
接下來，將描述2-4-8DCT的運(yùn)算。在構(gòu)成8×8象素?cái)?shù)據(jù)塊的每一行象素中包含的從MUX12順序輸出的八段象素?cái)?shù)據(jù)f0到f7的每一個(gè)，以每一象素?cái)?shù)據(jù)f0到f7對(duì)應(yīng)于每一寄存器141到148的方式，存入每一寄存器141到148中。
在寄存器141中存儲(chǔ)的數(shù)據(jù)f0被饋送到加法電路181的一被加數(shù)輸入而提供到寄存器142的數(shù)據(jù)f1被供應(yīng)給加法電路181的加數(shù)輸入端，然后從加法電路181輸出數(shù)據(jù)f0+f1=b0。在寄存器143中存儲(chǔ)的數(shù)據(jù)f2被饋送到加法電路182的一被加數(shù)輸入而提供到寄存器144的數(shù)據(jù)f0被供應(yīng)給加法電路182的加數(shù)輸入端，然后從加法電路182輸出數(shù)據(jù)f2+f3=b1。在寄存器145中存儲(chǔ)的數(shù)據(jù)f4被饋送到加法電路183的一被加數(shù)輸入而在寄存器146中存儲(chǔ)的數(shù)據(jù)f5被供應(yīng)給加法電路183的一加數(shù)輸入，然后從加法電路183輸出數(shù)據(jù)f4+f5=b2。在寄存器147中儲(chǔ)存的數(shù)據(jù)f6被供應(yīng)給加法電路184的一被加數(shù)輸入而在寄存器148中儲(chǔ)存的數(shù)據(jù)f7饋送到加法電路184的加數(shù)輸入，然后從加法電路184輸出數(shù)據(jù)f6+f7=b3。在寄存器141中存儲(chǔ)的數(shù)據(jù)f0被饋送到減法電路201的一被減法數(shù)輸入端而在寄存器142中存儲(chǔ)的數(shù)據(jù)f1被供應(yīng)給減法電路201的一減數(shù)輸入端，然后從減法電路201輸出數(shù)據(jù)f0-f1=b4。在寄存器143中存儲(chǔ)的數(shù)據(jù)f2被饋送到減法電路202的一被減法數(shù)輸入端而在寄存器144中存儲(chǔ)的數(shù)據(jù)f3被供應(yīng)給減法電路202的一減數(shù)輸入，然后從減法電路202輸出數(shù)據(jù)f2-f2=b5。在寄存器145中存儲(chǔ)的數(shù)據(jù)f4被饋送到減法電路203的一被減法數(shù)輸入端而在寄存器146中存儲(chǔ)的數(shù)據(jù)f5被供應(yīng)給減法電路203的一減數(shù)輸入端，然后從減法電路203輸出數(shù)據(jù)f4-f4=b6。在寄存器147中存儲(chǔ)的數(shù)據(jù)f6被饋送到減法電路204的一被減法數(shù)輸入端而在寄存器148中存儲(chǔ)的數(shù)據(jù)f6被供應(yīng)給減法電路204的一減數(shù)輸入端，然后從減法電路204輸出數(shù)據(jù)f6-f7=b7。
從加法電路181到加法電路184輸出的數(shù)據(jù)b0到數(shù)據(jù)b3通過寄存器221到寄存器224輸入到MUX241到MUX244。MUX241按照寄存器221、224、221和224的順序選擇寄存器，并且按順序輸出四段數(shù)據(jù)b0、b3、b0和b3。MUX242按照寄存器222、223、223和223的順序選擇寄存器，并且按順序輸出四段相應(yīng)的數(shù)據(jù)b1、b2、b1和b2。MUX243按照寄存器221、224、222和223的順序選擇寄存器，并且按順序輸出四段數(shù)據(jù)b0、b3、b1和b2。MUX244按照寄存器222、223、221和224的順序選擇寄存器，并且按順序輸出四段數(shù)據(jù)b1、b2、b0和b3。
加/減法電路261在按照四運(yùn)算周期的第一運(yùn)算周期到第二運(yùn)算周期中每個(gè)運(yùn)算周期給出的四段數(shù)據(jù)b0、b3、b0和b3的第一排序和第二排序從MUX241輸出的數(shù)據(jù)上，以及在按照四運(yùn)算周期的第一運(yùn)算周期到第二運(yùn)算周期中每個(gè)運(yùn)算周期給出的四段數(shù)據(jù)b1、b2、b1和b2的第一排序和第二排序從MUX242輸出的數(shù)據(jù)上執(zhí)行加法運(yùn)算，并且在按照四運(yùn)算周期的第一運(yùn)算周期到第二周期中每個(gè)運(yùn)算周期給出的四段數(shù)據(jù)b0、b3、b0和b3的第三排序和第四排序從MUX241輸出的數(shù)據(jù)上，以及在按照四運(yùn)算周期的第一運(yùn)算周期到第二運(yùn)算周期中每個(gè)運(yùn)算周期給出的四段數(shù)據(jù)b1、b2、b1和b2的第三排序和第四排序從MUX242輸出的數(shù)據(jù)上執(zhí)行減法運(yùn)算，作為結(jié)果，輸出數(shù)據(jù)b0+b1、數(shù)據(jù)b3+b2、數(shù)據(jù)b0-b1和數(shù)據(jù)b3-b2。即，按照第一排序從MUX241輸出的數(shù)據(jù)被加到按照第二排序從MUX242輸出的數(shù)據(jù)上，在另外一個(gè)數(shù)據(jù)上執(zhí)行相同的加法和減法運(yùn)算。
每一數(shù)據(jù)b0+b1、數(shù)據(jù)b3+b2、數(shù)據(jù)b0-b1和數(shù)據(jù)b3-b2順序從加/減法電路261輸出，在被存在寄存器301(參見寄存器301)之后，由在P3系數(shù)乘法電路321中的固定系數(shù)P3相乘，并且按順序存入寄存器341(參見圖5中寄存器341)。
從MUX243按順序輸出的每一數(shù)據(jù)b0、b3、b1和b2，在按順序存入寄存器302(參見示寄存器302)之后，被在P5系數(shù)乘法電路322中的固定系數(shù)P5相乘，并且按順序存入寄存器342(參見寄存器342)。從MUX244按順序輸出的每一數(shù)據(jù)b1、b2、b0和b3，在按順序存入寄存器303(參見示寄存器303)之后，被在P1系數(shù)乘法電路323中的固定系數(shù)P1相乘，并且按順序存入寄存器343(參見寄存器343)。
MUX245按照寄存器225、228、225和228的順序選擇寄存器，并且按順序輸出四段相應(yīng)的數(shù)據(jù)b4、b7、b4和b7。MUX247按照寄存器226、寄存器227、寄存器226、寄存器227的順序選擇寄存器，并且按順序輸出四段相應(yīng)的數(shù)據(jù)b5、b6、b5和b6。
加/減法電路262對(duì)從MUX245給出的四段數(shù)據(jù)b4、b7、b4和b7的按照第一排序和第二排序輸出的數(shù)據(jù)和從MUX247給出的四段數(shù)據(jù)b5、b6、b5和b6的按照第一排序和第二排序輸出的數(shù)據(jù)執(zhí)行加法運(yùn)算，并且對(duì)從MUX245給出的四段數(shù)據(jù)b4、b7、b4，數(shù)據(jù)b7的按照第一排序和第二排序輸出的數(shù)據(jù)，以及從MUX247給出的四段數(shù)據(jù)b5、b6、b5，b6的按照第一排序和第二排序輸出的數(shù)據(jù)執(zhí)行減法運(yùn)算，作為結(jié)果，輸出數(shù)據(jù)b4+b5、數(shù)據(jù)b7+b6、數(shù)據(jù)b4-b5和數(shù)據(jù)b7-b6。按順序輸出的數(shù)據(jù)b4+b5、數(shù)據(jù)b7+b6、數(shù)據(jù)b4-b5和數(shù)據(jù)b7-b6通過MUX281順序地存入寄存器304(參見寄存器304)。
MUX246按照寄存器225、228、226和227的順序選擇寄存器，并且按順序輸出四段相應(yīng)的數(shù)據(jù)b4、b7、b5和b6。按順序輸出的四段數(shù)據(jù)b4、b7、b5和b6被存入寄存器305(參見寄存器305)。MUX282選擇四次“0”并且順序輸出“0”數(shù)據(jù)。順序輸出的四段“0”數(shù)據(jù)被按順序存在寄存器306中(參見圖6中寄存器306)。MUX248按照寄存器226、227、225和228的順序選擇寄存器，并且按順序輸出四段相應(yīng)的數(shù)據(jù)b5、b6、b4和b7。按順序輸出的四段數(shù)據(jù)b5、b6、b4和b7被存入寄存器307(參見寄存器307)。
從寄存器341按順序輸出的數(shù)據(jù)(b0+b1)P3、數(shù)據(jù)(b3+b2)P3、數(shù)據(jù)(b0-b1)P3和數(shù)據(jù)(b3-b2)P3中，在由寄存器401和與電路361執(zhí)行的四運(yùn)算周期的第一運(yùn)算周期，數(shù)據(jù)(b0+b1)P3被存入寄存器401，數(shù)據(jù)(b0+b1)P3+(b3+b2)P3在第二運(yùn)算周期被存入寄存器401，數(shù)據(jù)(b0+b1)P3在第三運(yùn)算周期被存入寄存器401，以及數(shù)據(jù)(b0-b1)P3+(b3-b2)P3在第四運(yùn)算周期被存入寄存器401(參見圖5寄存器401)。
在離散余弦變換方法中，對(duì)于順序存入寄存器401中并且從那里輸出的數(shù)據(jù)，在第一運(yùn)算周期在寄存器401中存儲(chǔ)的數(shù)據(jù)(b0+b1)P3和在第三運(yùn)算周期存入寄存器401的數(shù)據(jù)(b0-b1)P3未被定義值并且不被使用作為變換系數(shù)數(shù)據(jù)。上面的數(shù)據(jù)是利用在圖2中寄存器401的輸出線路的左下部的星號(hào)(*)表示。
在第二運(yùn)算周期存儲(chǔ)的數(shù)據(jù)(b0+b1)P3+(b3+b2)P3和在第四運(yùn)算周期存儲(chǔ)的數(shù)據(jù)(b0-b1)P3+(b3-b2)P3被使用作為在公式(51)中包含的運(yùn)算值的變換系數(shù)數(shù)據(jù)F0和F2。變換系數(shù)數(shù)據(jù)F0和F2被顯示在寄存器401的輸出線路的左下方。
對(duì)于從寄存器342按順序輸出的數(shù)據(jù)b0P5、數(shù)據(jù)b3P5、數(shù)據(jù)b1P5、數(shù)據(jù)b2P5，從寄存器343按順序輸出的數(shù)據(jù)b1P1、數(shù)據(jù)b0P1、數(shù)據(jù)b0P1和b3P1，數(shù)據(jù)b0P5+b1P1在由加法電路382、寄存器402和與電路362執(zhí)行的四運(yùn)算周期的第一運(yùn)算周期中被存入寄存器402，數(shù)據(jù)b0P5+b1P1-b3P5-b2P1在第二運(yùn)算周期被存入寄存器402，數(shù)據(jù)-b1P5+b0P1在第三運(yùn)算周期被存入寄存器402，數(shù)據(jù)-b1P5+b0P1+b2P5-b3P1在第四運(yùn)算周期被存入寄存器402(參見寄存器402)。
在離散余弦變換方法中，對(duì)于存入寄存器402中并且從那里輸出的數(shù)據(jù)，在第一運(yùn)算周期和在第三運(yùn)算周期存儲(chǔ)的數(shù)據(jù)b0P5+b1P1和數(shù)據(jù)-b1P5+b0P1未被定義值并且不被使用作為變換系數(shù)數(shù)據(jù)。上面的數(shù)據(jù)是利用在圖2中寄存器402的輸出線路的左下部的星號(hào)(*)表示。
在第二運(yùn)算周期存儲(chǔ)的數(shù)據(jù)b0P5+b1P1-b3P5-b2P1和第四運(yùn)算周期儲(chǔ)存的數(shù)據(jù)-b1P5+b0P1+b2P5-b3P1被使用作為在公式(45)中包含的運(yùn)算值的變換系數(shù)數(shù)據(jù)F1和F3。變換系數(shù)數(shù)據(jù)F1和F3被顯示在圖2中寄存器401的輸出線路的右下方。
按順序存入寄存器304并且從那里按順序輸出的每一數(shù)據(jù)b4+b5、數(shù)據(jù)b7+b6、數(shù)據(jù)b4-b5和數(shù)據(jù)b7-b6被P6/P3系數(shù)乘法電路324中的固定系數(shù)P3相乘。在四運(yùn)算周期的第一運(yùn)算周期，從P6/P3系數(shù)乘法電路324輸出并且存在寄存器344(參見圖6中的寄存器344)中的數(shù)據(jù)(b4+b5)被加到從與電路363輸出并且存入寄存器403的“0”數(shù)據(jù)中(參見圖6中的寄存器403)。在2-4-8DCT中，在第一運(yùn)算周期饋送到寄存器403的數(shù)據(jù)不被使用作為轉(zhuǎn)變系數(shù)數(shù)據(jù)。上面的數(shù)據(jù)是利用在圖2中寄存器403的輸出線路的下部的星號(hào)(*)表示。
在四運(yùn)算周期的第二運(yùn)算周期通過與電路363輸入的數(shù)據(jù)(b4+b5)P3和在在四運(yùn)算周期的第二運(yùn)算周期從寄存器344輸出的數(shù)據(jù)(b7+b6)被饋送到加法電路383，數(shù)據(jù)(b4+b5)P3+(b7+b6)P3從加法電路383輸出并且存入寄存器403(參見寄存器403)。在2-4-8DCT中，在第二運(yùn)算周期饋送到寄存器403的數(shù)據(jù)被使用作為轉(zhuǎn)變系數(shù)數(shù)據(jù)F4。變換系數(shù)數(shù)據(jù)F4被顯示在圖2中寄存器403的輸出線路的下方。
數(shù)據(jù)(b4-b5)P3和“0”數(shù)據(jù)在四運(yùn)算周期的第三運(yùn)算周期被饋送給加法電路383，數(shù)據(jù)(b4-b5)P3被從加法電路383輸出并且存入寄存器403(參見圖6中的寄存器403)。在2-4-8DCT中，在第三運(yùn)算周期饋送到寄存器403的數(shù)據(jù)不被使用作為轉(zhuǎn)變系數(shù)數(shù)據(jù)。上面的數(shù)據(jù)是利用在圖2中寄存器403的輸出線路的下部的星號(hào)(*)表示。在四運(yùn)算周期的第四運(yùn)算周期通過與電路363輸入的數(shù)據(jù)(b4-b5)P3和在第四運(yùn)算周期從寄存器344輸出的數(shù)據(jù)(b7-b6)被饋送到加法電路383，然后數(shù)據(jù)(b4-b5)P3+(b7-b6)P3從加法電路383輸出并且存入寄存器403(參見寄存器403)。在第四運(yùn)算周期饋送到寄存器403的數(shù)據(jù)被使用作為在2-4-8DCT中的變換系數(shù)數(shù)據(jù)F6。變換系數(shù)數(shù)據(jù)F6被顯示在圖2中寄存器403的輸出線路的下方。
在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期的每一周期中存入寄存器305并且按順序輸出的每個(gè)數(shù)據(jù)b4、b7、b5和b6，被P4/P5系數(shù)乘法電路325中的固定系數(shù)P5相乘。在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期的每一周期中存入并且按順序輸出的四段“0”數(shù)據(jù)的每個(gè)(參見寄存器306)，被P4/P5系數(shù)乘法電路325中的固定系數(shù)P5相乘。在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期的每一周期中存入寄存器307并且按順序輸出的每個(gè)數(shù)據(jù)b5、b6、b4和b7，被P0/P1系數(shù)乘法電路327中的固定系數(shù)P1相乘。
在2-4-8DCT情況下，由于在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算中，信號(hào)“0”被饋送到與電路364的另外一個(gè)輸入端，因此從P6/P3系數(shù)乘法電路324輸出的數(shù)據(jù)被饋送到加法電路384，從P4/P5系數(shù)乘法電路325按順序輸出并且按順序存入寄存器345的數(shù)據(jù)b4P5、b7P5、b5P5和b6P5(參見圖6中寄存器345)，以及從P0/P1系數(shù)乘法電路327輸出并且按順序存入寄存器347的數(shù)據(jù)b5P1、b6P1、b4P1和b7P1(參見圖6中的寄存器347)，在每個(gè)運(yùn)算周期中被饋送到加法電路。
在四運(yùn)算周期的第一運(yùn)算周期，數(shù)據(jù)b4P5+b5P1從加法電路384輸出并且存入寄存器404(參見圖6中的寄存器404)。
在第一運(yùn)算周期供應(yīng)給寄存器404的數(shù)據(jù)不被使用作為2-4-8DCT中的變換系數(shù)數(shù)據(jù)。變換系數(shù)數(shù)據(jù)被顯示在圖2中寄存器404的輸出線路的左下方。
在四運(yùn)算周期的第二運(yùn)算周期通過與電路365輸入的數(shù)據(jù)b4P5+b5P1和在第二運(yùn)算周期從寄存器345輸出的數(shù)據(jù)-b7P5和在第二運(yùn)算周期從寄存器347輸出的數(shù)據(jù)-b6P1被供應(yīng)給加法電路384，從加法電路384輸出數(shù)據(jù)b4P5+b5P1-b7P5-b6P1并且存入寄存器404(參見寄存器404)。在第二運(yùn)算周期供應(yīng)給寄存器404的數(shù)據(jù)不被使用作為2-4-8DCT中的變換系數(shù)數(shù)據(jù)F5。變換系數(shù)數(shù)據(jù)被顯示在圖2中寄存器404的輸出線路的左下方。
在四運(yùn)算周期的第三運(yùn)算周期中，從加法電路384輸出數(shù)據(jù)-b5P5+b4P1并且存入寄存器404(參見寄存器404)。在第三運(yùn)算周期供應(yīng)給寄存器404的數(shù)據(jù)被使用作為2-4-8DCT中的變換系數(shù)數(shù)據(jù)。上面的數(shù)據(jù)是利用在圖2中寄存器403的輸出線路的左下部的星號(hào)(*)表示。
在四運(yùn)算周期的第四運(yùn)算周期通過與電路365輸入的數(shù)據(jù)-b5P5+b4P1和在第四運(yùn)算周期從寄存器345輸出的數(shù)據(jù)b6P5和在第四運(yùn)算周期從寄存器347輸出的數(shù)據(jù)-b7P1被供應(yīng)給加法電路384，然后從加法電路384輸出數(shù)據(jù)-b5P5+b4P1+b6P5-b7P1并且存入寄存器404(參見圖6中的寄存器404)。在第四運(yùn)算周期供應(yīng)給寄存器404的數(shù)據(jù)被使用作為2-4-8DCT中的變換系數(shù)數(shù)據(jù)F7。DCT系數(shù)F7被顯示在圖2中寄存器404的輸出線路的左下方。
通過完成上面的算術(shù)運(yùn)算，在構(gòu)成8×8數(shù)據(jù)塊的一個(gè)行中包含的八段數(shù)據(jù)上的初次2-4-8DCT結(jié)束。在構(gòu)成8×8數(shù)據(jù)塊的下一個(gè)行后續(xù)的每一行執(zhí)行如在上面所描述的相同的初次2-4-8DCT，其后對(duì)構(gòu)成8×8數(shù)據(jù)塊的所有的八行上的2-4-8DCT以類似的方式結(jié)束。在對(duì)所有的八行完成初次2-4-8DCT之后，在構(gòu)成8×8數(shù)據(jù)塊的八數(shù)據(jù)列的每個(gè)列上執(zhí)行二次的2-4-8DCT，并且結(jié)束二次2-4-8DCT。通過完成二次2-4-8DCT獲得的變換系數(shù)數(shù)據(jù)被用于輸入的8×8象素?cái)?shù)據(jù)的壓縮。通過對(duì)在將傳送的一圖像數(shù)據(jù)中的每一8×8象素?cái)?shù)據(jù)執(zhí)行初次2-4-8DCT和二次2-4-8DCT，該圖像數(shù)據(jù)被壓縮并且可以被傳送。
因此，根據(jù)本發(fā)明，由于8-8DCT器件和2-4-8DCT器件被配置為通過切換，在8-8DCT電路中使用的部分固定系數(shù)乘法電路能被使用作為2-4-8DCT中所需的固定系數(shù)乘法電路，所以通過在8-8DCT中管道處理型算術(shù)運(yùn)算獲得的高速計(jì)算特性在2-4-8DCT中可以被保持，而且甚至在小型化的8-8DCT和2-4-8DCT器件中仍然可以保持高速計(jì)算特性。第二實(shí)施例圖7是局部地示出根據(jù)發(fā)明第二實(shí)施例的8-8/2-4-8IDCT器件的結(jié)構(gòu)的概要的方塊圖。圖8也是局部地示出根據(jù)發(fā)明第二實(shí)施例的8-8/2-4-8IDCT器件的結(jié)構(gòu)的概要的方塊圖。圖9是說明構(gòu)成根據(jù)本發(fā)明第二實(shí)施例的8-8/2-4-8IDCT器件的8-8IDCT運(yùn)算的部分時(shí)序流程圖。圖10是說明構(gòu)成根據(jù)本發(fā)明第二實(shí)施例的8-8/2-4-8IDCT器件的8-8IDCT運(yùn)算的其余部分時(shí)序流程圖。圖11是說明構(gòu)成根據(jù)本發(fā)明第二實(shí)施例的8-8/2-4-8IDCT器件的2-4-8IDCT運(yùn)算的一部分時(shí)序流程圖。圖12是說明構(gòu)成根據(jù)本發(fā)明第二實(shí)施例的8-8/2-4-8IDCT器件的2-4-8IDCT運(yùn)算的其余部分時(shí)序流程圖。通過在圖8中的線Ⅱ-Ⅱ上疊加圖7中的線Ⅱ-Ⅱ，可以示出8-8IDCT/2-4-8IDCT器件的整個(gè)結(jié)構(gòu)。
因此，根據(jù)本實(shí)施例，由于8-8IDCT/2-4-8IDCT器件被配置為通過切換，在8-8IDCT電路中使用的部分固定系數(shù)乘法電路能被使用作為2-4-8IDCT中所需的固定系數(shù)乘法電路，所以通過在8-8IDCT中管道處理型算術(shù)運(yùn)算獲得的高速計(jì)算特性在2-4-8IDCT中可以被保持，而且甚至在小型化的8-8IDCT和2-4-8IDCT器件中仍然可以保持高速計(jì)算特性。
在描述8-8IDCT/2-4-8IDCT器件結(jié)構(gòu)之前，在下面將首先描述用于在的8×8象素?cái)?shù)據(jù)的每一條行或一個(gè)列上執(zhí)行8-8IDCT的運(yùn)算公式。
當(dāng)通過以一維公式(52)的形式表示在上面的“相關(guān)技術(shù)描述”中描述的二維公式(18)，以及通過相對(duì)于h和x解公式(52)，如在公式(40)的情況下，獲得的f(0)、f(1)、f(2)、f(3)、f(4)、f(5)、f(6)、f(7)以及F(0,v)、F(1,v)、F(2,v)、F(3,v)、F(4,v)、F(5,v)、F(6,v)和F(7,v)，被設(shè)置為以致使f(0)=f0、f(1)=f1、f(2)=f2、f(3)=f3、f(4)=f4、f(5)=f5、f(6)=f6、f(7)=f7以及F(0,v)=F0、F(1,v)=F1、F(2,v)=F2，F(xiàn)(3,v)=F3，F(xiàn)(4,v)=F4，F(xiàn)(5,v)=F5，F(xiàn)(6,v)=F6以及F(7,v)=F7時(shí)，并且作為結(jié)果的公式被改變以及重新排列以獲得公式(53)。在公式(53)中的P0到P6是如公式(40)中一樣相同的值。f(x)=Σh=07C(h)F(h,v)cosβ…(52)]]>這里β≡πh(2x+1)16]]> 公式(54)是通過改變上面的公式(53)的右邊獲得的，公式(55)是通過重新整理公式(54)的右邊獲得的。
通過更進(jìn)一步重新整理公式(55)的右邊，得到公式(56)。通過將在公式(56)中的F0、F1、F2、F3、F4、F5、F6以及F7設(shè)置為公式(57)中的那些值，獲得了公式(58)。 構(gòu)成根據(jù)第二實(shí)施例的8-8IDCT/2-4-8IDCT器件110的8-8IDCT器件是根據(jù)公式(58)運(yùn)算操作的。
接下來，在下面首先描述用于對(duì)構(gòu)成8×8象素?cái)?shù)據(jù)的每一行或一個(gè)列執(zhí)行2-4-8IDCT的運(yùn)算公式。
當(dāng)通過以一維公式(52)的形式表示在上面的“相關(guān)技術(shù)描述”中描述的二維公式(18)，以及通過相對(duì)于h和x解公式(52)，如在公式(40)的情況下，獲得的f(0)、f(1)、f(2)、f(3)、f(4)、f(5)、f(6)、f(7)以及F(0,z)、F(1,z)、F(2,z)、F(3,z)、F(4,z)、F(5,z)、F(6,z)和F(7,z)，被設(shè)置為以致使f(0)=f0、f(1)=f1、f(2)=f2、f(3)=f3、f(4)=f4、f(5)=f5、f(6)=f6、f(7)=f7以及F(0,v)=F0、F(1,v)=F1、F(2,v)=F2，F(xiàn)(3,v)=F3，F(xiàn)(4,v)=F4，F(xiàn)(5,v)=F5，F(xiàn)(6,v)=F6以及F(7,v)=F7時(shí)，并且作為結(jié)果的公式被改變以及重新排列以獲得公式(60)。在公式(60)中的P0到P6是如公式(40)中一樣相同的值。 這里β≡πh(2x+1)16]]> 公式(61)是通過改變上面的公式(60)的右邊獲得的，公式(62)是通過重新整理公式(61)的右邊獲得的。
通過以與公式(63)相同的方式設(shè)置在公式(62)中的F0+F4、F3+F7、F1+F5、F2+F6、F0-F4、F3-F7、F1-F5、和F2-F6，得到公式(64)。構(gòu)成根據(jù)第二實(shí)施例的8-8IDCT/2-4-8IDGT器件2-4-8IDCT器件是按照公式(64)運(yùn)算操作的。
在8-8 IDCT情況下，MUX112選擇的輸出將被用于8×8變換系數(shù)數(shù)據(jù)(此后稱為“8×8數(shù)據(jù)”)的初次IDCT的每一八段數(shù)據(jù)(對(duì)其執(zhí)行8-8IDCT)或者輸出通過初次IDCT獲得在構(gòu)成8-8數(shù)據(jù)的每一行中包含的八段數(shù)據(jù)的每個(gè)到每一相應(yīng)的寄存器141到148，并且，在2-4-8IDCT情況下，選擇的輸出八段數(shù)據(jù)F0到F7的數(shù)據(jù)F0到構(gòu)成第一寄存器組113的寄存器141，數(shù)據(jù)F1到寄存器145，數(shù)據(jù)F2到寄存器143，數(shù)據(jù)F3到寄存器147，數(shù)據(jù)F4到寄存器142，數(shù)據(jù)F5到寄存器146，數(shù)據(jù)F6到寄存器144以及數(shù)據(jù)F7到寄存器148。
在8-8IDCT情況下，構(gòu)成第一MUX組15的MUX1612、162、1632、164、165、166、167、168選擇“0”數(shù)據(jù)，以及在8-8IDCT情況下，MUX1611和MUX1631分別地選擇寄存器142和寄存器144。在2-4-8IDCT情況下，MUX162、164到168分別地選擇相應(yīng)的寄存器143和144到148。在2-4-8IDCT情況下，MUX1611、1612、1631和1632分別地選擇寄存器141、142、143和144。在8-8IDCT和2-4-8IDCT兩者情況下，構(gòu)成第二MUX組123的MUX1241連接到寄存器221、222、223和224中的每一個(gè)的輸出，選擇四次寄存器221并且順序輸出四段數(shù)據(jù)。在8-8IDCT情況下，MUX1242連接到寄存器221、222、223和224中的每一個(gè)的輸出，選擇四次寄存器223，并且順序輸出四段數(shù)據(jù)，并且在2-4-8IDCT情況下，選擇四次寄存器222并且順序輸出四段數(shù)據(jù)。在8-8IDCT情況下，MUX1243連接到寄存器221、222、223和224中的每一個(gè)的輸出，按照寄存器222、224、224和222的順序選擇寄存器，并且按順序輸出四段數(shù)據(jù)，并且在2-4-8IDCT情況下，按照寄存器223、224、224和223的順序選擇寄存器，并且順序輸出四段數(shù)據(jù)。在8-8IDCT情況下，MUX1244連接到寄存器221、222、223和224中的每一個(gè)的輸出，按照寄存器224、223、222和224的順序選擇寄存器，并且按順序輸出四段數(shù)據(jù)，并且在2-4-8IDCT情況下，按照寄存器224、223、223和224的順序選擇寄存器，并且按順序輸出四段數(shù)據(jù)。在8-8IDCT情況下，MUX1245連接到寄存器225、226、227和228中的每一個(gè)的輸出，按照寄存器225、227、226和228的順序選擇寄存器，并且按順序輸出四段數(shù)據(jù)，并且在2-4-8IDCT情況下，選擇四次寄存器225并且順序輸出四段數(shù)據(jù)。在8-8IDCT情況下，MUX1246連接到寄存器225、226、227和228中的每一個(gè)的輸出，按照寄存器226、225、228和227的順序選擇寄存器，并且按順序輸出四段數(shù)據(jù)，并且在2-4-8IDCT情況下，按照寄存器227、228、228和227的順序選擇寄存器并且按順序輸出四段數(shù)據(jù)。在8-8IDCT情況下，MUX1247連接到寄存器225、226、227和228中的每一個(gè)的輸出，按照寄存器227、228、225和226的順序選擇寄存器，并且按順序輸出四段數(shù)據(jù)，并且在2-4-8IDCT情況下，選擇四次寄存器226并且按順序輸出四段數(shù)據(jù)。在8-8IDCT情況下，MUX1248連接到寄存器225、226、227和228中的每一個(gè)的輸出，按照寄存器228、226、227和225的順序選擇寄存器，并且按順序輸出四段數(shù)據(jù)，并且在2-4-8IDCT情況下，選擇寄存器228、227、227和228并且順序輸出四段數(shù)據(jù)。
構(gòu)成第一加/減法電路組125的加/減法電路1261對(duì)按照第一排序和第四排序從MUX1241順序輸出的四段數(shù)據(jù)中的數(shù)據(jù)和從MUX1242順序輸出的四段數(shù)據(jù)中的數(shù)據(jù)執(zhí)行加法運(yùn)算，并且對(duì)于從MUX1241和從MUX1242按照第二排序和第三排序輸出的四段數(shù)據(jù)中的數(shù)據(jù)執(zhí)行減法運(yùn)算；即，按照第一排序從MUX1241輸出的數(shù)據(jù)被加到按照第一排序從MUX1242輸出的數(shù)據(jù)上，對(duì)按照第四排序輸出數(shù)據(jù)執(zhí)行同樣的加法運(yùn)算，對(duì)按照第二排序和第三排序輸出的數(shù)據(jù)執(zhí)行類似的減法操作。在由加/減法電路1261執(zhí)行的減法運(yùn)算中，從MUX1241輸出的數(shù)據(jù)中減去MUX1242輸出的數(shù)據(jù)。
構(gòu)成第一加/減法電路組125的加/減法電路1262按照第一排序和第四排序，對(duì)從MUX1245順序輸出的四段數(shù)據(jù)中的數(shù)據(jù)和從MUX1247順序輸出的四段數(shù)據(jù)中的數(shù)據(jù)執(zhí)行加法運(yùn)算，并且對(duì)于從MUX1245和從MUX1247按照第二排序和第三排序輸出的四段數(shù)據(jù)中的數(shù)據(jù)執(zhí)行減法運(yùn)算；即，按照第一排序從MUX1245輸出的數(shù)據(jù)被加到按照第一排序從MUX1247輸出的數(shù)據(jù)上，對(duì)按照第四排序輸出數(shù)據(jù)執(zhí)行同樣的加法運(yùn)算，對(duì)按照第二排序和第三排序輸出的數(shù)據(jù)執(zhí)行類似的減法操作。在由加/減法電路1262執(zhí)行的減法運(yùn)算中，從MUX1245輸出的數(shù)據(jù)中減去MUX1247輸出的數(shù)據(jù)。
構(gòu)成第四寄存器組133的寄存器1341，在8-8IDCT和2-4-8IDCT兩者中，按順序存儲(chǔ)從P5系數(shù)乘法電路322按順序輸出的四段數(shù)據(jù)的每個(gè)并且輸出每一數(shù)據(jù)作為正值。構(gòu)成第四寄存器組133的寄存器1342，在8-8IDCT和2-4-8IDCT兩者中按順序存儲(chǔ)從P5系數(shù)乘法電路322按順序輸出的四段段數(shù)據(jù)的每個(gè)，并且輸出按照第一排序和第三排序存儲(chǔ)的數(shù)據(jù)為正值，輸出將按照第二排序和第四排序存儲(chǔ)的數(shù)據(jù)為負(fù)值。寄存器1343，在8-8IDCT和2-4-8IDCT兩者中存儲(chǔ)從P1系數(shù)乘法電路323按順序輸出的四段數(shù)據(jù)的每個(gè)，并且輸出按照第一排序和第二排序存儲(chǔ)的數(shù)據(jù)為正值，輸出將按照第三排序和第四排序存儲(chǔ)的數(shù)據(jù)為負(fù)值。
寄存器1344存儲(chǔ)按順序從P6/P3系數(shù)乘法電路324輸出的四段數(shù)據(jù)的每個(gè)，并且在8-8IDCT情況下，輸出將按照第一排序、第二排序和第四排序輸出的數(shù)據(jù)為正值，而將按照第三排序輸出的數(shù)據(jù)為負(fù)值，在2-4-8IDCT情況下，輸出所有的儲(chǔ)存的數(shù)據(jù)中的每一個(gè)為正值。寄存器1345存儲(chǔ)按順序從P4/P5系數(shù)乘法電路輸出的四段數(shù)據(jù)的每個(gè)，并且在8-8IDCT情況下，輸出將按照第一排序和第二排序輸出的數(shù)據(jù)為正值，而將按照第三排序和第四排序輸出的數(shù)據(jù)為負(fù)值，在2-4-8IDCT情況下，輸出按照第一排序和第三排序輸出的數(shù)據(jù)為正值，而將按照第二和第四排序輸出的數(shù)據(jù)為負(fù)值。寄存器1346存儲(chǔ)從P2系數(shù)乘法電路326按順序輸出的四段數(shù)據(jù)的每個(gè)，輸出將按照第一排序和第四排序輸出的數(shù)據(jù)為負(fù)值，輸出將按照第二排序和第三排序輸出的數(shù)據(jù)為負(fù)值。寄存器1347存儲(chǔ)從P0/P1系數(shù)乘法電路327按順序輸出的四段數(shù)據(jù)的每個(gè)，并且在8-8IDCT情況下，輸出將按照第一排序到第三排序輸出的數(shù)據(jù)為負(fù)值，而將按照第四排序輸出的數(shù)據(jù)為正值，在2-4-8IDCT情況下，輸出按照第一排序和第二排序輸出的數(shù)據(jù)為正值，而按照第三排序和第四排序輸出的數(shù)據(jù)為負(fù)值。
加法電路1382對(duì)在寄存器1341儲(chǔ)存的數(shù)據(jù)、在寄存器1342儲(chǔ)存的數(shù)據(jù)和在寄存器1343儲(chǔ)存的數(shù)據(jù)執(zhí)行加法運(yùn)算。從加法電路1382按順序輸出的數(shù)據(jù)被按順序存入寄存器402。加法電路1384對(duì)在寄存器1344儲(chǔ)存的數(shù)據(jù)、寄存器1345儲(chǔ)存的數(shù)據(jù)、存入寄存器1346的數(shù)據(jù)以及寄存器1347儲(chǔ)存的數(shù)據(jù)執(zhí)行加法運(yùn)算。從加法電路1384輸出的數(shù)據(jù)被存在寄存器404中。
來自寄存器403的數(shù)據(jù)被供應(yīng)給加法電路44的被加數(shù)輸入端和減法電路42的被減數(shù)輸入端，來自寄存器404的數(shù)據(jù)供應(yīng)給加法電路44的加數(shù)輸入端和減法電路42的減數(shù)輸入端。從減法電路42輸出的數(shù)據(jù)供應(yīng)給構(gòu)成第六寄存器組45的寄存器46，來自加法電路44的數(shù)據(jù)供應(yīng)給構(gòu)成第六寄存器組45的寄存器48。
此外，第二實(shí)施例的結(jié)構(gòu)與在第一實(shí)施例的結(jié)構(gòu)除了在上面描述那些結(jié)構(gòu)之外是相同的。因此，在圖7和圖8中，與第一實(shí)施例中圖1和圖2中相同的零組件被給予同樣的編號(hào)，對(duì)它們的描述被省略。
然而，寄存器1341的結(jié)構(gòu)是與寄存器341的結(jié)構(gòu)一樣的。加法電路181連接到寄存器141的輸出和MUX162的輸出，加法電路182連接到寄存器143的輸出和MUX164的輸出，加法電路183連接到寄存器145的輸出和MUX164的輸出，加法電路184連接到寄存器147的輸出和MUX164的輸出。此外，減法電路201連接到MUX1611和MUX1612每一個(gè)的輸出，減法電路202連接到MUX1631和MUX1632的輸出，減法電路203連接到寄存器146和MUX1622，減法電路203連接到寄存器146的輸出和MUX1622的輸出，減法電路204連接到寄存器146的輸出和MUX164的輸出。
接下來將參照?qǐng)D7到圖12描述第二實(shí)施例中的運(yùn)算過程。首先，將說明8-8IDCT中的運(yùn)算過程。
在按照8-8DCT被壓縮的8×8圖像數(shù)據(jù)的列方向中存在的八段數(shù)據(jù)F0到F7的每一個(gè)被儲(chǔ)入構(gòu)成第一寄存器組113的每個(gè)相應(yīng)的寄存器141到148。
由于MUX1612、162、1632、164、165、166、167和168已經(jīng)選擇“0”數(shù)據(jù)而MUX1611和MUX1633已經(jīng)分別選擇寄存器142和寄存器144，從加法電路181輸出F0=a0，從加法電路182輸出數(shù)據(jù)F2=a2，從加法電路183輸出數(shù)據(jù)F4=a3，從加法電路184輸出數(shù)據(jù)F6=a1，從減法電路201輸出數(shù)據(jù)F1=a5，從減法電路202輸出F3=a7，從減法電路203輸出數(shù)據(jù)-F5=a6，從減法電路204輸出數(shù)據(jù)-F7=a4。
從加法電路181到加法電路184按順序輸出的數(shù)據(jù)a0到a3通過寄存器221到寄存器224被輸入到MUX1241到MUX1244。加/減法電路126對(duì)在四運(yùn)算周期從第一周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中順序從MUX1241輸出的數(shù)據(jù)a0和對(duì)四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中每個(gè)運(yùn)算周期中順序輸出的數(shù)據(jù)a3執(zhí)行加法運(yùn)算和減法運(yùn)算，結(jié)果，按順序輸出數(shù)據(jù)a0+a3、數(shù)據(jù)a0-a3、數(shù)據(jù)a0-a3和數(shù)據(jù)a0+a3。
從加法/減法電路1261按順序輸出的數(shù)據(jù)a0+a3、數(shù)據(jù)a0-a3、數(shù)據(jù)a0-a3和數(shù)據(jù)a0+a3被存儲(chǔ)在寄存器301中(參見圖9中的寄存器301)。在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期從MUX1243輸出的數(shù)據(jù)a2、數(shù)據(jù)a1、數(shù)據(jù)a1、數(shù)據(jù)a2，以及四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從MUX1244輸出的數(shù)據(jù)a1、數(shù)據(jù)a2、數(shù)據(jù)a2和數(shù)據(jù)a1被按順序存儲(chǔ)進(jìn)入寄存器303(參見圖9中的寄存器303)。
在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從MUX1245輸出的數(shù)據(jù)a5、數(shù)據(jù)a6、數(shù)據(jù)a7和數(shù)據(jù)a4被按順序存儲(chǔ)存儲(chǔ)進(jìn)入寄存器304(參見圖10中的寄存器304)。在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從MUX1246輸出的數(shù)據(jù)a7、數(shù)據(jù)a5、數(shù)據(jù)a4和數(shù)據(jù)a6被按順序存入寄存器305(參見圖10中的寄存器305)。在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中輸出的數(shù)據(jù)a6、數(shù)據(jù)a4、數(shù)據(jù)a5和數(shù)據(jù)a7被存入寄存器306(參見圖10中的寄存器306)。在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中輸出的數(shù)據(jù)a4數(shù)據(jù)a7、數(shù)據(jù)a6和數(shù)據(jù)a5被按順序存入寄存器307(參見圖10中的寄存器307)。
按順序存入寄存器301的數(shù)據(jù)被P3系數(shù)乘法電路321中的固定系數(shù)P3相乘而作為結(jié)果的數(shù)據(jù)按順序存入寄存器1341(參見圖9中的寄存器1341)。按順序存入寄存器302的數(shù)據(jù)被P5系數(shù)乘法電路322中的固定系數(shù)P5相乘而作為結(jié)果的數(shù)據(jù)按順序存入寄存器1342(參見圖9中的寄存器1342)。按順序存入寄存器303的數(shù)據(jù)被P1系數(shù)乘法電路323中的固定系數(shù)P1相乘而作為結(jié)果的數(shù)據(jù)按順序存入寄存器1343(參見圖9中的寄存器1343)。按順序存入寄存器304的數(shù)據(jù)被P6系數(shù)乘法電路324中的固定系數(shù)P6相乘而作為結(jié)果的數(shù)據(jù)按順序存入寄存器1344(參見圖10中的寄存器1344)。按順序存入寄存器305的數(shù)據(jù)被P4/P5系數(shù)乘法電路325中的固定系數(shù)P4相乘而作為結(jié)果的數(shù)據(jù)按順序存入寄存器1345(參見圖10中的寄存器1345)。按順序存入寄存器306的數(shù)據(jù)被P2系數(shù)乘法電路326中的固定系數(shù)P2相乘而作為結(jié)果的數(shù)據(jù)按順序存入寄存器1346(參見圖10中的寄存器1346)。按順序存入寄存器307的數(shù)據(jù)被P0/P1系數(shù)乘法電路327中的固定系數(shù)P0相乘而作為結(jié)果的數(shù)據(jù)按順序存入寄存器1347(參見圖10中的寄存器1347)。
加法電路1382對(duì)從寄存器1341、寄存器1342和寄存器1343饋送的每一數(shù)據(jù)按照四運(yùn)算周期的第一運(yùn)算周期到第四運(yùn)算周期的順序執(zhí)行加法運(yùn)算，輸出數(shù)據(jù)(a0+a3)P3+a2P5+a1P1，(a0-a3)P3-a1P5+a2P1，(a0-a3)P3+a1P5-a2P1，(a0+a3)P3-a2P5-a1P1被按順序存入寄存器402(參見圖9中的寄存器402)。
加法電路1384對(duì)從寄存器1344、寄存器1345和寄存器1346饋送的每一數(shù)據(jù)按照四運(yùn)算周期的第一運(yùn)算周期到第四運(yùn)算周期的順序執(zhí)行加法運(yùn)算，并且輸出數(shù)據(jù)a5P6+a7P4-a6P2-a4P0，a6P6+a5P4+a4P2-a7P0，-a7P6-a4P4+a5P2-a6P0，a4P6-a6P4-a7P2+a5P0被按順序存入寄存器404(參見圖9中的寄存器404)。
當(dāng)存入寄存器402并且在每個(gè)第二運(yùn)算周期輸出的數(shù)據(jù)在寄存器404中存儲(chǔ)并且并且在每個(gè)第二運(yùn)算周期輸出的數(shù)據(jù)在加法電路44中相乘時(shí)，在第一運(yùn)算周期獲得在對(duì)排列構(gòu)成輸入8×8數(shù)據(jù)塊的列方向的八段數(shù)據(jù)F0到數(shù)據(jù)F7執(zhí)行壓縮之前存在的數(shù)據(jù)f0到f7的數(shù)據(jù)f0，在第二運(yùn)算周期獲得在對(duì)八段數(shù)據(jù)F0到數(shù)據(jù)F7執(zhí)行壓縮之前存在的數(shù)據(jù)f0到數(shù)據(jù)f7的數(shù)據(jù)f1，在第三運(yùn)算周期獲得在對(duì)八段數(shù)據(jù)F0到數(shù)據(jù)F7執(zhí)行壓縮之前存在的數(shù)據(jù)f0到數(shù)據(jù)f7的數(shù)據(jù)f2，在第四運(yùn)算周期獲得在對(duì)八段數(shù)據(jù)F0到數(shù)據(jù)F7執(zhí)行壓縮之前存在的數(shù)據(jù)f0到數(shù)據(jù)f7的數(shù)據(jù)f3。數(shù)據(jù)f0、數(shù)據(jù)f1、數(shù)據(jù)f2以及數(shù)據(jù)f3被按順序存入寄存器48。在圖8中，對(duì)應(yīng)于八段數(shù)據(jù)F0到數(shù)據(jù)F7的將被存在寄存器48中的圖像數(shù)據(jù)f0到圖像數(shù)據(jù)f3顯示在寄存器48的輸出線路的下部。
此外，當(dāng)在減法電路42中從寄存器403儲(chǔ)存的并且在第二運(yùn)算周期輸出的數(shù)據(jù)中減去在寄存器404儲(chǔ)存的并且在第二運(yùn)算周期輸出的數(shù)據(jù)時(shí)，在第一運(yùn)算周期獲得在對(duì)排列在構(gòu)成輸入8×8數(shù)據(jù)塊的一列方向的八段數(shù)據(jù)F0到數(shù)據(jù)F7執(zhí)行壓縮之前存在的數(shù)據(jù)f0到數(shù)據(jù)f7的數(shù)據(jù)f4，在第二運(yùn)算周期獲得在對(duì)八段數(shù)據(jù)F0到數(shù)據(jù)F7執(zhí)行壓縮之前存在的數(shù)據(jù)f0到數(shù)據(jù)f7的數(shù)據(jù)f5，在第三運(yùn)算周期獲得在對(duì)八段數(shù)據(jù)F0到數(shù)據(jù)F7執(zhí)行壓縮之前存在的數(shù)據(jù)f0到數(shù)據(jù)f7的數(shù)據(jù)f6，以及在第四運(yùn)算周期獲得在對(duì)八段數(shù)據(jù)F0到數(shù)據(jù)F7執(zhí)行壓縮之前存在的數(shù)據(jù)f0到數(shù)據(jù)f7的數(shù)據(jù)f7。數(shù)據(jù)f4、數(shù)據(jù)f5、數(shù)據(jù)f6和數(shù)據(jù)f7按順序存入寄存器46(參見圖10中的寄存器46)。在圖8中，對(duì)應(yīng)于八段數(shù)據(jù)F0到數(shù)據(jù)F7的將被存在寄存器46中的圖像數(shù)據(jù)f4到圖像數(shù)據(jù)f7顯示在寄存器48的輸出線路的下部。
通過完成上面的算術(shù)運(yùn)算，在構(gòu)成8×8數(shù)據(jù)塊的一個(gè)列中包含的八段數(shù)據(jù)上的初次8-8IDCT結(jié)束。在構(gòu)成8×8數(shù)據(jù)塊的下一個(gè)列后續(xù)的每一列執(zhí)列如在上面所描述的相同的初次8-8IDCT，其后對(duì)構(gòu)成8×8數(shù)據(jù)塊的所有的八個(gè)列上的8-8IDCT以類似的方式結(jié)束。在對(duì)所有的八行完成初次8-8IDCT之后，對(duì)在構(gòu)成8×8數(shù)據(jù)塊的每個(gè)行中包含的八段數(shù)據(jù)執(zhí)行二次8-8IDCT(為IDCT進(jìn)行變換數(shù)據(jù))。通過完成對(duì)每一8×8段數(shù)據(jù)將執(zhí)行的初次8-8IDCT和二次8-8IDCT，可以再現(xiàn)通過8-8DCT壓縮的傳送的圖像數(shù)據(jù)。
接下來，將描述2-4-8IDCT的運(yùn)算。排列在從MUX112按順序傳送的8×8變換系數(shù)中列方向的，通過執(zhí)行2-4-8DCT獲得的8×8數(shù)據(jù)塊的八段數(shù)據(jù)F0到數(shù)據(jù)F7的每一個(gè)被存入構(gòu)成第一寄存器組113的每一寄存器141到寄存器148，如下所述即，數(shù)據(jù)F0被存儲(chǔ)入寄存器141中，數(shù)據(jù)F4存入寄存器142中，數(shù)據(jù)F2存入寄存器143中，數(shù)據(jù)F6存入寄存器144中，數(shù)據(jù)F1存入寄存器145中，數(shù)據(jù)F5存入寄存器146中，數(shù)據(jù)F3存入寄存器147中以及數(shù)據(jù)F7存入寄存器148中。
由于MUX162、MUX164到MUX168已經(jīng)選擇相應(yīng)的寄存器141、寄存器144到寄存器，以及MUX1611、MUX1612、MUX1631、MUX1632已經(jīng)選擇相應(yīng)的寄存器141、寄存器143、寄存器143、寄存器144，從加法電路181輸出數(shù)據(jù)F0+F4=b0，從加法電路182輸出數(shù)據(jù)F2+F6==b3，從加法電路183輸出數(shù)據(jù)F1+F5=b2，從加法電路184輸出數(shù)據(jù)F3+F7=b1，從減法電路201輸出數(shù)據(jù)F0-F4=b4，從減法電路202輸出F2-F6=b7，從減法電路204輸出數(shù)據(jù)F3-F7=b5。
從加法電路181到加法電路184輸出的數(shù)據(jù)b0到數(shù)據(jù)b3通過寄存器221到寄存器224輸入到MUX1241到MUX1244。通過加法和減法電路1261按順序?qū)θ缦聰?shù)據(jù)執(zhí)行加法運(yùn)算和減法運(yùn)算，包括對(duì)四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從MUX1241輸出的數(shù)據(jù)b0，以及對(duì)四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從MUX1242輸出的數(shù)據(jù)b3，作為產(chǎn)生的結(jié)果，按順序輸出數(shù)據(jù)b0+b3、數(shù)據(jù)b0-b3、數(shù)據(jù)b0-b3、以及數(shù)據(jù)b0+b3。按順序從加/減法電路1261輸出的數(shù)據(jù)b0+b3、數(shù)據(jù)b0-b3、數(shù)據(jù)b0-b3以及b0+b3被存在寄存器301中(參見圖11中的寄存器301)。
在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從MUX1243輸出的數(shù)據(jù)b2、數(shù)據(jù)b1、數(shù)據(jù)b1和數(shù)據(jù)b2被按順序存入寄存器302(參見圖11中的寄存器302)，而在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從MUX1244輸出的數(shù)據(jù)b1、數(shù)據(jù)b2、數(shù)據(jù)b2和數(shù)據(jù)b1被按順序存入寄存器303(參見圖11中的寄存器303)。
通過加法和減法電路1262按順序?qū)θ缦聰?shù)據(jù)執(zhí)行加法運(yùn)算和減法運(yùn)算，包括對(duì)四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從MUX1245輸出的數(shù)據(jù)b4、數(shù)據(jù)b4、數(shù)據(jù)b4以及數(shù)據(jù)b4，以及對(duì)四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從MUX1247輸出的數(shù)據(jù)b7、數(shù)據(jù)b7、數(shù)據(jù)b7和數(shù)據(jù)b7，以及從加/減法電路1262輸出數(shù)據(jù)b4+b7、數(shù)據(jù)b4-b7、數(shù)據(jù)b4-b7以及數(shù)據(jù)b4+b7。數(shù)據(jù)b4+b7、數(shù)據(jù)b4-b7、數(shù)據(jù)b4-b7以及數(shù)據(jù)b4+b7被按順序存入寄存器304(參見圖11中的寄存器304)。
在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從MUX1246輸出的數(shù)據(jù)b6、數(shù)據(jù)b5、數(shù)據(jù)b5和數(shù)據(jù)b6被按順序存入寄存器305(參見圖11中的寄存器305)。在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從MUX1247輸出的數(shù)據(jù)b7、數(shù)據(jù)b7、b7以及b7都未被MUX282選擇，而且由MUX282選擇的四段“0”數(shù)據(jù)被按順序存入寄存器306(參見圖11中的寄存器306)。在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期中從MUX1248輸出的數(shù)據(jù)b5、數(shù)據(jù)b6、數(shù)據(jù)b5被按順序存入寄存器307(參見圖11中的寄存器307)。
按順序存入寄存器301的每一數(shù)據(jù)被P3系數(shù)乘法電路321中的固定系數(shù)P3相乘，產(chǎn)生的結(jié)果數(shù)據(jù)被按順序存入寄存器1341(參見圖11中的寄存器1341)。按順序存入寄存器302的每一數(shù)據(jù)被P5系數(shù)乘法電路322中的固定系數(shù)P5相乘，產(chǎn)生的結(jié)果數(shù)據(jù)被按順序存入寄存器1342(參見圖11中的寄存器1342)。按順序存入寄存器303的每一數(shù)據(jù)被P1系數(shù)乘法電路321中的固定系數(shù)P1相乘，產(chǎn)生的結(jié)果數(shù)據(jù)被按順序存入寄存器1343(參見圖11中的寄存器1343)。按順序存入寄存器304的每一數(shù)據(jù)被P6/P3系數(shù)乘法電路324中的固定系數(shù)P3相乘，產(chǎn)生的結(jié)果數(shù)據(jù)被按順序存入寄存器1344(參見圖12中的寄存器1344)。按順序存入寄存器305的每一數(shù)據(jù)被P4/P5系數(shù)乘法電路325中的固定系數(shù)P5相乘，產(chǎn)生的結(jié)果數(shù)據(jù)被按順序存入寄存器1345(參見圖12中的寄存器1345)。按順序存入寄存器306的每一數(shù)據(jù)被P2系數(shù)乘法電路326中的固定系數(shù)P2相乘，產(chǎn)生的結(jié)果數(shù)據(jù)被按順序存入寄存器1346(參見圖12中的寄存器1346)。按順序存入寄存器307的每一數(shù)據(jù)被P0/P1系數(shù)乘法電路327中的固定系數(shù)P1相乘，產(chǎn)生的結(jié)果數(shù)據(jù)被按順序存入寄存器1347(參見圖12中的寄存器1347)。
在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期從寄存器1341、1342和1343輸出的數(shù)據(jù)在加法電路1382中相加，數(shù)據(jù)(b0+b3)P3+b2P5+b1P1作為在第一運(yùn)算周期獲得的數(shù)據(jù)從加法電路1382輸出，(b0-b3)P3-b1P5+b2P1作為在第二運(yùn)算周期獲得的數(shù)據(jù)輸出，數(shù)據(jù)(b0-b3)P3+b1P5-b2P1作為在第三運(yùn)算周期獲得的數(shù)據(jù)輸出，數(shù)據(jù)(b0+b3)P3-b2P5-b1P1作為在第四運(yùn)算周期獲得的數(shù)據(jù)輸出，這些數(shù)據(jù)被順序存入寄存器402。在存儲(chǔ)順序上，將被按順序存入寄存器402的數(shù)據(jù)包括對(duì)應(yīng)于輸入的八段數(shù)據(jù)F0到數(shù)據(jù)F7的出自象素?cái)?shù)據(jù)f0到象素?cái)?shù)據(jù)f7的數(shù)據(jù)f0、數(shù)據(jù)f2、數(shù)據(jù)f4以及數(shù)據(jù)f6(相當(dāng)于公式(64)中的f0、f2、f1和f6)。在圖8，本象素?cái)?shù)據(jù)f0，象素?cái)?shù)據(jù)f2，象素?cái)?shù)據(jù)f4以及象素?cái)?shù)據(jù)f6是顯示在寄存器402的輸出線路的下部。
在四運(yùn)算周期的從第一運(yùn)算周期到第四運(yùn)算周期中的每個(gè)運(yùn)算周期從寄存器1344、寄存器1345和寄存器1346輸出的數(shù)據(jù)在加法電路1382中相加，數(shù)據(jù)(b4+b7)P3++b6P5+b5P1作為在第一運(yùn)算周期獲得的數(shù)據(jù)從加法電路1384輸出，(b4-b7)P3-b5P5+b6P1作為在第二運(yùn)算周期獲得的數(shù)據(jù)輸出，數(shù)據(jù)(b4-b7)P3+b6P5-b6P1作為在第三運(yùn)算周期獲得的數(shù)據(jù)輸出，數(shù)據(jù)(b4+b7)P3-b6P5-b5P1作為在第四運(yùn)算周期獲得的數(shù)據(jù)輸出，這些數(shù)據(jù)被順序存入寄存器404。在存儲(chǔ)順序上，將被按順序存入寄存器404的數(shù)據(jù)包括對(duì)應(yīng)于輸入的八段數(shù)據(jù)F0到數(shù)據(jù)F7的出自象素?cái)?shù)據(jù)f0到象素?cái)?shù)據(jù)f7的數(shù)據(jù)f1、數(shù)據(jù)f2、數(shù)據(jù)U以及數(shù)據(jù)f6(相當(dāng)于公式(64)中的f1、f3、f5和f7)。在圖8中，象素?cái)?shù)據(jù)f1、象素?cái)?shù)據(jù)f3、象素?cái)?shù)據(jù)f5以及象素?cái)?shù)據(jù)f7被顯示在寄存器404的輸出線路的下部。
通過完成上面的算術(shù)運(yùn)算，在構(gòu)成8×8數(shù)據(jù)塊的一個(gè)列中包含的八段數(shù)據(jù)上的初次2-4-8IDCT結(jié)束。在構(gòu)成8×8數(shù)據(jù)塊的下一個(gè)列后續(xù)的每一列上執(zhí)行如在上面所描述的相同的初次2-4-8IDCT，其后對(duì)構(gòu)成8×8數(shù)據(jù)塊的所有的八個(gè)列上的2-4-8IDCT以類似的方式結(jié)束。在對(duì)所有的八個(gè)列完成初次2-4-8IDCT之后，對(duì)在構(gòu)成8×8數(shù)據(jù)塊的每個(gè)列中包含的八段八數(shù)據(jù)執(zhí)行二次2-4-8IDCT(為IDCT進(jìn)行變換數(shù)據(jù))。通過對(duì)在將傳送的一圖像數(shù)據(jù)中的每一8×8象素?cái)?shù)據(jù)執(zhí)行初次2-4-8IDCT和二次2-4-8IDCT，按2-4-8DCT壓縮的圖像數(shù)據(jù)可以被再現(xiàn)。
因此，根據(jù)本提出發(fā)明，由于8-8IDCT以及2-4-8IDCT器件被配置為通過切換，在8-8IDCT電路中使用的部分固定系數(shù)乘法電路能被使用作為2-4-8IDCT中所需的固定系數(shù)乘法電路，所以通過在8-8IDCT中管道處理型算術(shù)運(yùn)算獲得的高速計(jì)算特性在2-4-8DCT中可以被保持，而且甚至在小型化的8-8IDCT和2-4-8IDCT器件中仍然可以保持高速計(jì)算特性。第三實(shí)施例圖13是局部地示出根據(jù)本發(fā)明第三實(shí)施例的16-16/2-8-16DCT器件的電結(jié)構(gòu)的概要的方塊圖。圖14是局部地示出根據(jù)本發(fā)明第三實(shí)施例的16-16/2-8-16DCT器件的電結(jié)構(gòu)的概要的方塊圖。通過在圖14中的行Ⅲ-Ⅲ上疊加圖13中的行Ⅲ-Ⅲ，可以示出16-16DCT/2-8-16DCT器件的整個(gè)結(jié)構(gòu)。第三實(shí)施例的16-16/2-8-16DCT的結(jié)構(gòu)與第一實(shí)施例和和第二實(shí)施例的結(jié)構(gòu)有很大的不同，即，16-16DCT或2-8-16DCT是在將被輸入的16×16段的象素?cái)?shù)據(jù)上執(zhí)行的。在16-16DCT情況下，16-16DCT/2-8-16DCT器件210根據(jù)通過解壓縮以及重新排列公式(17)獲得的判定公式(65)執(zhí)行算術(shù)運(yùn)算，在2-8-16DCT情況下，根據(jù)通過解壓縮和重新整理公式(21)獲得的判定公式(66)執(zhí)行算術(shù)運(yùn)算。在判定公式(66)中的值e0到值e15是由公式(67)給出的，在判定公式(66)中的值g0到值g15是由公式(68)給出的。
在公式(65)和公式(66)中的值P0到P15是如下的P0=cos(15π/32)=-cos(17π/32)=0.09801714034…P1=cos(14π/32)=-cos(18π/32)=0.195090322…P2=cos(13π/32)=-cos(19π/32)=0.2902846773…P3=cos(12π/32)=-cos(20π/32)=0.3826834324…P4=cos(11π/32)=-cos(21π/32)=0.4713967368…P5=cos(10π/32)=-cos(22π/32)=0.555570233…P6=cos(9π/32)=-cos(23π/32)=0.634393842…P7=cos(8π/32)=-cos(24π/32)=0.707106781…P8=cos(7π/32)=-cos(25π/32)=0.7730104534…P9=cos(6π/32)=-cos(26π/32)=0.8314696123…P10=cos(5π/32)=-cos(27π/32)=0.8819212644…P11=cos(4π/32)=-cos(28π/32)=0.9238795325…P12=cos(3π/32)=-cos(29π/32)=0.9567403357…P13=cos(2π/32)=-cos(30π/32)=0.9807852804…P14=cos(π/32)=-cos(31π/32)=0.9951847276…P15=cos(0π/32)=-cos(π)=1此實(shí)施例的16-16DCT2-8-16DCT210被構(gòu)造為，固定系數(shù)乘法電路的一部分是由16-16DCT和2-8-16DCT共同使用的，以執(zhí)行管道型高速算術(shù)運(yùn)算，并且甚至在小型化的電路中也可以執(zhí)行16-16DCT和2-8-16DCT。
第三實(shí)施例的16-16DCT/2-8-16DCT器件的組成包括一個(gè)MUX212，構(gòu)成第一寄存器組213的十六個(gè)寄存器141到寄存器1416，構(gòu)成第一加法電路組217的八個(gè)加法電路181到188，構(gòu)成減法電路組219的八個(gè)減法電路201到減法電路208，構(gòu)成第二寄存器組221的十六個(gè)寄存器221到寄存器2216，構(gòu)成第一MUX組223的十六個(gè)MUX2241到MUX22416，構(gòu)成第一加/減法電路組225的兩個(gè)加/減法電路2261和加/減法電路2262，構(gòu)成第二MUX組227的兩個(gè)MUX281和MUX282，構(gòu)成第三寄存器組229的十五個(gè)寄存器301到寄存器3015，P7系數(shù)乘法電路2321，P11系數(shù)乘法電路2322，P3系數(shù)乘法電路2323，P13系數(shù)乘法電路2324，P9系數(shù)乘法電路2325，P5系數(shù)乘法電路2326，P1系數(shù)乘法電路2327，P14/P7系數(shù)乘法電路2328，P12/P11系數(shù)乘法電路2329，P10/P3系數(shù)乘法電路23210，P8/P13系數(shù)乘法電路23211，P6/P9系數(shù)乘法電路23212，P4/P5系數(shù)乘法電路23213，P2系數(shù)乘法電路23214，P0/P1系數(shù)乘法電路23215，構(gòu)成第四寄存器組233的十五個(gè)寄存器2341到寄存器23415，構(gòu)成第二加法電路組237的六個(gè)加法電路2381到加法電路2386，八個(gè)加法電路2361到加法電路2369，以及構(gòu)成第五寄存器組39的六個(gè)寄存器401到寄存器406。在圖13，每個(gè)寄存器141到寄存器146被顯示為R。
MUX212選擇的輸出被執(zhí)行初次DCT的十六段圖片數(shù)據(jù)的每一個(gè)，它是包含在構(gòu)成由16×16段圖片數(shù)據(jù)組成的塊的每一行中，或選擇輸出從初次DCT獲得的十六段圖片數(shù)據(jù)的每一個(gè)，它是包含在構(gòu)成由16×16段圖片數(shù)據(jù)組成的塊的每一列中。在下文中，從MUX212輸出的每一個(gè)十六段數(shù)據(jù)被稱為數(shù)據(jù)f0到數(shù)據(jù)f15。MUX212，在16-16DCT情況下，將數(shù)據(jù)f0存入構(gòu)成第一寄存器組213的寄存器141，f15存入寄存器142，f1存入寄存器143，f14存入寄存器144，f2存入寄存器145，f13存入寄存器146，f3存入寄存器147，f12存入寄存器148，f4存入寄存器149，f11存入這寄存器1410，f5存入寄存器1411，f10存入寄存器1412，f6存入寄存器1413，f9存入寄存器1414，f7存入寄存器1415和f8存入寄存器1416，以及，在2-4-8DCT情況下，存儲(chǔ)f0到f15到相應(yīng)的寄存器141到寄存器1416。
構(gòu)成第一加法電路組217的每一加法電路181到189，在16-16DCT和2-8-16DCT兩者的情況下，對(duì)在兩個(gè)寄存器中存儲(chǔ)的數(shù)據(jù)執(zhí)行加法運(yùn)算。即，加法電路181把存儲(chǔ)在寄存器141中的數(shù)據(jù)加到存儲(chǔ)在寄存器142中的數(shù)據(jù)上。加法電路182把存儲(chǔ)在寄存器143中的數(shù)據(jù)加到存儲(chǔ)在寄存器144中的數(shù)據(jù)上。加法電路183把存儲(chǔ)在寄存器145中的數(shù)據(jù)加到存儲(chǔ)在寄存器146中的數(shù)據(jù)上。加法電路184把存儲(chǔ)在寄存器147中的數(shù)據(jù)加到存儲(chǔ)在寄存器148中的數(shù)據(jù)上。加法電路185把存儲(chǔ)在寄存器149中的數(shù)據(jù)加到存儲(chǔ)在寄存器1410中的數(shù)據(jù)上。加法電路186把存儲(chǔ)在寄存器1411中的數(shù)據(jù)加到存儲(chǔ)在寄存器1412中的數(shù)據(jù)上。加法電路187把存儲(chǔ)在寄存器1413中的數(shù)據(jù)加到存儲(chǔ)在寄存器1414中的數(shù)據(jù)上。加法電路188把存儲(chǔ)在寄存器1415中的數(shù)據(jù)加到存儲(chǔ)在寄存器1416中的數(shù)據(jù)上。
每一減法電路201到208，在16-16DCT和2-8-16DCT兩者的情況下，對(duì)在兩個(gè)寄存器中存儲(chǔ)的數(shù)據(jù)執(zhí)行減法運(yùn)算。即，減法電路201從存儲(chǔ)在寄存器141中的數(shù)據(jù)中減去存儲(chǔ)在寄存器142中的數(shù)據(jù)。減法電路202從存儲(chǔ)在寄存器143中的數(shù)據(jù)中減去存儲(chǔ)在寄存器144中的數(shù)據(jù)。減法電路203從存儲(chǔ)在寄存器145中的數(shù)據(jù)中減去存儲(chǔ)在寄存器146中的數(shù)據(jù)。減法電路204從存儲(chǔ)在寄存器147中的數(shù)據(jù)中減去存儲(chǔ)在寄存器148中的數(shù)據(jù)。減法電路205從存儲(chǔ)在寄存器149中的數(shù)據(jù)中減去存儲(chǔ)在寄存器1410中的數(shù)據(jù)。減法電路206從存儲(chǔ)在寄存器1411中的數(shù)據(jù)中減去存儲(chǔ)在寄存器1412中的數(shù)據(jù)。減法電路207從存儲(chǔ)在寄存器1413中的數(shù)據(jù)中減去存儲(chǔ)在寄存器1414中的數(shù)據(jù)。減法電路208從存儲(chǔ)在寄存器1415中的數(shù)據(jù)中減去存儲(chǔ)在寄存器1416中的數(shù)據(jù)。
構(gòu)成第二寄存器組221的寄存器221臨時(shí)存儲(chǔ)從加法電路181輸出的數(shù)據(jù)。寄存器222臨時(shí)存儲(chǔ)從加法電路182輸出的數(shù)據(jù)。寄存器223臨時(shí)存儲(chǔ)從加法電路183輸出的數(shù)據(jù)。寄存器224臨時(shí)存儲(chǔ)從加法電路184輸出的數(shù)據(jù)。寄存器225臨時(shí)存儲(chǔ)從加法電路185輸出的數(shù)據(jù)。寄存器226臨時(shí)存儲(chǔ)從加法電路186輸出的數(shù)據(jù)。寄存器227臨時(shí)存儲(chǔ)從加法電路187輸出的數(shù)據(jù)。寄存器228臨時(shí)存儲(chǔ)從加法電路188輸出的數(shù)據(jù)。
寄存器229臨時(shí)存儲(chǔ)從減法電路201輸出的數(shù)據(jù)。寄存器2210臨時(shí)存儲(chǔ)從減法電路202輸出的數(shù)據(jù)。寄存器2211臨時(shí)存儲(chǔ)從減法電路203輸出的數(shù)據(jù)。寄存器2212臨時(shí)存儲(chǔ)從減法電路204輸出的數(shù)據(jù)。寄存器2213臨時(shí)存儲(chǔ)從減法電路205輸出的數(shù)據(jù)。寄存器2214臨時(shí)存儲(chǔ)從減法電路206輸出的數(shù)據(jù)。寄存器22154臨時(shí)存儲(chǔ)從減法電路207輸出的數(shù)據(jù)。寄存器2216臨時(shí)存儲(chǔ)從減法電路208輸出的數(shù)據(jù)。
在16-16DCT情況下，在構(gòu)成第一MUX組223的MUX2241到MUX2244中的選擇數(shù)據(jù)的操作是如下所述的MUX2241連接到每一寄存器221到寄存器228的輸出并且按照寄存器221、224、225、228、221,224,225和228的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX2242連接到每一寄存器221到寄存器228的輸出并且按照寄存器222、223、226、227、222,223,226和227的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX2243連接到每一寄存器221到寄存器228的輸出并且按照寄存器221、224、225、228、222,223,226和227的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX2244連接到每一寄存器221到寄存器228的輸出并且按照寄存器222、223、226、227、221、224、225和228的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。
在2-8-16DCT情況下在MUX2241到MUX2248中選擇數(shù)據(jù)的運(yùn)算操作是如下所述的MUX2241連接到每一寄存器221到228的輸出并且按照寄存器221、224、225、228、221、224、225以及229的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX2242連接到每一寄存器221到228的輸出，并且按照寄存器222、223、225、227、222、222、223、226以及227的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX2243連接到每一寄存器221到228的輸出，并且按照寄存器221、228、224、225、222、223、226以及227的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX2244連接到每一寄存器221到228的輸出，并且按照寄存器222、223、226、227、221、224、225以及228的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。
在16-16DCT情況下，在MUX2245到MUX2248中選擇數(shù)據(jù)的運(yùn)算操作是如下所述的MUX2245連接到每一寄存器221到寄存器228的輸出，并且按照寄存器221、228、226、223、227、222、225和224的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX2246連接到每一寄存器221到寄存器228的輸出，并且按照寄存器222、227、221、227、224、225、223和226的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX2247連接到每一寄存器221到寄存器228的輸出，并且按照寄存器223、226、224、225、221、228、222和222的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX2248連接到每一寄存器221到寄存器228的輸出，并且按照寄存器224、225、227、222、223、226、221和228的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。
在2-8-16DCT情況下在MUX2245到MUX2248中選擇數(shù)據(jù)的運(yùn)算操作是如下所述的MUX2245連接到每一寄存器221到寄存器228的輸出，并且按照寄存器223、226、222、227、221、228、224和225的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX2246連接到每一寄存器221到寄存器228的輸出，并且按照寄存器222、228、224、225、222、227、223和226的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX2247連接到每一寄存器221到寄存器228的輸出，并且按照寄存器224、225、221、228、223、226、222和227的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX2248連接到每一寄存器221到寄存器228的輸出，并且按照寄存器222、227、223、226、224、225、221和228的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。
在16-16DCT以及2-8-16DCT之間，構(gòu)成第一MUX組223的MUX2249到MUX22416中的選擇數(shù)據(jù)的操作是不同的首先，對(duì)于16-16DCT，MUX2249到MUX22416中的選擇數(shù)據(jù)的運(yùn)算操作如下MUX2249連接到寄存器229到2216的每一輸出并且按照寄存器229到寄存器2216的順序選擇寄存器，以及按照順序229、2214、2215、2213、2212、2210、2211以及2216的順序選擇寄存器。MUX22410連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器2210、229、2212、2211、2214、2213、2216以及2215的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX22411連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器2211、2213、229、2215、2210、2216、2212以及2214的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX22412連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器2212、2215、2211、229、2216、2214、2210以及2213的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX22413連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器2213、2210、2214、229、2211、2215以及2212的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX22414連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器2214、2212、2216、2210、2215、229,2213以及2211的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX22415連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器2215、2216、2213、2214、2211、2212、229以及2210的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX22416連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器2216、2211、2210、2212、2213、2215、2214以及229的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。
接下來，在下面將描述對(duì)于2-8-16DCT，MUX229到到MUX2216中選擇數(shù)據(jù)的操作運(yùn)算。
MUX2249連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器229、2212、2213、2216、229、2212、2213以及2216的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX22410連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器229、2216、2212、2213、2210、2211、2214以及2215的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX22411連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器2210、2211、2214、2215、229、2212、2213以及2216的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX22412連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器229、2216、2211、2214、2210、2215、2212以及2213的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。MUX22413連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器2210、2215、229、2216、2212、2213、2211以及2214的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX22414連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器2211、2214、2212、2213、229、2216、2210以及2215的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX22415連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器2210、2211、2214、2215、2210、2211、2213以及2214的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)。MUX22416連接到每一寄存器229到寄存器2216的輸出，并且按照寄存器2212、2213、2210、2215、2211、2214、229以及2216的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。
構(gòu)成加/減法電路組225的加/減法電路2261，在16-16DCT以及2-8-16DCT兩個(gè)情況下，對(duì)按照從MUX2241順序輸出的八段數(shù)據(jù)的第一排序到第四排序和從MUX2242順序輸出的八段數(shù)據(jù)的第一排序到第四排序輸出的數(shù)據(jù)執(zhí)行加法運(yùn)算，以及對(duì)于按照從MUX2241順序輸出的八段數(shù)據(jù)的第五排序到第八排序和從MUX2242順序輸出的八段數(shù)據(jù)的第五排序到第八排序執(zhí)行減法運(yùn)算。
即，加/減法電路2261從MUX2241輸出的數(shù)據(jù)中減去MUX2242輸出的數(shù)據(jù)。加/減法電路2263，在16-16DCT以及2-8-16DCT兩個(gè)情況下，對(duì)按照從MUX2249順序輸出的八段數(shù)據(jù)的第一排序到第四排序和從MUX22415順序輸出的八段數(shù)據(jù)的第一排序到第四排序輸出的數(shù)據(jù)執(zhí)行加法運(yùn)算，以及對(duì)于按照從MUX2249順序輸出的八段數(shù)據(jù)的第五排序到第八排序和從MUX22415順序輸出的八段數(shù)據(jù)的第五排序到第八排序執(zhí)行減法運(yùn)算。
加/減法電路2262從MUX2249輸出的數(shù)據(jù)中減去MUX22415輸出的數(shù)據(jù)。
構(gòu)成第二MUX組227的MUX281，在16-16DCT情況下，選擇從MUX2249順序輸出的八段數(shù)據(jù)，在2-8-16DCT情況下，選擇從加/減法電路2262按順序輸出的數(shù)據(jù)。
構(gòu)成第二MUX組227的MUX281，在16-16DCT情況下，選擇從MUX2249順序輸出的八段數(shù)據(jù)，在2-8-16DCT情況下，選擇從加/減法電路2262按順序輸出的數(shù)據(jù)。MUX282，在16-16DCT情況下，選擇從MUX22415按順序輸出的八段數(shù)據(jù)，在2-4-8DCT情況下，不選擇從22415按順序輸出的八段數(shù)據(jù)而是選擇八次“0”，它對(duì)應(yīng)于MUX282的八個(gè)運(yùn)算周期。
構(gòu)成第三寄存器組229的寄存器301按順序存儲(chǔ)從加/減法電路2261按順序輸出的八段數(shù)據(jù)的運(yùn)算結(jié)果。寄存器303按順序存儲(chǔ)從MUX2243按順序輸出的八段數(shù)據(jù)。寄存器303按順序存儲(chǔ)從MUX2244按順序輸出的八段數(shù)據(jù)。寄存器304按順序存儲(chǔ)從MUX2245按順序輸出的八段數(shù)據(jù)。寄存器305按順序存儲(chǔ)從MUX2246按順序輸出的八段數(shù)據(jù)。寄存器306按順序存儲(chǔ)從MUX2247按順序輸出的八段數(shù)據(jù)。寄存器307按順序存儲(chǔ)從MUX2248按順序輸出的八段數(shù)據(jù)。
寄存器308按順序存儲(chǔ)從MUX2249按順序輸出的八段數(shù)據(jù)的運(yùn)算結(jié)果。寄存器309按順序存儲(chǔ)從MUX22410按順序輸出的八段數(shù)據(jù)。寄存器3010按順序存儲(chǔ)從MUX22411按順序輸出的八段數(shù)據(jù)。寄存器3011按順序存儲(chǔ)從MUX22412按順序輸出的八段數(shù)據(jù)。寄存器3012按順序存儲(chǔ)從MUX22413按順序輸出的八段數(shù)據(jù)。寄存器3013按順序存儲(chǔ)從MUX22414按順序輸出的八段數(shù)據(jù)。寄存器3015按順序存儲(chǔ)從MUX22416按順序輸出的八段數(shù)據(jù)。
P7系數(shù)乘法電路2321到P1系數(shù)乘法電路2327中的每一個(gè)，在16-16DCT和2-8-16DCT情況下，用一相同的固定系數(shù)乘從每一寄存器輸出的數(shù)據(jù)。即，P7系數(shù)乘法電路2321用固定系數(shù)P7乘從寄存器301按順序輸出的每個(gè)八段數(shù)據(jù)。P11系數(shù)乘法電路2322用固定系數(shù)P11乘從寄存器303按順序輸出的每個(gè)八段數(shù)據(jù)。P3系數(shù)乘法電路2323用固定系數(shù)P3乘從寄存器303按順序輸出的每個(gè)八段數(shù)據(jù)。P13系數(shù)乘法電路2324用固定系數(shù)P13乘從寄存器304按順序輸出的每個(gè)八段數(shù)據(jù)。P9系數(shù)乘法電路2325用固定系數(shù)P9乘從寄存器305按順序輸出的每個(gè)八段數(shù)據(jù)。P5系數(shù)乘法電路2326用固定系數(shù)P5乘每一個(gè)八段數(shù)據(jù)。P1系數(shù)乘法電路2327用固定系數(shù)P1乘從寄存器307按順序輸出的每個(gè)八段數(shù)據(jù)。
P14/P7系數(shù)乘法電路2328到P4/P5系數(shù)乘法電路23215的每一個(gè)，在16-16DCT和2-8-16DCT情況下，被適于切換固定系數(shù)以及利用另外一個(gè)固定系數(shù)執(zhí)行乘法。即，P14/P7系數(shù)乘法電路2328，在16-16DCT情況下，用固定系數(shù)P14乘從寄存器308按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-4-16DCT情況下，用固定系數(shù)P7乘從寄存器308按順序輸出的每一個(gè)八段數(shù)據(jù)。P12/P11系數(shù)乘法電路2329，在16-16DCT情況下，用固定系數(shù)P12乘從寄存器309按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-8-16DCT情況下，用固定系數(shù)P11乘從寄存器309按順序輸出的每一個(gè)八段數(shù)據(jù)。P10/P3系數(shù)乘法電路23210，在16-16DCT情況下，用固定系數(shù)P10乘從寄存器3010按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-8-16DCT情況下，用固定系數(shù)P3乘從寄存器3010按順序輸出的每一個(gè)八段數(shù)據(jù)。P8/P13系數(shù)乘法電路23211，在16-16DCT情況下，用固定系數(shù)P8乘從寄存器3011按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-8-16DCT情況下，用固定系數(shù)P13乘從寄存器3010按順序輸出的每一個(gè)八段數(shù)據(jù)。P6/P9系數(shù)乘法電路23212，在16-16DCT情況下，用固定系數(shù)P6乘從寄存器3012按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-8-16DCT情況下，用固定系數(shù)P9乘從寄存器3012按順序輸出的每一個(gè)八段數(shù)據(jù)。P4/P5系數(shù)乘法電路23213，在16-16DCT情況下，用固定系數(shù)P4乘從寄存器3013按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-8-16DCT情況下，用固定系數(shù)P5乘從寄存器3013按順序輸出的每一個(gè)八段數(shù)據(jù)。P2系數(shù)乘法電路23214用固定系數(shù)P2乘從寄存器3014按順序輸出的每個(gè)八段數(shù)據(jù)。P0/P1系數(shù)乘法電路23215，在16-16DCT情況下，用固定系數(shù)P0乘從寄存器3015按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-8-16DCT情況下，用固定系數(shù)P1乘從寄存器3015按順序輸出的每一個(gè)八段數(shù)據(jù)。
構(gòu)成第四寄存器組233的每一寄存器2341、2343、2345和23414，在16-16DCT以及2-8-16DCT情況下，如下所述地按順序存儲(chǔ)數(shù)據(jù)并且輸出數(shù)據(jù)寄存器2341按順序存儲(chǔ)從P7系數(shù)乘法電路2321按順序輸出的每個(gè)八段數(shù)據(jù)，并且按順序輸出每一數(shù)據(jù)為正值。
寄存器2343按順序存儲(chǔ)從P3系數(shù)乘法電路2323按順序輸出的每個(gè)八段數(shù)據(jù)，并且將要按照第一排序、第四排序、第五排序和第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第三排序、第六排序和第七排序輸出的作為負(fù)值輸出。寄存器2345按順序存儲(chǔ)從P9系數(shù)乘法電路2325按順序輸出的每個(gè)八段數(shù)據(jù)，并且將要按照第一排序、第三排序、第五排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第四排序、第六排序和第八排序輸出的作為負(fù)值輸出。寄存器23414按順序存儲(chǔ)從P2系數(shù)乘法電路23214按順序輸出的每個(gè)八段數(shù)據(jù)，并且將要按照第一排序、第四排序、第五排序和第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第三排序、第六排序和第七排序輸出的作為負(fù)值輸出。
寄存器2342按順序存儲(chǔ)從P11系數(shù)乘法電路2322按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16DCT的情況下，將要按照第一排序、第四排序、第六排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第三排序、第五排序、第七排序和第八排序輸出的數(shù)據(jù)作為負(fù)值輸出。以及，在2-8-16DCT情況下，將要按照第一排序、第二排序、第六排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第三排序、第四排序、第五排序和第八排序輸出的數(shù)據(jù)作為負(fù)值。
寄存器2344按順序存儲(chǔ)從P13系數(shù)乘法電路2324按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16DCT的情況下，將要按照第一排序、第三排序、第五排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第四排序、第六排序和第八排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16DCT情況下，將要按照第二排序、第四排序、第五排序和第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第一排序、第三排序、第六排序和第七排序輸出的數(shù)據(jù)作為負(fù)值。
寄存器2346按順序存儲(chǔ)從P5系數(shù)乘法電路2326按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16DCT的情況下，將要按照第一排序、第三排序、第五排序以及第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第四排序、第六排序和第八排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16DCT情況下，將要按照第二排序、第三排序、第五排序和第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第一排序、第四排序、第六排序和第七排序輸出的數(shù)據(jù)作為負(fù)值。
寄存器2347按順序存儲(chǔ)從P1系數(shù)乘法電路2327按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16DCT的情況下，將要按照第一排序、第三排序、第五排序以及第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第四排序、第六排序和第八排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16DCT情況下，將要按照第二排序、第三排序、第五排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第一排序、第四排序、第六排序和第八排序輸出的數(shù)據(jù)作為負(fù)值。
寄存器2348按順序存儲(chǔ)從P14/P7系數(shù)乘法電路2328按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16DCT的情況下，將要按照第一排序、第三排序、第五排序以及第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第四排序、第六排序和第八排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及在2-8-16DCT情況下，要被輸出的每一數(shù)據(jù)作為正值輸出。
寄存器2349按順序存儲(chǔ)從P12/P11系數(shù)乘法電路2329按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16DCT的情況下，將要按照第一排序、第二排序、第七排序以及第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第三排序到第六排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16DCT情況下，將要按照第一排序、第二排序、第四排序、第六排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第三排序、第五排序和第八排序輸出的數(shù)據(jù)作為負(fù)值。
寄存器23410按順序存儲(chǔ)從P10/P3系數(shù)乘法電路23210按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16DCT的情況下，將要按照第一排序和第三排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、以及第四排序到第八排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16DCT情況下，將要按照第一排序和第四排序到第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序和第三排序輸出的數(shù)據(jù)作為負(fù)值。
寄存器23411按順序存儲(chǔ)從P8/P13系數(shù)乘法電路23211按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16DCT的情況下，將要按照第一排序和第四排序到第六排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第三排序、第七排序以及第八排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16DCT情況下，將要按照第一排序、第四排序、第六排序和第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第三排序、第五排序和第七排序輸出的數(shù)據(jù)作為負(fù)值。
寄存器23412按順序存儲(chǔ)從P6/P9系數(shù)乘法電路23212按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16DCT的情況下，將要按照第一排序、第三排序、第五排序以及第六排序輸出的數(shù)據(jù)作為正值輸出，而要按照第四排序、第七排序和第八排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16DCT情況下，將要按照第一排序、第三排序、第五排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第四排序、第六排序和第七排序輸出的數(shù)據(jù)作為負(fù)值。
寄存器23413按順序存儲(chǔ)從P4/P5系數(shù)乘法電路23213按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16DCT的情況下，將要按照第一排序、第三排序和第五排序到第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序以及第四排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16DCT情況下，將要按照第一排序、第四排序、第五排序和第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第三排序、第六排序和第七排序輸出的數(shù)據(jù)作為負(fù)值。
寄存器23415按順序存儲(chǔ)從P0/P1系數(shù)乘法電路23215按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16DCT的情況下，將要按照第一排序到第四排序和第六排序到第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第五排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16DCT情況下，將要按照第一排序、第四排序、第五排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第三排序、第六排序和第八排序輸出的數(shù)據(jù)作為負(fù)值。
在第二加法電路組237中包含的加法電路2381與構(gòu)成第五寄存器組239的寄存器401和與電路2361一起構(gòu)成數(shù)據(jù)累積電路。在16-16DCT和2-8-16DCT兩者中，從寄存器401饋送數(shù)據(jù)到與電路2361的一個(gè)輸入，與電路2361的另外一個(gè)輸入是從二進(jìn)制信號(hào)列產(chǎn)生電路(未示出)饋送的并且符合八運(yùn)算周期的從第一運(yùn)算周期到第八運(yùn)算周期順序的信號(hào)“0”、“1”、“1”、“0”、“1”、“1”以及“1”。累積的值從寄存器寄存器401輸出，它是通過在加法電路2381中，將從寄存器2341輸出的并且饋送到加法電路2381的一個(gè)輸入端的數(shù)據(jù)與在前面一個(gè)時(shí)鐘在寄存器401中存儲(chǔ)的而且在下一個(gè)時(shí)鐘通過與電路2361饋送到加法電路2381的另外一個(gè)輸入端的數(shù)據(jù)相加獲得的。
加法電路2382與寄存器402和與電路2362一起構(gòu)成數(shù)據(jù)累積電路。在16-16DCT和2-8-16DCT兩者中，從寄存器402饋送數(shù)據(jù)到與電路2362的一個(gè)輸入，與電路2362的另外一個(gè)輸入是從二進(jìn)制信號(hào)列產(chǎn)生電路(未示出)饋送的并且符合八運(yùn)算周期的從第一運(yùn)算周期到第八運(yùn)算周期順序的信號(hào)“0”、“1”、“1”、“0”、“1”、“1”以及“1”。累積的值從寄存器寄存器402輸出，它是通過在加法電路2382中，將從寄存器2342和寄存器2343輸出的并且饋送到加法電路2382的一個(gè)輸入端的數(shù)據(jù)與在前面一個(gè)時(shí)鐘在寄存器402中存儲(chǔ)的而且在下一個(gè)時(shí)鐘通過與電路2362饋送到加法電路2382的另外一個(gè)輸入端的數(shù)據(jù)相加獲得的。
加法電路2383與寄存器403和與電路2363一起構(gòu)成數(shù)據(jù)累積電路。在16-16DCT和2-8-16DCT兩者中，從寄存器403饋送數(shù)據(jù)到與電路2363的一個(gè)輸入，與電路2363的另外一個(gè)輸入是從二進(jìn)制信號(hào)列產(chǎn)生電路(未示出)饋送的并且符合八運(yùn)算周期的從第一運(yùn)算周期到第八運(yùn)算周期順序的信號(hào)“0”、“1”、“1”、“0”、“1”、“1”以及“1”。累積的值從寄存器403輸出，它是通過在加法電路2382中，將從寄存器2344到寄存器2347輸出到加法電路2383的第一輸入端的數(shù)據(jù)與在前面一個(gè)時(shí)鐘在寄存器403中存儲(chǔ)的而且在下一個(gè)時(shí)鐘通過與電路2363饋送到加法電路2383的第五輸入端的數(shù)據(jù)相加獲得的。
加法電路2384，在16-16DCT情況下，對(duì)從寄存器2348到寄存器23415輸出的數(shù)據(jù)執(zhí)行加法運(yùn)算并且將結(jié)果存入寄存器404，以及在2-8-16DCT情況下，與寄存器2348到寄存器23415和與電路2365一起構(gòu)成累積電路。即，在16-16DCT情況下，與電路2365的一個(gè)輸入被饋送從寄存器405輸出的數(shù)據(jù)而與電路2365的另外一個(gè)輸入被二進(jìn)制列產(chǎn)生電路(未示出)饋送八運(yùn)算周期的第一運(yùn)算周期到第八運(yùn)算周期中的信號(hào)“0”，而在2-8-16DCT情況下，被饋送信號(hào)“0”、“1”、“0”和“1”、“0”、“1”、“0”以及“1”，它們對(duì)應(yīng)于八運(yùn)算周期的從第一運(yùn)算周期到第八運(yùn)算周期的順序，并且是由二進(jìn)制列產(chǎn)生電路(未示出)饋送的。
與電路2367的一個(gè)輸入被饋送來自寄存器234的數(shù)據(jù)，與電路2368的一個(gè)輸入被饋送來自寄存器234的數(shù)據(jù)，與電路2369的一個(gè)輸入被饋送來自寄存器3010的數(shù)據(jù)。在16-16DCT情況下，與電路2367、與電路2368以及與電路2369中每一個(gè)的另一個(gè)輸入端，在八運(yùn)算周期的第一運(yùn)算周期到第八運(yùn)算周期中，被二進(jìn)制列產(chǎn)生電路(未示出)饋送信號(hào)“0”，以及在2-8-16情況下，在八運(yùn)算周期的第一運(yùn)算周期到第八運(yùn)算周期中由二進(jìn)制列產(chǎn)生電路(未示出)饋送信號(hào)“1”。
在16-16DCT情況下，在八運(yùn)算周期的每一運(yùn)算周期從每一寄存器2348到寄存器23415按順序輸出的數(shù)據(jù)，在每個(gè)運(yùn)算周期中被饋送到加法電路2384的第一輸入到第八輸入中的一個(gè)，并且受到加法運(yùn)算然后結(jié)果數(shù)據(jù)被按順序存入寄存器404，同時(shí)，在2-8-16DCT情況下，在八運(yùn)算周期的每一運(yùn)算周期中從每一寄存器23411到寄存器23415按順序輸出的并且被到加法電路2384的第四輸入到第八輸入中的一個(gè)輸入端的數(shù)據(jù)，被加到在前面一個(gè)時(shí)鐘存入寄存器404中儲(chǔ)存的數(shù)據(jù)上，并且在下一個(gè)時(shí)鐘通過在加法電路2384中的與電路2365饋送到加法電路2384的第九輸入端，并且從寄存器404輸出結(jié)果數(shù)據(jù)。
接下來，將參照?qǐng)D13到14描述第一實(shí)施例的16-16DCT以及2-4-8DCT的運(yùn)算操作。首先，將在下面說明16-16DCT的運(yùn)算操作。
在從MUX212按順序傳送的構(gòu)成16×16段數(shù)據(jù)塊的每一行中包含的每個(gè)十六段數(shù)據(jù)F0到數(shù)據(jù)F15(用于DCT輸入的數(shù)據(jù))是存入在第一寄存器組213中包含的每一寄存器141到寄存器1415。即，數(shù)據(jù)f0被存入構(gòu)成第一寄存器組213的141，數(shù)據(jù)f15存入寄存器142，數(shù)據(jù)f1存入寄存器143，數(shù)據(jù)f14存入寄存器144，數(shù)據(jù)f2存入寄存器145，數(shù)據(jù)f13存入寄存器146，數(shù)據(jù)f3存入寄存器147，數(shù)據(jù)f12存入寄存器148，數(shù)據(jù)f4存入寄存器148，數(shù)據(jù)f11存入寄存器1410，數(shù)據(jù)f5存入寄存器1411，數(shù)據(jù)f10存入寄存器1412，數(shù)據(jù)f6存入寄存器1413，數(shù)據(jù)f9存入寄存器1414，數(shù)據(jù)f7存入寄存器1415以及數(shù)據(jù)f8存入寄存器16。
因此，當(dāng)每一個(gè)十六段象素?cái)?shù)據(jù)被存入每一寄存器141到寄存器1416時(shí)，從加法電路181輸出數(shù)據(jù)f0+f5=e0，從加法電路182輸出數(shù)據(jù)f1+f14=e1，從加法電路183輸出數(shù)據(jù)f2+f13=e2，從加法電路184輸出數(shù)據(jù)f3+f12=e3從加法電路185輸出數(shù)據(jù)f4+f11=e4，從加法電路186輸出數(shù)據(jù)f5+f10=e5，從加法電路187輸出數(shù)據(jù)f6+f9=e6，從加法電路188輸出數(shù)據(jù)f7+f8=e7。
從減法電路201輸出數(shù)據(jù)f0-f15=e8，從減法電路202輸出數(shù)據(jù)f1-f14=e9，從減法電路203輸出數(shù)據(jù)f2-f13=e10，從減法電路204輸出數(shù)據(jù)f3-f12=e11，從減法電路205輸出數(shù)據(jù)f4-f11=e12，從減法電路206輸出數(shù)據(jù)f5-f10=e13，從減法電路207輸出數(shù)據(jù)f6-f9=e14，從減法電路208輸出數(shù)據(jù)f7-f8=e15。
從加法電路181輸出的數(shù)據(jù)e0被存在寄存器221中，從加法電路182輸出的數(shù)據(jù)e1被存在寄存器222中，從加法電路183輸出的數(shù)據(jù)e2被存在寄存器223中，從加法電路184輸出的數(shù)據(jù)e3被存在寄存器224中，從加法電路185輸出的數(shù)據(jù)e4被存在寄存器225中，從加法電路186輸出的數(shù)據(jù)e5被存在寄存器226中，從加法電路187輸出的數(shù)據(jù)e6被存在寄存器227中，從加法電路188輸出的數(shù)據(jù)e7被存在寄存器228中，從減法電路201輸出的數(shù)據(jù)e8被存在寄存器229中，從減法電路202輸出的數(shù)據(jù)e9被存在寄存器2210中，從減法電路203輸出的數(shù)據(jù)e10被存在寄存器2211中，從減法電路204輸出的數(shù)據(jù)e11被存在寄存器2212中，從減法電路205輸出的數(shù)據(jù)e12被存在寄存器2213中，從減法電路206輸出的數(shù)據(jù)e13被存在寄存器2214中，從減法電路207輸出的數(shù)據(jù)e14被存在寄存器2215中，從減法電路208輸出的數(shù)據(jù)e15被存在寄存器2216中。
從加法電路181到加法電路188輸出的數(shù)據(jù)e0到數(shù)據(jù)e7通過寄存器221到寄存器228被輸入到MUX2241到MUX2248，從MUX2241到MUX2248輸出下列數(shù)據(jù)。
在八運(yùn)算周期的每個(gè)運(yùn)算周期按順序從MUX2241輸出的八段數(shù)據(jù)e0、e3、e4、e7、e0、e3、e4以及e7被供應(yīng)給加/減法電路2261，而八運(yùn)算周期的每個(gè)運(yùn)算周期中從MUX2242按順序輸出的八段數(shù)據(jù)e1、e2、e5、e6、e1、e2、e5以及e6被供應(yīng)給供應(yīng)給加/減法電路2261，在八運(yùn)算周期的每個(gè)運(yùn)算周期中從加/減法電路2261按順序輸出數(shù)據(jù)e0+e1、數(shù)據(jù)e3+e2、數(shù)據(jù)e4+e5、數(shù)據(jù)e7+e6、數(shù)據(jù)e0-e1、數(shù)據(jù)e3-e2、數(shù)據(jù)e4-e5以及數(shù)據(jù)e7-e6，被存在寄存器301中。
在八運(yùn)算周期的每個(gè)運(yùn)算周期由MUX2243選擇在八操作周期的每個(gè)操作周期中從寄存器221到寄存器228輸出的八段數(shù)據(jù)e0、e1、e2、e3、e4、e5、e6以及e7，從MUX2243按順序輸出數(shù)據(jù)e0、e3、e4、e7、e1、e2、e5以及e6，并且存在寄存器302中。在八運(yùn)算周期的每個(gè)運(yùn)算周期由MUX2244選擇在八操作周期的每個(gè)操作周期中從寄存器221到寄存器228輸出的八段數(shù)據(jù)e0、e1、e2、e3、e4、e5、e6以及e7，從MUX2244按順序輸出數(shù)據(jù)e1、e2、e5、e6、e0、e3、e4以及e7，并且存在寄存器303中。在八運(yùn)算周期的每個(gè)運(yùn)算周期由MUX2245選擇在八操作周期的每個(gè)操作周期中從寄存器221到寄存器228輸出的八段數(shù)據(jù)e0、e1、e2、e3、e4、e5、e6以及e7，從MUX2245按順序輸出數(shù)據(jù)e0、e7、e5、e0、e6、e1、e4以及e3，并且存在寄存器304中。在八運(yùn)算周期的每個(gè)運(yùn)算周期由MUX2246選擇在八操作周期的每個(gè)操作周期中從寄存器221到寄存器228輸出的八段數(shù)據(jù)e0、e1、e2、e3、e4、e5、e6以及e7，從MUX2246按順序輸出數(shù)據(jù)e1、e6、e0、e6、e3、e4、e2以及e5，并且存在寄存器305中。在八運(yùn)算周期的每個(gè)運(yùn)算周期由MUX2247選擇在八操作周期的每個(gè)操作周期中從寄存器221到寄存器228輸出的八段數(shù)據(jù)e0、e1、e2、e3、e4、e5、e6以及e7，從MUX2247按順序輸出數(shù)據(jù)e2、e5、e3、e4、e0、e7、e6以及e1，并且存在寄存器306中。
在八運(yùn)算周期的每個(gè)運(yùn)算周期由MUX2248選擇在八操作周期的每個(gè)操作周期中從寄存器221到寄存器228輸出的八段數(shù)據(jù)e0、e1、e2、e3、e4、e5、e6以及e7，從MUX2248按順序輸出數(shù)據(jù)e3、e4、e6、e1、e2、e5、e0以及e7，并且存在寄存器307中。
在八運(yùn)算周期的每個(gè)運(yùn)算周期由MUX2249選擇在八操作周期的每個(gè)操作周期中從寄存器229到寄存器2212輸出的八段數(shù)據(jù)e8、e9、e10、e11、e12、e13、e14以及e15，從MUX2249按順序輸出數(shù)據(jù)e8、e13、e14、e12、e11、e9、e10以及e15，并且通過MUX281存在寄存器308中。在八運(yùn)算周期的每個(gè)運(yùn)算周期由MUX22410選擇在八操作周期的每個(gè)操作周期中從寄存器229到寄存器2212輸出的八段數(shù)據(jù)e8、e9、e10、e11、e12、e13、e14以及e15，從MUX22410按順序輸出數(shù)據(jù)e9、e8、e11、e10、e13、e12、e15以及e14，并且存在寄存器309中。在八運(yùn)算周期的每個(gè)運(yùn)算周期由MUX22411選擇在八操作周期的每個(gè)操作周期中從寄存器229到寄存器2212輸出的八段數(shù)據(jù)e8、e9、e10、e11、e12、e13、e14以及e15，從MUX22411按順序輸出數(shù)據(jù)e10、e12、e8、e14、e9、e15、e11以及e13，并且存在寄存器3010中。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX22412選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2212輸出的數(shù)據(jù)e8、e9、e10、e11、e12、e13、e14以及e15，從MUX22412順序地輸出數(shù)據(jù)e11、e14、e10、e8、e15、e13、e9和e12，并且存在寄存器3011中。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX22413選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2212輸出的數(shù)據(jù)e8、e9、e10、e11、e12、e13、e14以及e15，并且從MUX22413按順序輸出數(shù)據(jù)e12、e9、e13、e15、e8、e10、e14和e11，并且存在寄存器3012中。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX22414選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2212輸出的數(shù)據(jù)e8、e9、e10、e11、e12、e13、e14以及e15，并且從MUX22414按順序輸出數(shù)據(jù)e13、e11、e15、e9、e14、e8、e12和e10，并且存在寄存器3013中。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX22415選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2212輸出的數(shù)據(jù)e8、e9、e10、e11、e12、e13、e14以及e15，并且從MUX22415按順序輸出數(shù)據(jù)e14、e15、e12、e13、e19、e11、e8和e9，并且存在寄存器3014中。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX22416選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2212輸出的數(shù)據(jù)e1、e3、e5、e7、e9、e11、e13以及e15，并且從MUX22416按順序輸出數(shù)據(jù)e15、e10、e9、e11、e12、e14、e13和e8，并且存在寄存器3015中。
在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器301到寄存器307輸出的每一片數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中被每一相應(yīng)的固定系數(shù)乘法電路2321到2327中的每一相應(yīng)的固定系數(shù)P7、P11、P13、P3、P9，P5和P1相乘，并且被存入每一相應(yīng)的寄存器2341到寄存器2347。即，在八運(yùn)算周期的每個(gè)運(yùn)算周期中按順序存入寄存器2341的每一片數(shù)據(jù)經(jīng)歷在加法電路2381中的加運(yùn)算，而結(jié)果數(shù)據(jù)被存入寄存器401。
在八運(yùn)算周期的第一運(yùn)算周期從加法電路2381輸出數(shù)據(jù)(e0+e1)P7，在八運(yùn)算周期的第二運(yùn)算周期輸出數(shù)據(jù)(e0+e1+e3+e2)P7，在八運(yùn)算周期的第三運(yùn)算周期輸出數(shù)據(jù)(e0+e1+e3+e2+e4+e5)P7，在八運(yùn)算周期的第四運(yùn)算周期輸出數(shù)據(jù)(e0+e1+e3+e2+e4+e5＋e7+e6)P7，在八運(yùn)算周期的第五運(yùn)算周期輸出數(shù)據(jù)(e0-e1)P7，在八運(yùn)算周期的第六運(yùn)算周期輸出數(shù)據(jù)(e0-e1+e3-e2)P7，在八運(yùn)算周期的第七運(yùn)算周期輸出數(shù)據(jù)(e0-e1+e3-e2+e4-e5)P7，在八運(yùn)算周期的第八運(yùn)算周期輸出數(shù)據(jù)(e0-e1+e3-e2+e4-e5+e7-e6)P7。在八運(yùn)算周期的每個(gè)運(yùn)算周期從加法電路2381輸出的數(shù)據(jù)中的第四運(yùn)算周期和第八運(yùn)算周期中輸出的數(shù)據(jù)表示在公式(65)中表達(dá)的運(yùn)算值F0和運(yùn)算值F8，它被顯示為在寄存器401的輸出線路的下部F0和F8，在第一運(yùn)算周期到第三運(yùn)算周期和第五運(yùn)算周期到第七運(yùn)算周期輸出的數(shù)據(jù)表示未定義值，它們是由圖14中的寄存器401的輸出線路的右下部的星號(hào)標(biāo)記“*”所示。
按順序存入寄存器2342和寄存器2343的每片數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中在加法電路2382中中經(jīng)歷加法運(yùn)算，而結(jié)果數(shù)據(jù)被存入寄存器402。
在八運(yùn)算周期的第一運(yùn)算周期從加法電路2382輸出數(shù)據(jù)e0P11+e1P3，在八運(yùn)算周期的第二運(yùn)算周期輸出數(shù)據(jù)e0P11+e1P3-e3P11-e2P3，在八運(yùn)算周期的第三運(yùn)算周期輸出數(shù)據(jù)e0P11+e1P3-e3P11-e2P3-e4P11-e5P3，在八運(yùn)算周期的第四運(yùn)算周期輸出數(shù)據(jù)e0P11-e1P3-e3P11-e2P3-e4P11-e5P3+e7P11+e6P3，在八運(yùn)算周期的第五運(yùn)算周期輸出數(shù)據(jù)-e1P11+e0P3，在八運(yùn)算周期的第六運(yùn)算周期輸出數(shù)據(jù)-e1P11+e0P3+e2P11-e3P3，在八運(yùn)算周期的第七運(yùn)算周期輸出數(shù)據(jù)-e1P11+e0P3+e2P11-e3P3-e5P11-e4P3，在八運(yùn)算周期的第八運(yùn)算周期輸出數(shù)據(jù)-e1P11+e0P3+e2P11-e3P3-e5P11-e4P3-e6P11＋e7P3。
在八運(yùn)算周期的每個(gè)運(yùn)算周期中從加法電路2382輸出的數(shù)據(jù)中，在第四運(yùn)算周期和第八運(yùn)算周期輸出的數(shù)據(jù)表示在公式(65)中表達(dá)的運(yùn)算值F2和運(yùn)算值F6，它們被顯示為在寄存器402的輸出線路的右下部的F2和F6，在第一運(yùn)算周期到第三運(yùn)算周期和第五運(yùn)算周期到第七運(yùn)算周期輸出的數(shù)據(jù)表示未定義值，它們是由圖14中的寄存器402的輸出線路的右下部的星號(hào)標(biāo)記″*″所示。
按順序存入寄存器2344到寄存器2347的每片數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中在加法電路2383中經(jīng)歷加法運(yùn)算，而結(jié)果數(shù)據(jù)被存入寄存器403。
在八運(yùn)算周期的第一運(yùn)算周期從加法電路2383輸出數(shù)據(jù)e0P13+e1P9+e2P5+e3P1，在八運(yùn)算周期的第二運(yùn)算周期輸出數(shù)據(jù)e0P13+e1P9+e2P5+e3P1-e7P13-e6P9-e5PX-e4P1，在八運(yùn)算周期的第三運(yùn)算周期輸出數(shù)據(jù)e5P13-e0P9+e3P5+e6P1，在八運(yùn)算周期的第四運(yùn)算周期輸出數(shù)據(jù)e5P13+e0P9+e3P5+e6P1-e2P13-e6P9-e4P5-e1P1，在八運(yùn)算周期的第五運(yùn)算周期輸出數(shù)據(jù)e6P13+e2P9+e0P5+e3P1，在八運(yùn)算周期的第六運(yùn)算周期輸出數(shù)據(jù)e6P13+e2P9+e0P5-e3P1-e1P13-e4P9-e7P5-e5P1，在八運(yùn)算周期的第七運(yùn)算周期輸出數(shù)據(jù)e4P13+e2P9-e1P5+e0P1，在八運(yùn)算周期的第八運(yùn)算周期輸出數(shù)據(jù)e4P13+e2P9-e1P5+e0P1-e3P13-e5P9+e6P5-e7P1。
在八運(yùn)算周期的每個(gè)運(yùn)算周期中從加法電路2383輸出的數(shù)據(jù)中，在第二運(yùn)算周期、第四運(yùn)算周期、第六運(yùn)算周期和第八運(yùn)算周期輸出的數(shù)據(jù)表示在公式(65)中表達(dá)的運(yùn)算值F10、運(yùn)算值F14、運(yùn)算值值F4和運(yùn)算值F12，它們被顯示為在寄存器402的輸出線路的右下部的F10、F14、F4和F12，在第一運(yùn)算周期，第三運(yùn)算周期，第五運(yùn)算周期，第七運(yùn)算周期輸出的數(shù)據(jù)表示未定義值，它們是由圖14中的寄存器403的輸出線路的右下部的星號(hào)標(biāo)記″*″所示。
按順序存入寄存器2348到寄存器23415的每片數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中在加法電路2384中經(jīng)歷加法運(yùn)算，而結(jié)果數(shù)據(jù)被存入寄存器404。
在八運(yùn)算周期的第一運(yùn)算周期從加法電路2384輸出數(shù)據(jù)e8P14+e9P12+e10P10+e11P8+e12P6+e13P4+e14P2+e15P0，在八運(yùn)算周期的第二運(yùn)算周期輸出數(shù)據(jù)-e13P14+e8P12-e12P10+e9P6-e11P4-e15P2+e10P0，在八運(yùn)算周期的第三運(yùn)算周期輸出數(shù)據(jù)e14P14-e11P12+e8P10-e10P8+e13P6+e15P4-e12P2+e9P0，在八運(yùn)算周期的第四運(yùn)算周期輸出數(shù)據(jù)e12P14-e10P12-e14P10+e8P8-e15P6-e9P4+e13P2+e11P0，在八運(yùn)算周期的第五運(yùn)算周期輸出數(shù)據(jù)e11P14-e13P12-e9P10+e15P8-e8P6+e14P4-e10P2-e12P0，在八運(yùn)算周期的第六運(yùn)算周期輸出數(shù)據(jù)-e9P14-e12P12-e15P10+e13P8+e10P6+e8P4+e11P2+e14P0，在八運(yùn)算周期的第七運(yùn)算周期輸出數(shù)據(jù)e10P14+e15P12-e11P10-e9P8-e14P6+e12P4+e8P2+e13P0，在八運(yùn)算周期的第八運(yùn)算周期輸出數(shù)據(jù)-e15P14+e14P12-e13P10-e12P8-e11P6+e10P4-e9P2+e8P0。在八運(yùn)算周期的每一運(yùn)算周期從加法電路2384輸出的數(shù)據(jù)分別地表示公式(65)中的運(yùn)算值F1、F3、F5、F7、F9、F11、F13和F15，它們被顯示為圖14中的寄存器404的輸出線路右下部的F1、F3、F5、F7、F9、F11、F13和F15。
通過完成上面的算術(shù)運(yùn)算，在構(gòu)成16×16數(shù)據(jù)塊的一個(gè)行中包含的八段數(shù)據(jù)上的初次16-16DCT結(jié)束。在構(gòu)成16×16數(shù)據(jù)塊的下一個(gè)行后續(xù)的每一行執(zhí)行如在上面所描述的相同的初次16-16DCT，其后對(duì)構(gòu)成16×16數(shù)據(jù)塊的所有的八行上的16-16DCT以類似的方式結(jié)束。在對(duì)所有的八行完成初次16-16DCT之后，在構(gòu)成16×16數(shù)據(jù)塊的八數(shù)據(jù)列的每個(gè)列上執(zhí)行二次16-16DCT。通過完成二次16-16DCT獲得的變換系數(shù)數(shù)據(jù)被用于輸入的16×16象素?cái)?shù)據(jù)的壓縮。因此，通過使用變換系數(shù)數(shù)據(jù)能夠進(jìn)行被壓縮的象素?cái)?shù)據(jù)的傳送，該變換系數(shù)數(shù)據(jù)是通過在一圖像內(nèi)的16×16象素?cái)?shù)據(jù)執(zhí)行初次16-16DCT和二次16-16DCT獲得的，該圖像是將用于16×16象素?cái)?shù)據(jù)塊壓縮傳送的。
接下來，將描述2-8-16DCT的運(yùn)算。從MUX212按順序傳送的構(gòu)成16×16數(shù)據(jù)塊的每個(gè)行的每個(gè)十六段數(shù)據(jù)F0到數(shù)據(jù)F15(用于DCT的輸入數(shù)據(jù))是存入在第一寄存器組213中包含的每一寄存器141到寄存器1415。
當(dāng)每一十六段象素?cái)?shù)據(jù)f0到象素?cái)?shù)據(jù)f15被存入每一寄存器141到寄存器1416時(shí)，從加法電路181輸出數(shù)據(jù)f0+f1=g0，從加法電路182輸出數(shù)據(jù)f2+f3=g1，從加法電路183輸出數(shù)據(jù)f4+f5=g2，從加法電路184輸出數(shù)據(jù)f6+f7=g3，從加法電路185輸出數(shù)據(jù)f8+f9=g4，從加法電路186輸出數(shù)據(jù)f10+f11=g5，從加法電路187輸出數(shù)據(jù)f12+f13=g6，從加法電路188輸出數(shù)據(jù)f14+f15=g7。從減法電路201輸出數(shù)據(jù)f0-f1，從減法電路202輸出數(shù)據(jù)f2-f3=g9，從減法電路203輸出數(shù)據(jù)f4-f5=g10，從減法電路204輸出數(shù)據(jù)f6-f7=g11，從減法電路205輸出數(shù)據(jù)f8-f9=g12，從減法電路206輸出數(shù)據(jù)f10-f11=g13從減法電路207輸出數(shù)據(jù)f12-f13=g14，從減法電路208輸出數(shù)據(jù)f14-f15=g15。從減法電路201輸出數(shù)據(jù)f0-f1，從減法電路202輸出數(shù)據(jù)f2-f3=g9，從減法電路203輸出數(shù)據(jù)f4-f5=g10，從減法電路204輸出數(shù)據(jù)f6-f7=g11，從減法電路205輸出數(shù)據(jù)f8-f9=g12，從減法電路206輸出數(shù)據(jù)f10-f11=g13從減法電路207輸出數(shù)據(jù)f12-f13=g14，從減法電路208輸出數(shù)據(jù)f14-f15=g15。
從加法電路181輸出的數(shù)據(jù)g0被存入寄存器221，從加法電路182輸出的數(shù)據(jù)g1被存入寄存器222，從加法電路183輸出的數(shù)據(jù)g2被存入寄存器223，從加法電路184輸出的數(shù)據(jù)g3被存入寄存器224，從加法電路185輸出的數(shù)據(jù)g4被存入寄存器225，從加法電路186輸出的數(shù)據(jù)g5被存入寄存器226，從加法電路187輸出的數(shù)據(jù)g6被存入寄存器227，從加法電路188輸出的數(shù)據(jù)g7被存入寄存器228。
從減法電路201輸出的數(shù)據(jù)g8被存入寄存器229，從減法電路202輸出的數(shù)據(jù)g9被存入寄存器2210，從減法電路203輸出的數(shù)據(jù)g10被存入寄存器2211，從減法電路204輸出的數(shù)據(jù)g11被存入寄存器2212，從減法電路205輸出的數(shù)據(jù)g12被存入寄存器2213，從減法電路206輸出的數(shù)據(jù)g13被存入寄存器2214，從減法電路207輸出的數(shù)據(jù)g14被存入寄存器2211，從減法電路208輸出的數(shù)據(jù)g15被存入寄存器2216。
當(dāng)從加法電路181到加法電路188輸出的數(shù)據(jù)g0到數(shù)據(jù)g7通過寄存器221到寄存器228被輸入到MUX2241到MUX2248時(shí)，從MUX2241到MUX2248輸出下列數(shù)據(jù)。當(dāng)在八運(yùn)算周期的每個(gè)運(yùn)算周期從MUX2241按順序輸出的八段數(shù)據(jù)g0、g3、g4、g7、g0、g3、g4和g7被供應(yīng)給加/減法電路2261，而八段數(shù)據(jù)g1、g2、g5、g6、g1、g2、g5和g6被供應(yīng)給加/減法電路2261時(shí)，按順序輸出數(shù)據(jù)g0+g1、數(shù)據(jù)g3+g2、數(shù)據(jù)g5+g4、數(shù)據(jù)g7+g6、數(shù)據(jù)g1-g0、數(shù)據(jù)g3-g2、數(shù)據(jù)g5-g4和數(shù)據(jù)g7-g6，并且存入寄存器301。
在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX2243選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)g0、g3、g4、g7、g0、g3、g4和g7，并且從MUX2243按順序輸出每個(gè)數(shù)據(jù)g0、g7、g3、g4、g1、g2、g5和g6，并且存入寄存器302。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX2244選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)g0、g1、g2、g3、g4、g5、g6和g7，并且從MUX2244按順序輸出每個(gè)數(shù)據(jù)g1、g2、g5、g6、g0、g3、g4和g7，并且存入寄存器303。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX2245選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)g0、g1、g2、g3、g4、g5、g6和g7，并且從MUX2245按順序輸出每個(gè)數(shù)據(jù)g2、g5、g1、g6、g0、g7、g3和g4，并且存入寄存器304。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX2246選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)g0、g1、g2、g3、g5、g5、g6和g7，并且從MUX2246按順序輸出每個(gè)數(shù)據(jù)g0、g7、g3、g4、g1、g6、g2和g5，并且存入寄存器305。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX2247選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)g0、g1、g2、g3、g6、g6、g6和g7，并且從MUX2247按順序輸出每個(gè)數(shù)據(jù)g3、g4、g0、g7、g2、g5、g1和g6，并且存入寄存器306。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX2248選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)g0、g1、g2、g3、g4、g5、g6和g7，并且從MUX2248按順序輸出每個(gè)數(shù)據(jù)g1、g6、g2、g5、g3、g4、g0和g7，并且存入寄存器307。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX2249選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)g8、g8、g10、g11、g12、g13、g14和g15，并且從MUX2249按順序輸出每個(gè)數(shù)據(jù)g8、g11、g12、g15、g8、g11、g12和g15，并且存入寄存器308。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX22410選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)g8、g9、g10、g11、g12、g13、g14和g15，并且從MUX22410按順序輸出每個(gè)數(shù)據(jù)g8、g15、g11、g12、g9、g10、g13和g14，并且存入寄存器309。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX22411選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)g8、g9、g10、g11、g12、g13、g14和g15，并且從MUX22411按順序輸出每個(gè)數(shù)據(jù)g9、g10、g13、g14、g8、g11、g12和g15，并且存入寄存器3010。
在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX22412選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)g8、g9、g10、g11、g12、g13、g14和g15，并且從MUX22412按順序輸出每個(gè)數(shù)據(jù)g8、g15、g10、g13、g9、g14、g11和g12，并且存入寄存器3011。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX22413選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)g8、g9、g10、g11、g12、g13、g14和g15，并且從MUX22413按順序輸出每個(gè)數(shù)據(jù)g9、g14、g8、g15、g11、g12、g10和g13，并且存入寄存器3012。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX22414選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)g8、g9、g10、g11、g12、g13、g14和g15，并且從MUX22414按順序輸出每個(gè)數(shù)據(jù)g10、g13、g11、g12、g8、g15、g9和g14，并且存入寄存器3013。
在八運(yùn)算周期的每個(gè)運(yùn)算周期中MUX22415未選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)g8、g9、g10、g11、g12、g13、g14和g15，并且數(shù)據(jù)“0”被選擇八次并按順序輸出然后存入寄存器3014。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX22416選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)g8、g9、g10、g11、g12、g13、g14和g15，并且從MUX22416按順序輸出每個(gè)數(shù)據(jù)g11、g12、g9、g14、g10、g13、g8和g15，并且存入寄存器3015。
在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器301到寄存器307輸出的每一片數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中被每一相應(yīng)的固定系數(shù)乘法電路2321到2327中的每一相應(yīng)的固定系數(shù)P7、P11、P3、P13、P9,P5和P1相乘，并且被存入每一相應(yīng)的寄存器2341到寄存器2347。按順序存入寄存器2341的每一數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中在加法電路2381中經(jīng)歷加法運(yùn)算，而結(jié)果數(shù)據(jù)被存入寄存器401。
在八運(yùn)算周期的第一運(yùn)算周期從加法電路2381輸出數(shù)據(jù)(g0+g1)P7，在八運(yùn)算周期的第二運(yùn)算周期輸出數(shù)據(jù)(g0+g1+g3+g2)P7，在八運(yùn)算周期的第三運(yùn)算周期輸出數(shù)據(jù)(g0+g1+g3+g2+g4+g5)P7，在八運(yùn)算周期的第四運(yùn)算周期輸出數(shù)據(jù)(g0+g1+g3+g2+g4+g5+g7+g6)P7，在八運(yùn)算周期的第五運(yùn)算周期輸出數(shù)據(jù)(g0-g1)P7，在八運(yùn)算周期的第六運(yùn)算周期輸出數(shù)據(jù)(g0-g1+g3-g2)P7，在八運(yùn)算周期的第七運(yùn)算周期輸出數(shù)據(jù)(g0-g1+g3-g2+g4-g5)P7，在八運(yùn)算周期的第八運(yùn)算周期輸出數(shù)據(jù)(g0-g1+g3-g2+g4-g5+g7-g6)P7。在八運(yùn)算周期的每個(gè)運(yùn)算周期中從加法電路2381輸出的數(shù)據(jù)中，在第四運(yùn)算周期和第八運(yùn)算周期輸出的數(shù)據(jù)表示在公式(66)中表達(dá)的運(yùn)算值F0和運(yùn)算值F4，它們被顯示為在寄存器401的輸出線路的左下部的F0和F4，在第一運(yùn)算周期到第三運(yùn)算周期和第五運(yùn)算周期到第七運(yùn)算周期輸出的數(shù)據(jù)表示未定義值，它們是由圖14中的寄存器401的輸出線路的左下部的星號(hào)標(biāo)記“*”所示。
按順序存入寄存器2342和寄存器2343的每個(gè)數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中在加法電路2382中經(jīng)歷加法運(yùn)算，而結(jié)果數(shù)據(jù)被存入寄存器402。
在八運(yùn)算周期的第一運(yùn)算周期從加法電路2382輸出數(shù)據(jù)g0P11+g1P3，在八運(yùn)算周期的第二運(yùn)算周期輸出數(shù)據(jù)g0P11+g1P3+g7P11-g2P3，在八運(yùn)算周期的第三運(yùn)算周期輸出數(shù)據(jù)g0P11+g1P3+g7P11-g2P3-g3P11-g5P3，在八運(yùn)算周期的第四運(yùn)算周期輸出數(shù)據(jù)g0P11+g1P3+g7P11-g2P3-g3P11-g5P3-g4P11+g6P3，在八運(yùn)算周期的第五運(yùn)算周期輸出數(shù)據(jù)-g1P11+g1P11++g1P11+g0P3，在八運(yùn)算周期的第六運(yùn)算周期輸出數(shù)據(jù)-g1P11+g0P3+g2P11-g3P3，在八運(yùn)算周期的第七運(yùn)算周期輸出數(shù)據(jù)-g1P11+g0P3+g2P11-g3P3+g5P11-g4P3，在八運(yùn)算周期的第八運(yùn)算周期輸出數(shù)據(jù)-g1P11+g0P3+g2P11-g3P3+g5P11-g4P3-g6P11+g7P3。在八運(yùn)算周期的每個(gè)運(yùn)算周期中從加法電路2382輸出的數(shù)據(jù)中，在第四運(yùn)算周期和第八運(yùn)算周期輸出的數(shù)據(jù)表示在公式(66)中表達(dá)的運(yùn)算值F0和運(yùn)算值F4，它們被顯示為在寄存器402的輸出線路的左下部的F2和F6，在第一運(yùn)算周期到第三運(yùn)算周期和第五運(yùn)算周期到第七運(yùn)算周期輸出的數(shù)據(jù)表示未定義值，它們是由圖14中的寄存器402的輸出線路的左下部的星號(hào)標(biāo)記“*”所示。
按順序存入寄存器2344到寄存器2347的每個(gè)數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中在加法電路2383中經(jīng)歷加法運(yùn)算，而結(jié)果數(shù)據(jù)被存入寄存器403。
在八運(yùn)算周期的第一運(yùn)算周期從加法電路2383輸出數(shù)據(jù)-g0P13+g0P9-g3P5-g1P1，在八運(yùn)算周期的第二操作周期輸出數(shù)據(jù)-g2P13+g0P9-g3P5-g1P1+g5P13-g7P9+g4P5+g6P1，在八運(yùn)算周期的第三運(yùn)算周期輸出數(shù)據(jù)-g1P13+g3P9+g0P5+g2P1，在八運(yùn)算周期的第四運(yùn)算周期輸出數(shù)據(jù)-g1P13+g3P9+g0P5+g2P1+g6P13-g4P9-g7P5-g5P1，八運(yùn)算周期的第五運(yùn)算周期輸出數(shù)據(jù)g0P13+g1P9+g2P5+g3P1，在八運(yùn)算周期的第六運(yùn)算周期輸出數(shù)據(jù)g0P13+g1P9+g2P5+g3P1-g7P13-g6P9-g5P5-g4P1，在八運(yùn)算周期的第七運(yùn)算周期輸出數(shù)據(jù)-g3P13+g2P9-g1P5+g0P1，在第八運(yùn)算周期輸出數(shù)據(jù)+g0P9-g1P5+g0P1+g4P13-g5P9+g6P5-g7P1。在八運(yùn)算周期的每個(gè)運(yùn)算周期中從加法電路2383輸出的數(shù)據(jù)中，在第二運(yùn)算周期、第四運(yùn)算周期、第六運(yùn)算周期和第八運(yùn)算周期輸出的數(shù)據(jù)表示在公式(66)中表達(dá)的運(yùn)算值F3、運(yùn)算值F5、運(yùn)算值F1和運(yùn)算值F7，它們被顯示為在寄存器403的輸出線路的左下部的F3、F5、F1和F7，在第一運(yùn)算周期，第三運(yùn)算周期，第五運(yùn)算周期，第七運(yùn)算周期輸出的數(shù)據(jù)表示未定義值，它們是由圖14中的寄存器403的輸出線路的左下部的星號(hào)標(biāo)記“*”所示。
從MUX2249和22415輸出的每個(gè)數(shù)據(jù)，在已經(jīng)在加/減法電路2261中經(jīng)歷加法運(yùn)算和減法操作并且已經(jīng)通過MUX281被存在寄存器309以及由P14/P7固定乘法電路2328相乘之后，在八運(yùn)算周期的每個(gè)運(yùn)算周期在加法電路2385中經(jīng)歷加法運(yùn)算并且被存在寄存器405中。
在八運(yùn)算周期的第一運(yùn)算周期從加法電路2385輸出數(shù)據(jù)(g8+g9)，在八運(yùn)算周期的第二運(yùn)算周期輸出數(shù)據(jù)(g8+g9+g11+g10)P7，在八運(yùn)算周期的第三運(yùn)算周期輸出數(shù)據(jù)(g8+g9+g11+g10+g12+g13)P7，在八運(yùn)算周期的第四運(yùn)算周期輸出數(shù)據(jù)(g8+g9+g11+g10+g12+g13+g15+g14)P7，在八運(yùn)算周期的第五運(yùn)算周期輸出數(shù)據(jù)(g8-g9)，在八運(yùn)算周期的第六運(yùn)算周期輸出數(shù)據(jù)(g8-g9+g11-g10)P7，在第七運(yùn)算周期輸出數(shù)據(jù)(g8-g9+g11-g10+g12-g13)P7，以及在第八運(yùn)算周期輸出數(shù)據(jù)(g8-g9+g11-g10+g12-g13+g15-g14)P7。在八運(yùn)算周期的每個(gè)運(yùn)算周期中從加法電路2385輸出的數(shù)據(jù)中，在第四運(yùn)算周期和第八運(yùn)算周期輸出的數(shù)據(jù)表示在公式(66)中表達(dá)的運(yùn)算值F8和運(yùn)算值F12，它們被顯示為在寄存器405的輸出線路的左下部的F8和F12，在第一運(yùn)算周期到第三運(yùn)算周期和第五運(yùn)算周期到第七運(yùn)算周期輸出的數(shù)據(jù)表示未定義值，它們是由圖14中的寄存器405的輸出線路的左下部的星號(hào)標(biāo)記“*”所示。
按順序存入寄存器2349到寄存器23410的每個(gè)數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中在加法電路2386中經(jīng)歷加法運(yùn)算，而被存入寄存器406。在八運(yùn)算周期的第一運(yùn)算周期從加法電路2386輸出數(shù)據(jù)g8P11+g9P3，在八運(yùn)算周期的第二運(yùn)算周期輸出數(shù)據(jù)g8P11+g9P3+g15P11-g10P3，在八運(yùn)算周期的第三運(yùn)算周期輸出數(shù)據(jù)g8P11+g9P3+g15P11-g10P3-g11P11-g13P3，在八運(yùn)算周期的第四運(yùn)算周期輸出數(shù)據(jù)g8P11+g9P3+g15P11-g10P3-g11P11-g13P3-g12P11+g14P3，在八運(yùn)算周期的第五運(yùn)算周期輸出數(shù)據(jù)-g8P11+g9P3，在八運(yùn)算周期的第六運(yùn)算周期輸出數(shù)據(jù)-g9P11+g8P3+g10P11+g11P3，在八運(yùn)算周期的第七運(yùn)算周期輸出數(shù)據(jù)-g9P11+g8P3+g10P11+g11P3+g13P11+g12P3，在八運(yùn)算周期的第八運(yùn)算周期輸出數(shù)據(jù)-g9P11+g8P3+g10P11+g11P3+g13P11+g12P3-g14P11+g15P3。在八運(yùn)算周期的每個(gè)運(yùn)算周期中從加法電路2386輸出的數(shù)據(jù)中，在第四運(yùn)算周期和第八運(yùn)算周期輸出的數(shù)據(jù)表示在公式(66)中表達(dá)的運(yùn)算值F10和運(yùn)算值F14，它們被顯示為在寄存器403的輸出線路的左下部的F10和F14，在第一運(yùn)算周期到第三運(yùn)算周期和第五運(yùn)算周期到第七運(yùn)算周期輸出的數(shù)據(jù)表示未定義值，它們是由圖14中的寄存器403的輸出線路的左下部的星號(hào)標(biāo)記“*”所示。從MUX22412、MUX22413、MUX22414以及MUX22416輸出的每個(gè)數(shù)據(jù)被存入寄存器3011、寄存器3012、寄存器3013和寄存器3015，然后被在每一相應(yīng)的P8/P13固定系數(shù)乘法電路23211、P6/P9固定系數(shù)乘法電路23212、P4/P5固定系數(shù)乘法電路23213和P0/P1固定系數(shù)乘法電路23215中的每個(gè)固定系數(shù)P13、固定系數(shù)P9，固定系數(shù)P5和固定系數(shù)P1相乘。每一結(jié)果數(shù)據(jù)被存在寄存器23411到寄存器23415中，在八運(yùn)算周期的每個(gè)運(yùn)算周期經(jīng)歷加法運(yùn)算然后被存在寄存器404中。
在八運(yùn)算周期的第一運(yùn)算周期從加法電路2384輸出數(shù)據(jù)數(shù)據(jù)g8P13+g9P9+g10P5+g11P1，在八運(yùn)算周期的第二運(yùn)算周期輸出數(shù)據(jù)g8P13+g9P9+g10P5+g11P1-g15P13-g14P9-g13P5-g12P1，在八運(yùn)算周期的第三運(yùn)算周期輸出數(shù)據(jù)-g10P13+g8P9-g11P5-g9P1，在八運(yùn)算周期的第四運(yùn)算周期輸出數(shù)據(jù)-g10P13+g0P9-g11P5-g9P1+g13P13-g15P9+g10P5+g1P1，在八運(yùn)算周期的第五運(yùn)算周期輸出數(shù)據(jù)-g9P13+g11P9+g8P3+g10P1，在八運(yùn)算周期的第六運(yùn)算周期輸出數(shù)據(jù)-g9P13+g11P9+g8P5+g10P1+g14P13-g12P9-g15P5-g13P1，在八運(yùn)算周期的第七運(yùn)算周期輸出數(shù)據(jù)-g11P13+g10P9-g9P5+g8P1以及在第八運(yùn)算周期輸出數(shù)據(jù)-g11P13+g10P9-g9P5+g8P1+g12P12-g13P9+g14P5-g15P1。在八運(yùn)算周期的每個(gè)運(yùn)算周期中從加法電路2384輸出的數(shù)據(jù)中，在第二運(yùn)算周期、第四運(yùn)算周期、第六運(yùn)算周期和第八運(yùn)算周期輸出的數(shù)據(jù)表示在公式(66)中表達(dá)的F11、F13、F15，它們被顯示為在寄存器404的輸出線路的左下部的F11、F13、F15，在第一運(yùn)算周期，第三運(yùn)算周期，第五運(yùn)算周期，第七運(yùn)算周期輸出的數(shù)據(jù)表示未定義值，它們是由圖14中的寄存器404的輸出線路的左下部的星號(hào)標(biāo)記“*”所示。
通過完成上面的算術(shù)運(yùn)算，在構(gòu)成16×16數(shù)據(jù)塊的一個(gè)行中包含的十六段數(shù)據(jù)上的初次2-4-16DCT結(jié)束。在構(gòu)成16×16數(shù)據(jù)塊的下一個(gè)行后續(xù)的每一行執(zhí)行如在上面所描述的相同的初次2-8-16DCT，其后對(duì)構(gòu)成8×8數(shù)據(jù)塊的所有的八行上的2-4-16DCT以類似的方式結(jié)束。在完成對(duì)所有的十六行的初次2-8-16DCT之后，對(duì)構(gòu)成16×16數(shù)據(jù)塊的十六數(shù)據(jù)列的每個(gè)列執(zhí)行二次2-8-16DCT。通過完成二次2-8-16DCT獲得的變換系數(shù)數(shù)據(jù)被用于輸入的16×16象素?cái)?shù)據(jù)的壓縮。因此，通過使用變換系數(shù)數(shù)據(jù)能夠進(jìn)行被壓縮的象素?cái)?shù)據(jù)的傳送，該變換系數(shù)數(shù)據(jù)是通過在一圖像內(nèi)的16×16象素?cái)?shù)據(jù)執(zhí)行初次2-8-16DCT和二次2-8-16DCT獲得的，該圖像是將用于16×16象素?cái)?shù)據(jù)塊壓縮傳送的。
因此，根據(jù)第三實(shí)施例，由于16-16IDCT/2-8-16IDCT器件被配置為，在16-16DCT電路中使用的部分固定系數(shù)被使用作為2-8-16DCT中所需的固定系數(shù)乘法電路，所以，甚至在用于16-16DCT器件和2-8-16DCT器件的整個(gè)裝置尺寸小型化的情況下，在16-16DCT器件中通過管道處理型算術(shù)運(yùn)算獲得的高速計(jì)算特性可以被完全地保持。第四實(shí)施例圖15是局部地示出根據(jù)發(fā)明第四實(shí)施例的16-16/2-8-16IDCT器件的電結(jié)構(gòu)的概要的方塊圖。圖16是局部地示出根據(jù)本發(fā)明第四實(shí)施例的16-16/2-8-16IDCT器件的電結(jié)構(gòu)的概要的方塊圖。通過在圖16中的線Ⅱ-Ⅱ上疊加圖15中的線Ⅱ-Ⅱ，可以示出16-16DCT/2-8-16DCT器件的整個(gè)結(jié)構(gòu)。第四實(shí)施例的結(jié)構(gòu)與第三實(shí)施例的結(jié)構(gòu)有很大不同，即，為了從在第三實(shí)施例中通過對(duì)輸入數(shù)據(jù)執(zhí)行16-16/2-8-16DCT按照16-16/2-8-16DCT被壓縮的圖像數(shù)據(jù)的原始圖像，對(duì)該被壓縮圖像數(shù)據(jù)執(zhí)行16-16/2-8-16IDCT。本實(shí)施例的16-16IDCT/2-8-16IDCT，在16-16IDCT情況下，根據(jù)通過解壓縮和重新整理公式(18)獲得的一判定公式(69)執(zhí)行算術(shù)運(yùn)算，在2-8-16DCT情況下，根據(jù)通過解壓縮和重新整理公式(22)獲得的一判定公式(70)執(zhí)行算術(shù)運(yùn)算。在判定公式(69)中的值h0到值h15是由公式(71)給出的，在判定公式(70)中的值g0到值g15是由公式(72)給出的。
此外，在公式(69)和公式(70)中的P0到P15是與在公式(65)和公式(66)中的P0到P15相同的。
MUX312，在16-16IDCT情況下，選擇的輸出在每個(gè)行中包含的被執(zhí)行16-16IDCT的十六段數(shù)據(jù)用于初次IDCT的16×16變換系數(shù)數(shù)據(jù)(此后稱為“數(shù)據(jù)”)，或者輸出構(gòu)成通過初次IDCT獲得的16×16數(shù)據(jù)的每個(gè)行中包含的十六段數(shù)據(jù)F0到數(shù)據(jù)F15到相應(yīng)的寄存器140到寄存器1415，以及，在2-8-16IDCT情況下，存儲(chǔ)十六段數(shù)據(jù)F0到數(shù)據(jù)F15中的數(shù)據(jù)F0進(jìn)入在第一寄存器組313中包含的寄存器141，數(shù)據(jù)F8存入寄存器142，數(shù)據(jù)F1存入寄存器143，數(shù)據(jù)F9存入寄存器144，數(shù)據(jù)F2存入寄存器145，數(shù)據(jù)F10存入寄存器146，數(shù)據(jù)F3存入寄存器147，數(shù)據(jù)F11存入寄存器148，數(shù)據(jù)F5存入寄存器149，數(shù)據(jù)F13存入寄存器1410，數(shù)據(jù)F6存入寄存器1411，數(shù)據(jù)F14存入寄存器1412，數(shù)據(jù)F7存入寄存器1413，數(shù)據(jù)F15存入寄存器1414，數(shù)據(jù)F4存入寄存器1415以及數(shù)據(jù)F12存入寄存器1416。
每一MUX161到168、1692、16102、16112、16122、16132、16142、16152以及16162，在16-16IDCT情況下，選擇“0”數(shù)據(jù)，而在2-8-16IDCT情況下，選擇每一寄存器142、144、146、148、1410，1412，1414以及1416。每一MUX1691、16101，、16111、16121、16131、16141、16151和16161，在16-16IDCT情況下，選擇每一寄存器143、147、149、1413、1414、148、1410和1414，而在2-8-16IDCT情況下，選擇每一寄存器141、143、145、147、149、1411，1413和1415。
構(gòu)成第一加法電路組317的加法電路181將來自寄存器141的輸出數(shù)據(jù)與MUX161輸出的數(shù)據(jù)相加，加法電路182將寄存器143輸出的添加與MUX162輸出的數(shù)據(jù)相加，加法電路183將寄存器145輸出的數(shù)據(jù)與MUX163輸出的數(shù)據(jù)相加，加法電路184將寄存器輸出的數(shù)據(jù)與MUX164輸出的數(shù)據(jù)相加，加法電路185將來自寄存器149的輸出數(shù)據(jù)與MUX165輸出的數(shù)據(jù)相加，加法電路186將寄存器1411輸出的添加與MUX166輸出的數(shù)據(jù)相加，加法電路187將寄存器1413輸出的數(shù)據(jù)與MUX167輸出的數(shù)據(jù)相加，加法電路188將寄存器輸出的數(shù)據(jù)與MUX168輸出的數(shù)據(jù)相加。
構(gòu)成減法電路組319的減法電路201對(duì)MUX1691輸出的數(shù)據(jù)和從MUX1692輸出的數(shù)據(jù)執(zhí)行減法運(yùn)算，減法電路202對(duì)MUX16101輸出的數(shù)據(jù)和MUX16102輸出的數(shù)據(jù)執(zhí)行減法運(yùn)算，減法電路203對(duì)MUX16111輸出的數(shù)據(jù)和MUX16112輸出的數(shù)據(jù)執(zhí)行減法運(yùn)算，減法電路204對(duì)MUX16121輸出的數(shù)據(jù)和MUX16122輸出的數(shù)據(jù)執(zhí)行減法運(yùn)算，減法電路205對(duì)MUX16131輸出的數(shù)據(jù)和MUX16132輸出的數(shù)據(jù)執(zhí)行減法運(yùn)算，減法電路206對(duì)MUX16141輸出的數(shù)據(jù)和從MUX16142輸出的數(shù)據(jù)執(zhí)行減法運(yùn)算，減法電路207對(duì)MUX MUX16151輸出的數(shù)據(jù)和MUX16152輸出的數(shù)據(jù)執(zhí)行減法運(yùn)算，減法電路208對(duì)MUX16161輸出的數(shù)據(jù)和MUX16162輸出的數(shù)據(jù)執(zhí)行減法運(yùn)算。
每一加法電路181到加法電路189輸出的數(shù)據(jù)是存入包含在第二寄存器組321中的每一相應(yīng)的寄存器221到寄存器228，每一減法電路201到減法電路208輸出的數(shù)據(jù)被存入每一相應(yīng)的寄存器229到寄存器2216。
構(gòu)成第二MUX組的MUX3241連接到每一寄存器221到寄存器22X的一輸出，并且在16-16IDCT和2-8-16IDCT兩種情況下，選擇寄存器221八次并按順序輸出八段數(shù)據(jù)。MUX3242，在16-16IDCT情況下，選擇八次寄存器225并且按順序輸出八段數(shù)據(jù)，而在2-8-16IDCT情況下，選擇寄存器228并按順序輸出八段數(shù)據(jù)。
MUX3243，在16-16IDCT情況下，按照寄存器223、227、227、223、223、227、227、和223的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16IDCT情況下，按照寄存器223、226、226、223、223、226、226和223的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。
MUX3244，在16-16IDCT情況下，按照寄存器227、223、223、227、227、223、223和227的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16IDCT情況下，按照寄存器226、223、223、226、226、223、223和223的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。
MUX3245，在16-16IDCT情況下，按照寄存器222、226、224、228、228、224、226、和222的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16IDCT情況下，按照寄存器222、225、224、227、227、224、225和222的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。
MUX3246，在16-16IDCT情況下，按照寄存器224、222、228、226、226、228、222和224的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16MUX324IDCT情況下，按照寄存器224、222、227、225、225、227、222和224的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。
MUX3247，在16-16IDCT情況下，按照寄存器226、228、222、224、224、222、228和226的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16MUX324 IDCT情況下，按照寄存器225、227、222、224、224、222、227和225的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。
MUX3248，在16-16IDCT情況下，按照寄存器228、224、226、222、222、226、224和228的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16 MUX324IDCT情況下，按照寄存器227、224、225、222、222、225、224和227的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。
MUX3249，在16-16IDCT情況下，按照寄存器229、2214、2215、2213、2212、2210、2211和2216的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16IDCT情況下，反復(fù)地選擇八次寄存器2216并且按順序輸出八段數(shù)據(jù)。
MUX32410，在16-16IDCT情況下，按照寄存器2210、229、2212、2211、2214、2213、2216和2215的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16IDCT情況下，按照寄存器2211、2214、2214、2211、2211、2214、2214和2211的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。
MUX32411，在16-16IDCT情況下，按照寄存器2211、2213、229、2215、2210、2216、2212和2214的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16IDCT情況下，按照寄存器2214、2211、2211、2214、2214、2211、2211和2214的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。
MUX32412，在16-16IDCT情況下，按照寄存器2212、2215、2211、229、2216、2214、2210和2213的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16IDCT情況下，按照寄存器2210、2213、2212、2215、2215、2212、2213和2210的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。
MUX32413，在16-16IDCT情況下，按照寄存器2213、2210、2214、2216、229、2211、2215和2212的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16IDCT情況下，按照寄存器2212、2210、2215、2213、2213、2215、2210和2212的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。
MUX32414，在16-16IDCT情況下，按照寄存器2214、2212、2216、2210、2215、229、2213和2211的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16IDCT情況下，按照寄存器2213、2215、2210、2212、2212、2210、2215和2213的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。
MUX32415，在16-16IDCT情況下，按照寄存器2215、2216、2213、2214、2211、2212、229和2210的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16IDCT情況下，按照寄存器2215、2212、2213、2210、2215、2213、2212和2215的順序選擇寄存器并且按順序輸出八段數(shù)據(jù)。
MUX32416，在16-16IDCT情況下，按照寄存器2216、2211、2210、2212、2213、2215、2214和229的順序選擇寄存器，并且按順序輸出八段數(shù)據(jù)，而在2-8-16IDCT情況下，反復(fù)地選擇八次寄存器2216并且按順序輸出八段數(shù)據(jù)。
構(gòu)成第一加/減法電路組325的加/減法電路3261對(duì)于按照第一排序、第四排序、第五排序和第八排序從MUX3241按順序輸出的八段數(shù)據(jù)以及按照第一排序、第四排序、第五排序和第八排序從MUX3242按順序輸出的八段數(shù)據(jù)執(zhí)行加法運(yùn)算，以及對(duì)于按照第二排序、第三排序、第六排序以及第七排序從MUX3241按順序輸出的八段數(shù)據(jù)和按照第二排序、第三排序、第六排序和第七排序從MUX3242按順序輸出的八段數(shù)據(jù)執(zhí)行減法運(yùn)算。在由加/減法電路3261執(zhí)行的減法運(yùn)算中，從MUX3241輸出的數(shù)據(jù)中減去MUX3242輸出的數(shù)據(jù)。
構(gòu)成第一加/減法電路組325的加/減法電路3262對(duì)于按照第一排序、第四排序、第五排序和第八排序從MUX3249按順序輸出的八段數(shù)據(jù)以及按照第一排序、第四排序、第五排序和第八排序從MUX32416按順序輸出的八段數(shù)據(jù)執(zhí)行加法運(yùn)算，以及對(duì)于按照第二排序、第三排序、第六排序以及第七排序從MUX3241按順序輸出的八段數(shù)據(jù)和按照第二排序、第三排序、第六排序和第七排序從MUX3242按順序輸出的八段數(shù)據(jù)執(zhí)行減法運(yùn)算。在由加/減法電路3262執(zhí)行的減法運(yùn)算中，從MUX3249輸出的數(shù)據(jù)中減去MUX32496輸出的數(shù)據(jù)。
構(gòu)成第二MUX組327的MUX281，在16-16DCT情況下，選擇從MUX3249順序輸出的八段數(shù)據(jù)，在2-8-16DCT情況下，選擇從加/減法電路3262按順序輸出的數(shù)據(jù)。MUX282，在16-16IDCT情況下，按順序選擇從MUX32415輸出的八段數(shù)據(jù)，以及在2-8-16IDCT情況下，選擇八次“0”數(shù)據(jù)而輸出它們。MUX283，在16-16IDCT情況下，按順序選擇從MUX32416輸出的八段數(shù)據(jù)，以及在2-8-16IDCT情況下，按順序選擇加/減法電路32415輸出的八段的并且按順序輸出它們。
構(gòu)成第二寄存器組329的寄存器301按順序存儲(chǔ)從加/減法電路3261按順序輸出的八段運(yùn)算結(jié)果。寄存器302存儲(chǔ)按順序選擇并且從MUX3243輸出的八段數(shù)據(jù)。寄存器303存儲(chǔ)按順序選擇并且從MUX3244輸出的八段數(shù)據(jù)。寄存器304存儲(chǔ)按順序選擇并且從MUX3245輸出的八段數(shù)據(jù)。寄存器305存儲(chǔ)按順序選擇并且從MUX3246輸出的八段數(shù)據(jù)。寄存器306存儲(chǔ)按順序選擇并且從MUX3247輸出的八段數(shù)據(jù)。寄存器307存儲(chǔ)按順序選擇并且從MUX3248輸出的八段數(shù)據(jù)。
寄存器308存儲(chǔ)按順序選擇并且從MUX281輸出的八段數(shù)據(jù)。寄存器309存儲(chǔ)按順序選擇并且從MUX32410輸出的八段數(shù)據(jù)。寄存器3010存儲(chǔ)按順序選擇并且從MUX32411輸出的八段數(shù)據(jù)。寄存器3011存儲(chǔ)按順序選擇并且從MUX32412輸出的八段數(shù)據(jù)。寄存器3012存儲(chǔ)按順序選擇并且從MUX32413輸出的八段數(shù)據(jù)。寄存器3013存儲(chǔ)按順序選擇并且從MUX32413輸出的八段數(shù)據(jù)。寄存器3014存儲(chǔ)按順序選擇并且從MUX282輸出的八段數(shù)據(jù)。寄存器3015存儲(chǔ)按順序選擇并且從MUX283輸出的八段數(shù)據(jù)。
P7系數(shù)乘法電路2321用固定系數(shù)P7乘從寄存器301按順序輸出的每個(gè)八段數(shù)據(jù)。P11系數(shù)乘法電路2322用固定系數(shù)P11乘從寄存器302按順序輸出的每個(gè)八段數(shù)據(jù)。P3系數(shù)乘法電路2323用固定系數(shù)P3乘從寄存器303按順序輸出的每個(gè)八段數(shù)據(jù)。P13系數(shù)乘法電路2324用固定系數(shù)P13乘從寄存器304按順序輸出的每個(gè)八段數(shù)據(jù)。P9系數(shù)乘法電路2325用固定系數(shù)P9乘從寄存器305按順序輸出的每個(gè)八段數(shù)據(jù)。P5系數(shù)乘法電路2326用固定系數(shù)P5乘從寄存器306按順序輸出的每個(gè)八段數(shù)據(jù)。P1系數(shù)乘法電路2327用固定系數(shù)P1乘從寄存器307按順序輸出的每個(gè)八段數(shù)據(jù)。
P14/P7系數(shù)乘法電路2326，在16-16DCT情況下，用固定系數(shù)P14乘從寄存器308按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-4-16DCT情況下，用固定系數(shù)P7乘從寄存器308按順序輸出的每一個(gè)八段數(shù)據(jù)。P12/P11系數(shù)乘法電路2329，在16-16DCT情況下，用固定系數(shù)P12乘從寄存器309按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-8-16DCT情況下，用固定系數(shù)P11乘從寄存器309按順序輸出的每一個(gè)八段數(shù)據(jù)。P10/P3系數(shù)乘法電路23210，在16-16DCT情況下，用固定系數(shù)P10乘從寄存器3010按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-8-16DCT情況下，用固定系數(shù)P3乘從寄存器3010按順序輸出的每一個(gè)八段數(shù)據(jù)。P8/P13系數(shù)乘法電路23211，在16-16DCT情況下，用固定系數(shù)P8乘從寄存器3011按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-8-16DCT情況下，用固定系數(shù)P13乘從寄存器3011按順序輸出的每一個(gè)八段數(shù)據(jù)。
P6/P9系數(shù)乘法電路23212，在16-16DCT情況下，用固定系數(shù)P6乘從寄存器3012按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-8-16DCT情況下，用固定系數(shù)P9乘從寄存器3012按順序輸出的每一個(gè)八段數(shù)據(jù)。P4/P5系數(shù)乘法電路23213，在16-16DCT情況下，用固定系數(shù)P4乘從寄存器3013按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-8-16DCT情況下，用固定系數(shù)P5乘從寄存器3013按順序輸出的每一個(gè)八段數(shù)據(jù)。
P2系數(shù)乘法電路23214，在16-16DCT情況下，用一固定系數(shù)P2乘從寄存器3014按順序輸出的每個(gè)八段的數(shù)據(jù)。P0/P1系數(shù)乘法電路23215，在16-16DCT情況下，用固定系數(shù)P0乘從寄存器3015按順序輸出的每一個(gè)八段數(shù)據(jù)，以及在2-8-16DCT情況下，用固定系數(shù)P1乘從寄存器3015按順序輸出的每一個(gè)八段數(shù)據(jù)。
構(gòu)成第四寄存器組333的寄存器3341，在16-16IDCT和2-8-16IDCT兩種情況下，按順序存儲(chǔ)從P7系數(shù)乘法電路2321按順序輸出的每個(gè)八段的數(shù)據(jù)，并且輸出將按照第一排序到第八排序輸出的數(shù)據(jù)為正值。寄存器3342，在16-16IDCT，2-8-16IDCT兩者中，按順序存儲(chǔ)從P11系數(shù)乘法電路2322按順序輸出的每個(gè)八段段數(shù)據(jù)，輸出將按照第一排序、第三排序、第六排序和第八排序輸出的數(shù)據(jù)作為正值，輸出將按照第二排序，第四排序、第五排序和第七排序輸出的數(shù)據(jù)作為負(fù)值。寄存器3343，在16-16IDCT和2-8-16IDCT兩者中，按順序，存儲(chǔ)從P3系數(shù)乘法電路2323按順序輸出的八段段數(shù)據(jù)的每個(gè)，并且輸出將按照第一排序、第二排序和第七排序輸出的數(shù)據(jù)作為正值，將按照第三排序到第六排序輸出的數(shù)據(jù)作為負(fù)值。
寄存器3344存儲(chǔ)從P13系數(shù)乘法電路2324按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16IDCT的情況下，將要按照第一排序、第四排序到第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第三排序和第八排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16IDCT情況下，將要按照第一排序、第五排序到第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序到第四排序和第八排序輸出的數(shù)據(jù)作為負(fù)值。寄存器3345存儲(chǔ)從P9系數(shù)乘法電路2325按順序輸出的每個(gè)八段數(shù)據(jù)，在16-16IDCT情況下，將按照第一排序到第四排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而將按照第五排序、第六排序和第八排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16IDCT情況下，將要按照第一排序到第四排序輸出的數(shù)據(jù)作為正值輸出，而要按照第五排序到第八排序輸出的數(shù)據(jù)作為負(fù)值輸出。寄存器3346存儲(chǔ)從P5系數(shù)乘法電路2326按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16IDCT的情況下，將要按照第一排序、第五排序、第七排序和第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序到第四排序和第六排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16IDCT情況下，將要按照第一排序、第三排序、第五排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第四排序、第六排序和第八排序輸出的數(shù)據(jù)作為負(fù)值。寄存器3347存儲(chǔ)從P1系數(shù)乘法電路2327按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16IDCT的情況下，將要按照第一排序、第三排序、第四排序、第七排序和第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序，第五排序和第六排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16IDCT情況下，將要按照第一排序、第三排序、第四排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第五排序、第六排序和第八排序輸出的數(shù)據(jù)作為負(fù)值。寄存器3348存儲(chǔ)從P14/P7系數(shù)乘法電路2328按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16IDCT的情況下，將要按照第一排序、第三排序、第五排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序，第六排序和第八排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及在2-8-16IDCT情況下，要被按照第一排序到第八排序輸出的數(shù)據(jù)作為正值輸出。寄存器3349存儲(chǔ)從P12/P11系數(shù)乘法電路2329按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16IDCT的情況下，將要按照第一排序、第二排序、第七排序和第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序到第六排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16IDCT情況下，將要按照第一排序、第三排序、第六排序和第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第四排序、第五排序和第七排序輸出的數(shù)據(jù)作為負(fù)值。寄存器33410存儲(chǔ)從P10/P3系數(shù)乘法電路23210按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16IDCT的情況下，將要按照第一排序和第三排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第四排序到第八排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16IDCT情況下，將要按照第一排序、第二排序、第七排序和第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第三排序到第六排序輸出的數(shù)據(jù)作為負(fù)值。寄存器33411存儲(chǔ)從P8/P13系數(shù)乘法電路23211按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16IDCT的情況下，將要按照第一排序、第四排序到第六排序和第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第三排序和第七排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16IDCT情況下，將要按照第一排序、第五排序到第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序到第四排序和第八排序輸出的數(shù)據(jù)作為負(fù)值。寄存器33412存儲(chǔ)從P6/P9系數(shù)乘法電路23212按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16IDCT的情況下，將要按照第一排序到第三排序、第五排序和第六排序輸出的數(shù)據(jù)作為正值輸出，而要按照第四排序、第七排序和第八排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16IDCT情況下，將要按照第一排序到第四排序輸出的數(shù)據(jù)作為正值輸出，而要按照第五排序到第八排序輸出的數(shù)據(jù)作為負(fù)值。寄存器33413存儲(chǔ)從P4/P5系數(shù)乘法電路23213按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16IDCT的情況下，將要按照第一排序、第三排序、第五排序到第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第四排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16IDCT情況下，將要按照第一排序、第三排序、第五排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第四排序、第六排序和第八排序輸出的數(shù)據(jù)作為負(fù)值。寄存器33414存儲(chǔ)從P2系數(shù)乘法電路23214按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16IDCT和2-8-16IDCT兩種情況下，將要按照第一排序、第四排序、第六排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第三排序、第五排序和第八排序輸出的數(shù)據(jù)作為正值輸出。寄存器33415存儲(chǔ)從P0/P1系數(shù)乘法電路23215按順序輸出的每個(gè)八段數(shù)據(jù)，以及在16-16IDCT的情況下，將要按照第一排序到第四排序和第六排序到第八排序輸出的數(shù)據(jù)作為正值輸出，而要按照第五排序輸出的數(shù)據(jù)作為負(fù)值輸出，以及，在2-8-16IDCT情況下，將要按照第一排序、第三排序、第四排序和第七排序輸出的數(shù)據(jù)作為正值輸出，而要按照第二排序、第五排序、第六排序和第八排序輸出的數(shù)據(jù)作為負(fù)值。
加法電路3383，在16-16IDCT和2-8-16IDCT兩種情況下，對(duì)從寄存器3341到寄存器3347按順序輸出的八段數(shù)據(jù)執(zhí)行加法運(yùn)算。寄存器403存儲(chǔ)從加法電路3383輸出的數(shù)據(jù)。
加法電路3384，在16-16IDCT和2-8-16IDCT兩種情況下，對(duì)從寄存器3348到寄存器33415按順序輸出的八段數(shù)據(jù)執(zhí)行加法運(yùn)算。寄存器404存儲(chǔ)從加法電路364輸出的數(shù)據(jù)。
來自寄存器403的數(shù)據(jù)被供應(yīng)給加法電路44的被加數(shù)輸入端和減法電路42的被減數(shù)輸入端，來自寄存器404的數(shù)據(jù)供應(yīng)給加法電路44的加數(shù)輸入端和減法電路42的被減數(shù)輸入端。從減法電路42輸出的數(shù)據(jù)供應(yīng)給包含在第六寄存器組45中的寄存器46，來自加法電路44的數(shù)據(jù)供應(yīng)給包含在第六寄存器組45中的寄存器48。第四實(shí)施例的其他結(jié)構(gòu)是與第三實(shí)施例中的那些結(jié)構(gòu)相同的，對(duì)圖13和圖14給出的相同的參考編號(hào)分配給在圖15和圖16中所示的零組件，并且省略有關(guān)聯(lián)的描述。
將參照?qǐng)D15和圖16描述第四實(shí)施例中的運(yùn)算操作。首先，將說明16-16DCT的運(yùn)算操作。
用于構(gòu)成16×16變換系數(shù)數(shù)據(jù)的每個(gè)列(該16×16變換系數(shù)數(shù)據(jù)對(duì)順序來自MUX312的16×16象素執(zhí)行16-16DCT壓縮之后傳送的)的每個(gè)十六段象素?cái)?shù)據(jù)f0到象素?cái)?shù)據(jù)f15，被存入對(duì)應(yīng)于十六段數(shù)據(jù)F0到數(shù)據(jù)F15的每一個(gè)構(gòu)成第一寄存器組313的每個(gè)寄存器141到寄存器1416中。
由于MUX161到168、1692、16102、16112、16122、16132、16142、16152、16162已經(jīng)分別地選擇“0”數(shù)據(jù)，而MUX1691、16101、16111、16131、16141、16151和16161已經(jīng)分別地選擇寄存器143、147、149、1413、144、1410和1414，從加法電路181輸出數(shù)據(jù)F0=h0，從加法電路182輸出數(shù)據(jù)F2=h2，從加法電路183輸出數(shù)據(jù)F4=h4，從加法電路184輸出數(shù)據(jù)F6=h6，從加法電路185輸出數(shù)據(jù)F8=h8，從加法電路185輸出數(shù)據(jù)F10=h1，從加法電路186輸出數(shù)據(jù)F10=h10，從加法電路187輸出數(shù)據(jù)F12，從加法電路188輸出數(shù)據(jù)F14=h14，從減法電路201輸出數(shù)據(jù)F1=h1，從減法電路202輸出數(shù)據(jù)F3=h3，從減法電路203輸出數(shù)據(jù)F5=h5，從減法電路204輸出數(shù)據(jù)F7=h7，從減法電路205輸出數(shù)據(jù)F9=h9，從減法電路206輸出數(shù)據(jù)F11=h11，從減法電路207輸出數(shù)據(jù)F13=h13以及從減法電路209輸出數(shù)據(jù)F15=h15。
從加法電路181輸出的數(shù)據(jù)h0被存入寄存器221，從加法電路182輸出的數(shù)據(jù)h2被存入寄存器222，從加法電路183輸出的數(shù)據(jù)h4被存入寄存器223，從加法電路184輸出的數(shù)據(jù)h6被存入寄存器224，從加法電路185輸出的數(shù)據(jù)h8被存入寄存器225，從加法電路186輸出的數(shù)據(jù)h10被存入寄存器226，從加法電路187輸出的數(shù)據(jù)存入寄存器227，從加法電路188輸出的數(shù)據(jù)h14被存入寄存器228。
從減法電路201輸出的數(shù)據(jù)h1被存入寄存器229，從減法電路202輸出的數(shù)據(jù)h3被存入寄存器2210，從減法電路203輸出的數(shù)據(jù)h5被存入寄存器2211，從減法電路204輸出的數(shù)據(jù)h7被存入寄存器2212，從減法電路206輸出的數(shù)據(jù)h9被存入寄存器2213，從減法電路207輸出的數(shù)據(jù)h15被存入寄存器2215，從減法電路208輸出的數(shù)據(jù)g15被存入寄存器2216。
在八運(yùn)算周期的每個(gè)運(yùn)算周期由MUX3241選擇寄存器221輸出的數(shù)據(jù)h0，并且供應(yīng)給加/減法電路3261，在八運(yùn)算周期的每個(gè)運(yùn)算周期MUX3242選擇寄存器225輸出的數(shù)據(jù)h8并且供應(yīng)給加/減法電路3261，然后在八運(yùn)算周期的每個(gè)運(yùn)算周期按順序從加/減法電路3261輸出每個(gè)數(shù)據(jù)h0+h8、數(shù)據(jù)h0-h8、數(shù)據(jù)h0-h8、數(shù)據(jù)h0+h8、數(shù)據(jù)h0+h8、數(shù)據(jù)h0-h8、數(shù)據(jù)h0-h8和數(shù)據(jù)h0+h8，并且存入寄存器301。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX3243選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)h0、h2、h4、h6、h8、h10、h12和h14，并且從MUX3243按順序輸出每個(gè)數(shù)據(jù)h4、h12、h12、h4、h4、h12、h12和h4，并且存入寄存器302。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX3244選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)h0、h2、h4、h6、h8、h10、h12、和h14，并且從MUX3244按順序輸出每個(gè)數(shù)據(jù)h12、h4、h4、h12、h12、h4、h4和h12，并且存入寄存器303。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX3245選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)h0、h2、h4、h6、h8、h10、h2、和h14，并且從MUX3245按順序輸出每個(gè)數(shù)據(jù)h2、h10、h6、h14、h14、h6、h10和h2，并且存入寄存器304。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX3246選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)h0、h2、h4、h6、h8、h10、h12、和h14，并且從MUX3246按順序輸出每個(gè)數(shù)據(jù)h6、h2、h14、h10、h10、h14、h2和h6，并且存入寄存器305。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX3247選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)h0、h2、h4、h6、h8、h10、h12、和h14，并且從MUX3247按順序輸出每個(gè)數(shù)據(jù)h10、h14、h2、h6、h6、h2、h14和h10，并且存入寄存器305。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX3248選擇在8運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)h0、h2、h4、h6、h8、h10、h12和h14，并且從MUX3247按順序輸出每個(gè)數(shù)據(jù)h14、h6、h10、h2、h2、h10、h6和h14，并且存入寄存器307。
在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX3249選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216通過輸出的每個(gè)數(shù)據(jù)h1、h3、h5、h7、h9、h11、h13和h15，并且從MUX3249按順序輸出每個(gè)數(shù)據(jù)h1、h11、h11、h13、h9、h7、h3、h5和h15，并且存入寄存器308。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX32412選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)h1、h3、h5、h7、h9、h11、h13和h15，并且從MUX32412按順序輸出每個(gè)數(shù)據(jù)h7、h13、h5、h1、h15、h11、h3和h9，并且存入寄存器3011。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX32412選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)h1、h3、h5、h7、h9、h11、h13和h15，并且從MUX32413按順序輸出每個(gè)數(shù)據(jù)h9、h3、h11、h15、h1、h5、h13和h7，并且存入寄存器3012。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX32414選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)h1、h3、h5、h7、h9、h11、h13和h15，并且從MUX32414按順序輸出每個(gè)數(shù)據(jù)h11、h7、h15、h3、h13、h1、h9和h5，并且存入寄存器3013。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX32415選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)h1、h3、h5、h7、h9、h11、h13和h15，并且從MUX32415按順序輸出每個(gè)數(shù)據(jù)h13、h15、h9、h11、h5、h7、h1和h3，并且存入寄存器3014。在八運(yùn)算周期的每個(gè)運(yùn)算周期中由MUX32415選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)h1、h3、h5、h7、h9、h11、h13和h15，并且從MUX32415按順序輸出每個(gè)數(shù)據(jù)h15、h5、h3、h7、h9、h13、h11和h1，并且存入寄存器3015。
在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器301到寄存器307輸出的每個(gè)數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中被相應(yīng)的固定系數(shù)乘法電路2321到2327中的一相應(yīng)的固定系數(shù)P7、P11、P3、P13、P9，P5和P1相乘，并且被存入相應(yīng)的寄存器3341到寄存器2347。按順序存在寄存器3341到寄存器3347的每個(gè)數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中在加法電路3383中經(jīng)歷加法運(yùn)算和被存在寄存器403中。
在本加法電路3383中的在八運(yùn)算周期的第一運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器403中的數(shù)據(jù)是(h0+h8)P7+h4P11+h12P3+h2P13+h6P6+h10P5+h14P1。在第一運(yùn)算周期中在寄存器403存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f0+f8。在加法電路3383中的在八運(yùn)算周期的第二運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器403中的數(shù)據(jù)是(h0-h8)P7-h12P11+h4P3-h10P13+h2P9-h6P1。在第二運(yùn)算周期中在寄存器403存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f1+f9。在加法電路3383中的在八運(yùn)算周期的第三運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器403中的數(shù)據(jù)是(h0-h8)P7+h12P11-h4P3-h6P13+h1P9-h2P5+h10P1。在第三運(yùn)算周期中在寄存器403存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f2+f10。本加法電路3383中的在八運(yùn)算周期的第四運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器403中的數(shù)據(jù)是(h0+h8)P7-h4P11-h12P3-h2P13-h6P6-h10P5-h14P1。在第四運(yùn)算周期中在寄存器403存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f3+f11。在加法電路3383中的在八運(yùn)算周期的第五運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器403中的數(shù)據(jù)是(h0+h8)P7-h4P11-h12P3+h14P13-h10P9-h2P1。在第五運(yùn)算周期中在寄存器403存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f4+f12。在加法電路3383中的在八運(yùn)算周期的第六運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器403中的數(shù)據(jù)是(h0+h8)P7+h12P11-h4P3+h6P13-h14P9-h2P5-h10P1。在第五運(yùn)算周期中在寄存器403存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f5+f13。在加法電路3383中的在八運(yùn)算周期的第七運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器403中的數(shù)據(jù)是(h0+h8)P7-h12P11+h4P3+h10P13+h2P9+h14P5+h6P1。在第七運(yùn)算周期中在寄存器403存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f6+f14。在加法電路3383中的在八運(yùn)算周期的第八運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器403中的數(shù)據(jù)是(h0+h8)P7+h4P11-h12P3-h2P13-h6P9+h10P5+h14P1。在第八運(yùn)算周期中在寄存器403存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f7+f15。
在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器308到3015輸出的每個(gè)數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中被相應(yīng)的固定系數(shù)乘法電路2328到23215中的一相應(yīng)的固定系數(shù)P14、P12P10、P8、P4，P2和P0相乘，并且被存入相應(yīng)的寄存器3348到33415。按順序存在寄存器3348到寄存器33415的每個(gè)數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中在加法電路3384中經(jīng)歷加法運(yùn)算和被存在寄存器404中。
在加法電路3384中的在八運(yùn)算周期的第二運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器403中的數(shù)據(jù)是-h1P14+h1P12-h9P10-h13P8+h3P6-h7P4h15P2+h5P0。在第二運(yùn)算周期中在寄存器404存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f1-f9。在加法電路3384中的在八運(yùn)算周期的第三運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器404中的數(shù)據(jù)是h13P14-h7P12+h1P10-h5P8+h11P6+h15P4-h9P2+h3P0。在第三運(yùn)算周期中在寄存器404存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f2-f10。在加法電路3384中的在八運(yùn)算周期的第四運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器404中的數(shù)據(jù)是h9P14-h5P12-h13P10+h1P8-h15P6-h3P4+h11P2+h7P0。在第四運(yùn)算周期中在寄存器404存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f3-f11。在加法電路3384中的在八運(yùn)算周期的第五運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器404中的數(shù)據(jù)是h7P14-h11P12-h3P10+h15P8+h1P6+h13P4-h5P2-h9P0。在第五運(yùn)算周期中在寄存器404存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f4-f12。在加法電路3384中的在八運(yùn)算周期的第六運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器404中的數(shù)據(jù)是-h3P14-h9P12-h15P10+h11P8+h5P6+h1P4+h7P2+h13P0。在第六運(yùn)算周期中在寄存器404存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f5-f13。在加法電路3384中的在八運(yùn)算周期的第七運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器404中的數(shù)據(jù)是h5P14+h15P12-h7P10-h3P8+h13P6+h9P4+h1P2+h11P0。在第七運(yùn)算周期中在寄存器404存儲(chǔ)的數(shù)據(jù)是公式 (69)中的運(yùn)算值f6-f14。在加法電路3384中的在八運(yùn)算周期的第八運(yùn)算周期被執(zhí)行加法運(yùn)算并且被存入寄存器404中的數(shù)據(jù)是-h15P14+h13P12-h11P10+h9P8-h7P6+h5P4-h3P2+h1P0。在第八運(yùn)算周期中在寄存器404存儲(chǔ)的數(shù)據(jù)是公式(69)中的運(yùn)算值f7-f15。
在加法電路42中對(duì)從寄存器403按順序輸出的八段數(shù)據(jù)和從寄存器404按順序輸出的八段數(shù)據(jù)執(zhí)行加法運(yùn)算，從加法電路42輸出作為結(jié)果的數(shù)據(jù)f0、f1、f2、f3、f4、f5、f6和f7然后按順序存入寄存器46。本數(shù)據(jù)f0，f1，f2，f3，f4，f5，f6和f7被顯示在圖16中的寄存器46的輸出線路的下部。在加法電路44中對(duì)從寄存器403按順序輸出的八段數(shù)據(jù)和從寄存器404按順序輸出的八段數(shù)據(jù)執(zhí)行加法運(yùn)算，從加法電路44輸出作為結(jié)果的數(shù)據(jù)f8、f9、f10、f11、f12、f13、f14和f15，然后按順序存入寄存器46。數(shù)據(jù)f8、f9、f10、f11、f12、f13、f14和f15被顯示在圖16中的寄存器46的輸出線路的下部。
通過完成上面的算術(shù)運(yùn)算，對(duì)在構(gòu)成已經(jīng)經(jīng)歷DCT之后傳送的16×16數(shù)據(jù)塊的一個(gè)列中包含的十六段數(shù)據(jù)上的初次16-16IDCT結(jié)束。在構(gòu)成16×16數(shù)據(jù)塊的下一個(gè)列后續(xù)的每一列執(zhí)行如在上面所描述的相同的初次16-16IDCT，其后對(duì)構(gòu)成16×16數(shù)據(jù)塊的所有的十六個(gè)列上的16-16IDCT以類似的方式結(jié)束。在對(duì)于所有的十六列的初次16-16IDCT完成之后，對(duì)構(gòu)成16×16數(shù)據(jù)塊的十六數(shù)據(jù)列的每個(gè)列執(zhí)行二次16-16IDCT(對(duì)于被DCT變換的數(shù)據(jù))。通過完成二次16-16IDCT，在已經(jīng)經(jīng)歷16-16DCT之后傳送的原始圖像圖片可以被再現(xiàn)。
接下來，將說明2-8-16IDCT的操作運(yùn)算。在構(gòu)成16×16段數(shù)據(jù)組成的塊的每個(gè)列中包含的十六段象素?cái)?shù)據(jù)f0到象素?cái)?shù)據(jù)f15中的每一個(gè)(其中16×16段數(shù)據(jù)是在對(duì)從MUX312按順序輸出的16×16象素經(jīng)歷16-16DCT之后傳送的)，被存入與十六段數(shù)據(jù)F0到數(shù)據(jù)F15的每個(gè)相對(duì)應(yīng)的構(gòu)成第一寄存器組313的每個(gè)寄存器141到寄存器1416中。
十六段數(shù)據(jù)F0到數(shù)據(jù)F15中的數(shù)據(jù)F0存入構(gòu)成第一寄存器組313的寄存器141，數(shù)據(jù)F8存入寄存器142，數(shù)據(jù)F1存入寄存器143，數(shù)據(jù)F9存入寄存器144，數(shù)據(jù)F2存入寄存器145，數(shù)據(jù)F10存入寄存器146，數(shù)據(jù)F3存入寄存器147，數(shù)據(jù)F11存入寄存器148，數(shù)據(jù)F5存入寄存器149，數(shù)據(jù)F13存入寄存器1410，數(shù)據(jù)F6存入寄存器1411，data數(shù)據(jù)F14存入寄存器1412，數(shù)據(jù)F7存入寄存器1413，數(shù)據(jù)F15存入寄存器1414，數(shù)據(jù)F4存入寄存器1415而數(shù)據(jù)F12存入寄存器1416。
由于MUX161到168、1692、16102、16112、16122、16132、16142、16152和16162已經(jīng)分別地選擇寄存器142、144、146、148、1410、1412、1414和1416，MUX1691、16101、16111、16121、16131、16141、16151和16161已經(jīng)分別地選擇寄存器141、143、145、147、149、1411、1413和1414，從加法電路181輸出數(shù)據(jù)F0+F8=i0，從加法電路182輸出數(shù)據(jù)F1+F9=i1，從加法電路183輸出數(shù)據(jù)F2+F10=，從加法電路184輸出數(shù)據(jù)F3+F11=i3，從加法電路185輸出數(shù)據(jù)F5+F13=i5，從加法電路186輸出數(shù)據(jù)F6+F14=i5，從加法電路187輸出數(shù)據(jù)F7+F15=i6，從加法電路188輸出數(shù)據(jù)F4+F12=i7，從減法電路201輸出F7-F8=i8，從減法電路202輸出F1-F9=i9，從減法電路203輸出F2-F10=i10從減法電路204輸出F3-F11=i11，從減法電路205輸出F5-F13=i12，從減法電路206輸出F6-F14=i13，從減法電路207輸出F7-F15=i14，從減法電路208輸出F4-F12=i15。
從加法電路181輸出的數(shù)據(jù)i0被存入寄存器221，從加法電路182輸出的數(shù)據(jù)i1被存入寄存器222，從加法電路183輸出的數(shù)據(jù)i2被存入寄存器223，從加法電路184輸出的數(shù)據(jù)i3被存入寄存器224，從加法電路185輸出的數(shù)據(jù)i4被存入寄存器225，從加法電路186輸出的數(shù)據(jù)i5被存入寄存器226，從加法電路187輸出的數(shù)據(jù)i6被存入寄存器227，從加法電路188輸出的數(shù)據(jù)i7被存入寄存器228。從減法電路201輸出的數(shù)據(jù)i8被存入寄存器229，從減法電路202輸出的數(shù)據(jù)i9被存入寄存器2210，從減法電路203輸出的數(shù)據(jù)i10被存入寄存器2211，從減法電路204輸出的數(shù)據(jù)i11被存入寄存器2212，從減法電路205輸出的數(shù)據(jù)i12被存入寄存器2213，從減法電路206輸出的數(shù)據(jù)i13被存入寄存器2214，從減法電路207輸出的數(shù)據(jù)i14被存入寄存器2211，從減法電路208輸出的數(shù)據(jù)i15被存入寄存器2216。
在八運(yùn)算周期的每個(gè)運(yùn)算周期中在MUX3241中選擇八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的數(shù)據(jù)i0到數(shù)據(jù)i8，數(shù)據(jù)i0從MUX3241順序輸出八次并且被供應(yīng)給加/減法電路3261。在八運(yùn)算周期的每個(gè)運(yùn)算周期中在MUX3242中選擇八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器221到寄存器228輸出的數(shù)據(jù)i0到數(shù)據(jù)i7，數(shù)據(jù)i7從MUX3242順序輸出八次并且被供應(yīng)給加/減法電路3261，并且在八運(yùn)算周期的每個(gè)運(yùn)算周期從加/減法電路3261按順序輸出每個(gè)數(shù)據(jù)i0+i7、i0-i7、i0-i7、i0+i7、i0+i7、i0-i7，i0、-i7和i0+i7，并且存入寄存器301。
在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX3243中選擇八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)i0到數(shù)據(jù)i7，以及按順序輸出每個(gè)數(shù)據(jù)i2、i5、i5、i2、i2、i5、i5和i2并且存入寄存器302。在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX3244中選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)i0到數(shù)據(jù)i7，以及按順序輸出每個(gè)數(shù)據(jù)i5、i2、i5、i5、i2、i2和i5并且存入寄存器303。在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX3245中選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)i0到數(shù)據(jù)i7，以及按順序輸出每個(gè)數(shù)據(jù)i1、i4、i3、i6、i6、i3、i4和i1并且存入寄存器304。在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX3246中選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)i0到數(shù)據(jù)i7，以及按順序輸出每個(gè)數(shù)據(jù)i3、i1、i6、i4、i4、i6、i1和i3并且存入寄存器305。在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX3247中選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)i0到數(shù)據(jù)i7，以及按順序輸出每個(gè)數(shù)據(jù)i4、i6、i1、i3、i3、i1、i6和i4并且存入寄存器306。在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX3248中選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器221到寄存器228輸出的每個(gè)數(shù)據(jù)i0到數(shù)據(jù)i7，以及按順序輸出每個(gè)數(shù)據(jù)i6、i3、i4、i1、i1、i4、i3和i6并且存入寄存器307。
在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX3249中選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器229到寄存器2218輸出的每個(gè)數(shù)據(jù)i8到數(shù)據(jù)i15，以及從MUX3249順序輸出八次數(shù)據(jù)i8并且供應(yīng)給加/減法電路3261，在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX32416中選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器229到寄存器2218輸出的每個(gè)數(shù)據(jù)i8到數(shù)據(jù)i15，以及從MUX32416順序輸出八次數(shù)據(jù)i15并且供應(yīng)給加/減法電路3261，而在八運(yùn)算周期的每個(gè)運(yùn)算周期按順序輸出每個(gè)數(shù)據(jù)i8+i5、數(shù)據(jù)i8-i15、數(shù)據(jù)i8-i15、數(shù)據(jù)i8+i15、數(shù)據(jù)i8+i5、數(shù)據(jù)i8-i15和數(shù)據(jù)i8+i15，并且通過MUX281存入寄存器308。
在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX32410中選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)i8到數(shù)據(jù)i15，以及按順序輸出每個(gè)數(shù)據(jù)i10、1i3、i13、i10、i10、i13、i13和i10并且存入寄存器309。
在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX32411中選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)i8到數(shù)據(jù)i15，以及按順序從MUX32411輸出每個(gè)數(shù)據(jù)i13、i10、i10、i13、i13、i10、i10和i13并且存入寄存器3010。在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX32412中選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)i8到數(shù)據(jù)i15，以及按順序從MUX32412輸出每個(gè)數(shù)據(jù)i9、i12、i11、i14、i14、i11、i12和i9并且存入寄存器3011。在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX32413中選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)i8到數(shù)據(jù)i15，以及按順序從MUX32413輸出每個(gè)數(shù)據(jù)i9、i12、i11、i14、i14、i11、i12和i9并且存入寄存器3011。在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX32414中選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)i8到數(shù)據(jù)i15，以及按順序從MUX32414輸出每個(gè)數(shù)據(jù)i12、i14、i9、i11、i11、i19、i14和i12并且存入寄存器3011。
在八運(yùn)算周期的每個(gè)運(yùn)算周期在MUX32415中選擇在八運(yùn)算周期的每個(gè)運(yùn)算周期從寄存器229到寄存器2216輸出的每個(gè)數(shù)據(jù)i8到數(shù)據(jù)i15，以及按順序從MUX32415輸出每個(gè)數(shù)據(jù)i14、i11、i12、i9、i9、i12、i11和i14并且通過MUX283存入寄存器3015。由于MUX282已經(jīng)選擇“0”數(shù)據(jù)，從MUX32415輸出的所有的數(shù)據(jù)被作為“0”數(shù)據(jù)存入寄存器33414。
八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器301到寄存器307輸出的每個(gè)數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中在加法電路3383中經(jīng)歷加法運(yùn)算，而結(jié)果數(shù)據(jù)被存入寄存器403。在八運(yùn)算周期的第一運(yùn)算周期內(nèi)在加法電路3383經(jīng)歷加法運(yùn)算的并且被存在寄存器403中的數(shù)據(jù)是(i0+i7)P7+i2P11+i5P3+i1P13+i13P9+i4P5+i6P1。在第一運(yùn)算周期存入寄存器403的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f0，它顯示在圖16中寄存器403的輸出線路的下部。在八運(yùn)算周期的第二運(yùn)算周期內(nèi)在加法電路3383經(jīng)歷加法運(yùn)算的并且被存在寄存器403中的數(shù)據(jù)是(i0-i7)P7-i5P11+i2P3-i4P13+i1P9-i6P5-i3P1。在第二運(yùn)算周期存入寄存器403的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f2，它顯示作為在圖16中寄存器403的輸出線路的下部的f2。在八運(yùn)算周期的第三運(yùn)算周期內(nèi)在加法電路3383經(jīng)歷加法運(yùn)算的并且被存在寄存器403中的數(shù)據(jù)是(i0-i7)P7-i5P11-i2P3-i3P13+i6P9+i1P5+i4P1。在第三運(yùn)算周期存入寄存器403的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f4，它顯示作為在圖16中寄存器403的輸出線路的下部的f4。在八運(yùn)算周期的第四運(yùn)算周期內(nèi)在加法電路3383經(jīng)歷加法運(yùn)算的并且被存在寄存器403中的數(shù)據(jù)是(i0+i7)P7-i2P11-i5P3-i6P13+i4P9-i3P5+i1P1。在第四運(yùn)算周期存入寄存器403的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f6，它顯示作為在圖16中寄存器403的輸出線路的下部的f6。在八運(yùn)算周期的第五運(yùn)算周期內(nèi)在加法電路3383經(jīng)歷加法運(yùn)算的并且被存在寄存器403中的數(shù)據(jù)是(i0+i7)P7-i2P11-i5P3-i6P13-i4P9+i3P5-i1P1。在第五運(yùn)算周期存入寄存器403的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f8，它顯示作為在圖16中寄存器403的輸出線路的下部的f8。在八運(yùn)算周期的第六運(yùn)算周期內(nèi)在加法電路3383經(jīng)歷加法運(yùn)算的并且被存在寄存器403中的數(shù)據(jù)是(i0-i7)P7+i5P11-i2P3+i6P13-i6P9-i1P5-i4P1。在第六運(yùn)算周期存入寄存器403的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f10，它顯示作為在圖16中寄存器403的輸出線路的下部的f10。在八運(yùn)算周期的第七運(yùn)算周期內(nèi)在加法電路3383經(jīng)歷加法運(yùn)算的并且被存在寄存器403中的數(shù)據(jù)是(i0-i7)P7-i5P11+i2P3+i4P13-i1P9+i6P5+i3P1。在第七運(yùn)算周期存入寄存器403的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f12，它顯示作為在圖16中寄存器403的輸出線路的下部的f12。在八運(yùn)算周期的第八運(yùn)算周期內(nèi)在加法電路3383經(jīng)歷加法運(yùn)算的并且被存在寄存器403中的數(shù)據(jù)是(i0+i7)P7+i2P11-i5P3-i1P13-i3P9-i4P5-i6P1。在第八運(yùn)算周期存入寄存器403的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f14，它顯示作為在圖16中寄存器403的輸出線路的下部的f14。
八運(yùn)算周期的每個(gè)運(yùn)算周期中從寄存器3348到寄存器33415輸出的每個(gè)數(shù)據(jù)在八運(yùn)算周期的每個(gè)運(yùn)算周期中在加法電路3384中經(jīng)歷加法運(yùn)算并且被存入寄存器404。
在八運(yùn)算周期的第一運(yùn)算周期內(nèi)在加法電路3384經(jīng)歷加法運(yùn)算的并且被存在寄存器404中的數(shù)據(jù)是(i8+i15)P7+i10P11+i13P3+i9P13+i11P9+i12P5+i14P1。在第一運(yùn)算周期存入寄存器404的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f1，它顯示作為在圖16中寄存器404的輸出線路的下部的f1。在八運(yùn)算周期的第二運(yùn)算周期內(nèi)在加法電路3384經(jīng)歷加法運(yùn)算的并且被存在寄存器404中的數(shù)據(jù)是(i8-i15)P7-i13P11+i10P3-i12P13+i9P9-i14P5-i14P1。在第二運(yùn)算周期存入寄存器404的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f3，它顯示作為在圖16中寄存器404的輸出線路的下部的f3。在八運(yùn)算周期的第三運(yùn)算周期內(nèi)在加法電路3384經(jīng)歷加法運(yùn)算的并且被存在寄存器404中的數(shù)據(jù)是(i8-i15)P7+i13P11-i10P3-i11P13+i14P9+i9P5+i12P1。在第三運(yùn)算周期存入寄存器404的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f5，它顯示作為圖16中的寄存器404的輸出線路下部的f5。在八運(yùn)算周期的第四運(yùn)算周期內(nèi)在加法電路3384經(jīng)歷加法運(yùn)算的并且被存在寄存器404中的數(shù)據(jù)是(i8+i15)P7-i10P11-i13P3-i14P13+i12P9-i11P5+i9P1。在第四運(yùn)算周期存入寄存器404的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f7，它顯示作為圖16中的寄存器404的輸出線路下部的f7。在八運(yùn)算周期的第五運(yùn)算周期內(nèi)在加法電路3384經(jīng)歷加法運(yùn)算的并且被存在寄存器404中的數(shù)據(jù)是(i8+i15)P7-i10P11-i13P3+i14P13-i12P9+i11P5-i9P1。在第五運(yùn)算周期存入寄存器404的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f9，它顯示作為圖16中的寄存器404的輸出線路下部的f9。在八運(yùn)算周期的第六運(yùn)算周期內(nèi)在加法電路3384經(jīng)歷加法運(yùn)算的并且被存在寄存器404中的數(shù)據(jù)是(i8-i15)P7+i13P11-i10P3+i11P13-i14P9-i9P5-i12P1。在第六運(yùn)算周期存入寄存器404的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f11，它顯示作為圖16中的寄存器404的輸出線路下部的f11。在八運(yùn)算周期的第七運(yùn)算周期內(nèi)在加法電路3384經(jīng)歷加法運(yùn)算的并且被存在寄存器404中的數(shù)據(jù)是(i8-i15)P7-i13P11+i10P3+i12P13-i9P9+i14P5+i11P1。在第七運(yùn)算周期存入寄存器404的數(shù)據(jù)表示公式(70)中的運(yùn)算值f13，它顯示作為圖16中的寄存器404的輸出線路下部的f13。在八運(yùn)算周期的第八運(yùn)算周期內(nèi)在加法電路3384經(jīng)歷加法運(yùn)算的并且被存在寄存器404中的數(shù)據(jù)是(i8+i15)P7+i10P11+i13P13-i9P13-i11P9-i12P5-i14P1。在第八運(yùn)算周期存入寄存器404的數(shù)據(jù)表示在公式(70)中的運(yùn)算值f15，它顯示作為圖16中的寄存器404的輸出線路下部的f15。
通過完成上面的算術(shù)運(yùn)算，對(duì)于在由經(jīng)歷2-8-16DCT之后傳送的16×16數(shù)據(jù)塊構(gòu)成的一個(gè)列中包含的十六段數(shù)據(jù)的初次2-8-16IDCT結(jié)束。在構(gòu)成16×16數(shù)據(jù)塊的下一個(gè)列后續(xù)的每一列執(zhí)行如在上面所描述的相同的初次2-8-16DCT，其后對(duì)構(gòu)成16×16數(shù)據(jù)塊的所有的十六列上的2-8-16IDCT以類似的方式結(jié)束。在完成對(duì)所有的十六行的初次2-8-16IDCT之后，對(duì)構(gòu)成16×16數(shù)據(jù)塊(DCT變換的數(shù)據(jù))的十六數(shù)據(jù)列的每個(gè)列執(zhí)行二次2-8-16IDCT。通過對(duì)每個(gè)16×16數(shù)據(jù)完成初次2-8-16IDCT和二次2-8-16IDCT，可以再生經(jīng)歷2-8-16DCT之后傳送的原始圖像圖片。
因此，根據(jù)本發(fā)明，由于16-16IDCT和2-8-16IDCT被配置為通過切換，在16-16IDCT電路中使用的部分固定系數(shù)乘法電路能被使用作為2-8-16IDCT中所需的固定系數(shù)乘法電路，所以，在2-8-16IDCT中可以維持在16-16IDCT中通過管道處理型算術(shù)運(yùn)算獲得的高速計(jì)算特性，并且甚至在用于16-16IDCT和2-8-16IDCT的整個(gè)裝置尺寸小型化的情況下，仍然可以維持高速計(jì)算特性。
根據(jù)上面的第一實(shí)施例到第四實(shí)施例，可以得出下列的結(jié)論通過以第一實(shí)施例和第三實(shí)施例情況下相同的方式根據(jù)“N”解公式(73)并且重新整理可以獲得公式(74)。因此，如第一實(shí)施例和第二實(shí)施例中的情況那樣，通過對(duì)構(gòu)成2N×2N象素?cái)?shù)據(jù)的每個(gè)行和每個(gè)列執(zhí)行公式(74)表達(dá)的運(yùn)算，可以執(zhí)行2-2N-1-2NDCT的運(yùn)算。 這里v=0,1,…,7z=y/2的整數(shù)C(h)=122---(h=0),C(v)=122--(v=0)]]>C(h)=12---(h=1,2,…7)C(v)=12---(v1,2,…,7)]]>δ≡πv(2z+1)N2,]]>ϵ≡πh(2h+1)N]]>
首先，描述在公式(74)在右邊的右邊位置中的矩陣。
在公式(74)右側(cè)右邊位置中的矩陣中包含的成分中，給出的具有最終編號(hào)P1、P3、P9、P13的成分，以及在公式(75)中表達(dá)的成分，是通過在i=1到i=2N-1-1情況下選擇所有其它(每一個(gè))的“i”獲得的系數(shù)，在此這些系數(shù)被表示成固定系數(shù)Pi(i=0,1,2,…2N-1-1)，如公式(76)所示。通過選擇系數(shù)，此系數(shù)是當(dāng)i=2N-3到i=2N-1-1時(shí)可以通過選擇所有其他“1”獲得的，在此所述的所有其他“1”是在選擇除i=1到i=2N-1-1時(shí)選擇所有其他“1”獲得的固定系數(shù)系數(shù)之外的系數(shù)之后留下的，以及因此通過選擇仍然留下的所有其他“1”，此后，可以確定在公式(74)中在右側(cè)的右邊位置中矩陣中所含的每一成分。在本申請(qǐng)中，可以如在上面所述確定的固定系數(shù)被稱作被稱作“可以根據(jù)離散余弦變換規(guī)則確定的固定系數(shù)”。P2N-3…(75)]]> 在公式(74)中的右側(cè)左上位置矩陣中包含的第一行上的第一列是通過公式(77)和由公式(78)給出的公式(77)中的每項(xiàng)值kj(j=0,1,2,…2N-1-1)給出的。
在公式(74)中在右側(cè)的左下部分的矩陣中第一行的第一列是通過公式(79)以及由公式(80)給出的在公式(79)中的每項(xiàng)值kj(j=2N-1,2N-1+1,2N-1+2,2N-1)給出的。
在公式(74)中左側(cè)左上位置矩陣中每個(gè)組件中的公式(74)示出的單元格表示一個(gè)成分。沒有由單元格示出的所有的成分是”0”。如公式(74)所示，在第二行上的第一列是一個(gè)成分。
由”21×21”所示的結(jié)構(gòu)到”2N-3X2N-3”顯示的結(jié)構(gòu)是朝著右下方向排列的，而且從”2N-3x2N-3”所示結(jié)構(gòu)到”2N-2X2N-2”所示另外一個(gè)結(jié)構(gòu)是朝右下方向排列的。
成分21×21(21×21塊單元格)被包含在由”21×21”所示出的結(jié)構(gòu)中，那就是說，由第三行和第四行以及第二列和第三列顯示。成分22×22(22×22塊單元格)被包含在由”22×22”所示出的結(jié)構(gòu)中，那就是說，由第五行和第八行以及第四列和第七列所包含的結(jié)構(gòu)顯示。成分2N-3×2N-3(2N-3×2N-3塊單元格)包含在由”2N-3×2N-3”所示的結(jié)構(gòu)中。成分2N-2×2N-2(2N-2×2N-2塊單元格)包含在由”2N-3×2N-3”所示的結(jié)構(gòu)中。
在公式(74)中上部的矩陣中構(gòu)成第二行和第一列的成分中的每一個(gè)以及在由”21×21”所示結(jié)構(gòu)到由2N-2×2N-2所示結(jié)構(gòu)中的每一個(gè)是通過加上和減去由公式(78)表達(dá)的每個(gè)kj的公式[kjm]N-2(選擇的不同于m=j的下標(biāo)的一個(gè)值)給出的。此外，在公式(74)下部的矩陣中構(gòu)成第二行和第一列的成分中的每一個(gè)以及在由”21×21”所示結(jié)構(gòu)到由2N-2×2N-2所示結(jié)構(gòu)中的每一個(gè)是通過加上和減去由公式(80)表達(dá)的每個(gè)kj的公式[kjN]N-2(選擇的不同于m=j的下標(biāo)的一個(gè)值)給出的。
下面將描述在公式(74)右邊的左側(cè)位置和右側(cè)位置的矩陣中的判定運(yùn)算。用在右邊矩陣中的第一成分乘在第一行和第一列和第二行和第一列上的成分。
用在右邊矩陣中的第二成分和第三成分乘在由21×21所示的結(jié)構(gòu)中包含的每個(gè)列中的每個(gè)成分。用在右邊矩陣中的第四成分到第七成分乘在由22×22所示的結(jié)構(gòu)中包含的每個(gè)列中的每個(gè)成分。用在右邊矩陣中的第2N-3到第(1+21+22+…，2N-4)成分乘由2N-3×2N-3所示的結(jié)構(gòu)。這個(gè)關(guān)系可以應(yīng)用于在上部和在下部的矩陣中。
通過在公式(74)中的右邊的左側(cè)位置矩陣的判定運(yùn)算和右側(cè)位置矩陣的判定運(yùn)算所獲得的每一成分的每一乘積的和表示相應(yīng)于在公式(74)中的右邊所示的一個(gè)判定的一個(gè)成分(變換系數(shù)數(shù)據(jù)，那就是說，即，在公式(74)中顯示為F的數(shù)據(jù))。
由具有在上面描述的奇數(shù)數(shù)目的固定系數(shù)Pi乘的每一成分是象素?cái)?shù)據(jù)(即，在公式(78)和公式(80)中“f”所示的數(shù)據(jù))。
雖然不可能通過一個(gè)常規(guī)的公式以及/或者常規(guī)表達(dá)形式表示構(gòu)成在上面所描述的矩陣的哪個(gè)kj的成分出現(xiàn)。然而，按照在公式(51)和公式(66)中所做的相同的方式，通過相對(duì)于指定值N展開和重新排列公式(73)，可以對(duì)于該指定值N確定上面描述的加和減公式[kjm]N-2以及加和減公式[kjN]N-2。
而且，在變換系數(shù)數(shù)據(jù)是32×32的情況下，按照與第二實(shí)施例和第四實(shí)施例中所執(zhí)行的相同的方式，按照與第二實(shí)施例相同的方式，通過相對(duì)于N展開和重新排列公式(81)獲得公式(82)，以及通過對(duì)在2N×2N變換系數(shù)數(shù)據(jù)的每一行或每個(gè)列中包含的數(shù)據(jù)執(zhí)行公式(82)表示的運(yùn)算，可以執(zhí)行對(duì)于2-2N-1-2NIDCT的運(yùn)算。在公式(82)中表示的數(shù)N是一個(gè)自然數(shù)。在公式(82)上部的判定中的在左邊示出的矩陣是具有奇數(shù)數(shù)字的象素，在公式(82)的下部的判定中的左邊示出的矩陣是具有偶數(shù)數(shù)字的象素。
在公式(82)中右邊的左上側(cè)位置的矩陣[lop]的第一列和在下部的矩陣[loq]被表示成變換系數(shù)數(shù)據(jù)F0和公式(83)之間一個(gè)和或者差，而另外一個(gè)成分是由不包括公式(83)中表示的變換系數(shù)的具有成分Fk(1≤k≥2N-1-2)的一個(gè)矩陣表示的。 這里v=0,1,…,7z=y/2的整數(shù) F2N-1-1…(83)]]>
2N-2NDCT是根據(jù)公式(84)執(zhí)行的，2N-2NIDCT是根據(jù)公式(85)執(zhí)行的。在公式(84)中的左邊和右邊使用的字符和注釋兩者以及在公式(85)中的左邊和右邊矩陣中使用的字符和注釋初次上對(duì)應(yīng)于公式(74)和公式(82)。在公式(84)和公式(85)中的右側(cè)的左邊位置的矩陣中包含的每一成分不同于公式(74)和公式(82)中的那些成分，如在下面所示的 在公式(84)中包含的每一成分[ASt]N-2和[BSU]N-1是通過公式(86)給出的。在每一成分[Ast]N-2和[BSU]N-1中使用的的、t以及u的含義與j、m以及N的含義相對(duì)應(yīng)。象素?cái)?shù)據(jù)f0到f2N-1是公式(86)給出的象素?cái)?shù)據(jù)。每一成分[CVw]和[Dvx]是作為在2N-2NIDCT中的變換系數(shù)給出的。在公式(85)中包含的每一成分[Cvw]和[Dvx]中使用的v、w和x的含義與公式(82)中的o、p和q的含義相對(duì)應(yīng)。 f2N-1…(87)]]>因此，通過使用用于執(zhí)行2N-2NDCT的部分電路，可以對(duì)2N-2N象素?cái)?shù)據(jù)執(zhí)行2-2N-1-2NDCT。而且，通過利用用于執(zhí)行2N-2NIDCT的部分電路，可以對(duì)2N-2N變換系數(shù)數(shù)據(jù)執(zhí)行2-2N-1-2NIDCT。
如上面所描述的，根據(jù)本發(fā)明，按照同樣的順序或不同的順序，從包含在2N×2N(N是自然數(shù))中的一個(gè)行或者一個(gè)列中的2N段象素?cái)?shù)據(jù)中，通過選擇由2N段象素?cái)?shù)據(jù)構(gòu)成的第一組象素?cái)?shù)據(jù)和第二組象素?cái)?shù)據(jù)(所述2N段象素?cái)?shù)據(jù)將是由按照離散余弦變換規(guī)則確定的具有奇數(shù)數(shù)字k的一固定系數(shù)Pk(0≤k≤2N-1)相乘的)，通過用具有奇數(shù)數(shù)字k的固定系數(shù)乘對(duì)應(yīng)于具有奇數(shù)數(shù)字k的固定系數(shù)的選擇的第一組象素?cái)?shù)據(jù)和選擇的第二組象素?cái)?shù)據(jù)兩者以便產(chǎn)生一個(gè)乘積，通過將該乘積加到相應(yīng)的固定系數(shù)，以及根據(jù)該添加數(shù)值通過輸出對(duì)應(yīng)于該添加數(shù)值的出自變換系數(shù)數(shù)據(jù)Pk的預(yù)定數(shù)字的變換系數(shù)數(shù)據(jù)，可以在管道格式中以高速執(zhí)行2-2N-1-2NDCT。
對(duì)于2-2N-1-2NIDCT，由于它是按照與2-2N-1-2NDCT情況下一樣的方式配置的，所以它可以是對(duì)2N×2N段的變換系數(shù)數(shù)據(jù)執(zhí)行的。
顯然本發(fā)明不限制為上面的實(shí)施例，而是在沒有偏離本發(fā)明的范圍和實(shí)質(zhì)的范圍內(nèi)改變和修改的。例如，當(dāng)不只是32×32段象素?cái)?shù)據(jù)而且32×32段變換系數(shù)數(shù)據(jù)也被使用時(shí)，可以實(shí)現(xiàn)在第一實(shí)施例到第四實(shí)施例中所達(dá)到的效果。此外，在上面的第一實(shí)施例中，描述了用于8-8DCT和2-4-8DCT兩者的運(yùn)算，在第二實(shí)施例中描述了用于8-8IDCT和2-4-8IDCT兩者的運(yùn)算，在第三實(shí)施例中描述了用于16-16DCT和2-8-16IDCT兩者的運(yùn)算，在第四實(shí)施例中描述了用于16-16DCT和2-8-16IDCT兩者的運(yùn)算?？墒?，2-4-8DCT、2-4-8IDCT，2-8-16DCT和2-8-16IDCT可以各別地和獨(dú)立地執(zhí)行。而且，通過切換MUX和從沒有使用分立器件的寄存器中輸出的數(shù)據(jù)碼，可以完成8-8DCT、2-4-8DCT、8-8IDCT和2-4-8IDCT。如果圖像信號(hào)的離散余弦變換速度不是很重要的，可以通過軟件執(zhí)行用于DCT和IDCT的上面的運(yùn)算。在上面描述的每一實(shí)施例中，在MUX運(yùn)算操作之前和運(yùn)算操作之后的時(shí)間，例如，對(duì)MUX241-MUX248進(jìn)行輸入的時(shí)間和接在對(duì)MUX241到MUX248的輸入之后的運(yùn)算時(shí)間可以是12N-1。此外，在上面的實(shí)施例中，使用了一個(gè)和以及/或者差，然而，如在日本的專利的申請(qǐng)No平5-181896中所揭示的，通過使用選擇格式的信號(hào)，可以同樣地實(shí)現(xiàn)本發(fā)明。
因此，根據(jù)本發(fā)明，由于2N-2NDCT和2-2N-1-2NDCT器件被構(gòu)造為通過切換，使在2N-2NDCT中使用的部分固定系數(shù)乘法電路可以被用于在2-2N-1-2NDCT中所需的篤定系數(shù)乘法電路，通過在2N-2NDCT中管道處理型數(shù)學(xué)運(yùn)算獲得的高速計(jì)算特性在2-2N-1-2NDCT中可以保持，而且即使在小型化的2N-2NDCT器件和2-2N-1-2NDCT器件中仍然可以保持高速計(jì)算特性。上面所述的相同效果在根據(jù)本發(fā)明的2N-2NIDCT和2-2N-1-2NIDCT器件中也可以實(shí)現(xiàn)。
顯然，本發(fā)明并不限于上面的實(shí)施例，在沒有脫離本發(fā)明的范圍和實(shí)質(zhì)的情況下，是能夠進(jìn)行改變和修改的。
權(quán)利要求
1．一種用于壓縮圖像信號(hào)的方法，其中包括選擇在形成圖像數(shù)據(jù)的構(gòu)成2N×2N(N是自然數(shù))段象素?cái)?shù)據(jù)塊的一個(gè)行或一個(gè)列中包含的2N段象素?cái)?shù)據(jù)fj(0≤j≤2N-1)的處理，用于在下面所示的公式(1)和公式(2)中給出的并且是根據(jù)離散的余弦變換規(guī)則確定的每一固定系數(shù)Pk；用每一相應(yīng)的固定系數(shù)Pk乘每一小段選擇的所述象素?cái)?shù)據(jù)以獲得乘積的處理；在通過乘法處理獲得的并且按照所述離散余弦變換規(guī)則的乘積確定的乘積之間執(zhí)行加法運(yùn)算以及/或者減法運(yùn)算的處理；輸出通過所述加法運(yùn)算以及/或者所述減法運(yùn)算獲得的值的處理，作為構(gòu)成所述2N×2N象素?cái)?shù)據(jù)塊的每一行或者每一列的變換系數(shù)數(shù)據(jù)Fj；在其中，在所述選擇處理中，對(duì)于出自所述固定系數(shù)Pk的所述公式(1)和所述公式(2)中具有奇數(shù)位置k的每一固定系數(shù)，按照預(yù)定順序選擇在構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的一個(gè)行或者一個(gè)列中包含的由2N段象素?cái)?shù)據(jù)構(gòu)成的第一組和第二組象素?cái)?shù)據(jù)，在其中，在所述乘法處理中，為所述公式(1)和所述公式(2)中具有奇數(shù)位置k的每一固定系數(shù)所選擇的所述第一組和所述第二組象素?cái)?shù)據(jù)被乘以在所述公式(1)和所述公式(2)中具有奇數(shù)位置K的每一固定系數(shù)以獲得乘積；Pk=cos((N-1-k)π2N+1)…(1)]]>0≤k≤2N-1-2]]>在此不包括k=2N-1-1;]]>Pk=12…(2)]]>(k=2N-1-1)]]>
2.根據(jù)權(quán)利要求1所述的壓縮圖像數(shù)據(jù)的方法，其特征在于選擇具有包含在所述象素?cái)?shù)據(jù)fj中的“j”數(shù)據(jù)的2N段象素?cái)?shù)據(jù)的和，作為在所述選擇處理中將被選擇的所述第一組象素?cái)?shù)據(jù)，所述兩段象素?cái)?shù)據(jù)一個(gè)是低編號(hào)數(shù)據(jù)而另外一個(gè)是下一個(gè)低編號(hào)數(shù)據(jù)，并且其后以相同的方式，選擇包含在所述象素?cái)?shù)據(jù)fj中的具有″j″數(shù)據(jù)的兩段象素?cái)?shù)據(jù)之間的差作為在所述選擇處理中將被選擇的所述第二組象素?cái)?shù)據(jù)，其中所述2N段象素?cái)?shù)據(jù)一個(gè)是低編號(hào)數(shù)據(jù)而另外一個(gè)是下一個(gè)低編號(hào)數(shù)據(jù)，并且其后為相同的方式。
3.一種解壓縮圖像信號(hào)的方法，包括選擇在一個(gè)行或一個(gè)列中包含的2N段變換系數(shù)數(shù)據(jù)Fj(0≤j≤2N-1)的處理，所述一個(gè)行或一個(gè)列構(gòu)成按照離散余弦變換規(guī)則變換之后形成傳送的變換系數(shù)數(shù)據(jù)的一塊2N×2N(N是一自然數(shù))段變換系數(shù)數(shù)據(jù)塊，用于在下面所示公式(3)和公式(4)中給出的并且按照離散余弦變換規(guī)則確定的每一固定系數(shù)Pk；由每一所述相應(yīng)的固定系數(shù)Pk乘每一所述選擇的變換系數(shù)數(shù)據(jù)以獲得乘積的處理；在通過根據(jù)所述離散余弦變換規(guī)則確定的所述乘法處理所獲得的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算的處理；輸出通過所述加法運(yùn)算和所述減法運(yùn)算獲得的值的處理，獲得的值作為用于構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的每一行或者每一列的象素?cái)?shù)據(jù)fj；在其中，在所述選擇處理中，對(duì)于出自固定系數(shù)Pk的公式(3)和公式(4)中具有奇數(shù)位置K的每一固定系數(shù)，按照預(yù)定順序選擇在構(gòu)成所述2N×2N段變換系數(shù)數(shù)據(jù)塊的一個(gè)行或者一個(gè)列中包含的由2N段變換系數(shù)數(shù)據(jù)構(gòu)成的第一組和第二組變換系數(shù)數(shù)據(jù)，在其中，在所述乘法處理中，為在所述公式(3)和公式(4)中具有奇數(shù)位置K的每一固定系數(shù)所選擇的每一個(gè)所述第一組和所述第二組變換系數(shù)數(shù)據(jù)被乘以在所述公式(3)和公式(4)具有奇數(shù)位置K的每一固定系數(shù)以獲得所述乘積；Pk=cos((N-1-k)π2N+1)…(3)]]>0≤k≤2N-1-2]]>這里不包括k=2N-1-1;]]>Pk=12…(4)]]>(k=2N-1-1)]]>
4.根據(jù)權(quán)利要求1所述的解壓縮圖像的方法，其特征在于所述第一組變換系數(shù)數(shù)據(jù)是兩個(gè)變換系數(shù)數(shù)據(jù)的和，其中一個(gè)變換系數(shù)數(shù)據(jù)是由從包含構(gòu)成第一半2N段變換系數(shù)數(shù)據(jù)Fj的″j″數(shù)據(jù)和包含2N-1段變換系數(shù)數(shù)據(jù)的第一變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成，而另一個(gè)變換系數(shù)數(shù)據(jù)是由從包含構(gòu)成2N段變換系數(shù)數(shù)據(jù)Fj的第二半的″j″數(shù)據(jù)的和包含2N-1段變換系數(shù)數(shù)據(jù)的第二變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成，并且其中所述第二組變換數(shù)據(jù)是由從所述第一組變換數(shù)據(jù)中選擇的一個(gè)數(shù)據(jù)構(gòu)成的變換系數(shù)數(shù)據(jù)和由從所述第二組變換數(shù)據(jù)選擇的一個(gè)數(shù)據(jù)構(gòu)成的變換系數(shù)數(shù)據(jù)之間的差。
5.一種壓縮圖像信號(hào)的方法，包括選擇在形成圖像數(shù)據(jù)的構(gòu)成2N×2N(N是自然數(shù))段象素?cái)?shù)據(jù)塊的一個(gè)行或一個(gè)列中包含的2N段象素?cái)?shù)據(jù)fj(0≤j≤2N-1)的處理，用于在公式(5)和公式(6)中給出的并且是根據(jù)離散的余弦變換規(guī)則確定的每一固定系數(shù)Pk；由每一所述相應(yīng)的固定系數(shù)Pk乘以每一所述選擇的象素?cái)?shù)據(jù)以獲得乘積的處理；在通過所述乘法處理獲得的并且按照所述離散余弦變換規(guī)則確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算的處理；輸出通過所述加法運(yùn)算和減法運(yùn)算獲得的值的處理，獲得的值作為用于構(gòu)成所述2N×2N象素?cái)?shù)據(jù)塊的每一行或者每一列的變換系數(shù)數(shù)據(jù)Fj；在所述選擇處理中，在2N-2N離散余弦變換的情況下，對(duì)于由2N-2N離散余弦變換確定的每一固定系數(shù)Pk，按照預(yù)定順序，從在構(gòu)成2N×2N象素?cái)?shù)據(jù)塊的一行或者一個(gè)列中包含的2N段象素?cái)?shù)據(jù)中選擇2N段象素?cái)?shù)據(jù)，在其中，在選擇處理中，在2-2N-1-2N離散余弦變換的情況下，按照預(yù)定順序從包含在構(gòu)成2N×2N段象素?cái)?shù)據(jù)塊的一個(gè)行或一個(gè)列中的2N段象素?cái)?shù)據(jù)中，選擇由將被出自固定系數(shù)Pk的公式(5)和公式(6)中具有奇數(shù)位置K的每一固定系數(shù)相乘的2N段象素?cái)?shù)據(jù)構(gòu)成的每一個(gè)第一組和第二組象素?cái)?shù)據(jù)，在其中，在所述乘法處理中，在2N-2N離散余弦變換的情況下，在所述選擇處理中選擇的每一2N段象素?cái)?shù)據(jù)被出自固定系數(shù)Pk的每一相應(yīng)的固定系數(shù)相乘以獲得乘積，在其中，在2-2N-1-2N離散余弦變換的情況下，根據(jù)出自固定系數(shù)Pk的公式(5)和公式(6)中具有奇數(shù)位置K的相應(yīng)的固定系數(shù)選擇的每一個(gè)所述第一組和第二組象素?cái)?shù)據(jù)被出自固定系數(shù)Pk的所述公式(5)和所述公式(6)中具有奇數(shù)位置K的所述固定系數(shù)相乘，以及在其中，在所述加法處理以及所述減法處理中，在通過所述乘法處理獲得的并且根據(jù)所述2N-2N離散余弦變換確定的乘積之間執(zhí)行加法運(yùn)算和減法運(yùn)算，在其中，在2-2N-1-2N離散余弦變換的情況下，在通過所述乘法處理獲得的并且是根據(jù)所述2-2N-1-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行所述加法運(yùn)算和減法運(yùn)算；Pk=cos((N-1-k)π2N+1)…(5)]]>0≤k≤2N-1-2]]>這里不包括k=2N-1-1;]]>Pk=12…(6)]]>(k=2N-1-1)]]>
6.根據(jù)權(quán)利要求5所述的壓縮圖像的方法，其特征在于在所述2N-2N離散余弦變換塊中將被選擇的所述象素?cái)?shù)據(jù)包括由包含在構(gòu)成2N×2N段象素?cái)?shù)據(jù)塊的行列中的一個(gè)行或者一個(gè)列的2N段象素?cái)?shù)據(jù)的所述第一組象素?cái)?shù)據(jù)，所述第一組象素?cái)?shù)據(jù)將被固定系數(shù)Pk所乘，該固定系數(shù)為所述公式(5)和所述公式(6)中k為奇數(shù)時(shí)的系數(shù)，并包括由將被出自固定系數(shù)Pk的所述公式(5)和所述公式(6)中具有奇數(shù)位置k的每一固定系數(shù)相乘的2N段象素?cái)?shù)據(jù)構(gòu)成的第二組象素?cái)?shù)據(jù)。
7.根據(jù)權(quán)利要求5或6所述的壓縮圖像的方法，其特征在于在所述選擇處理中選擇的所述象素?cái)?shù)據(jù)是構(gòu)成一對(duì)預(yù)定象素?cái)?shù)據(jù)的象素?cái)?shù)據(jù)之間的和及差。
8.根據(jù)權(quán)利要求7所述的壓縮圖像的方法，其特征在于在2-2N-1-2N離散余弦變換的情況下，構(gòu)成所述預(yù)定象素?cái)?shù)據(jù)對(duì)的所述象素?cái)?shù)據(jù)是具有在所述象素?cái)?shù)據(jù)fj中包含的″j″數(shù)據(jù)的2N段象素?cái)?shù)據(jù)，一個(gè)是低編號(hào)數(shù)據(jù)而另外一個(gè)是下一個(gè)低編號(hào)數(shù)據(jù)。
9.根據(jù)權(quán)利要求7所述的壓縮圖像的方法，其特征在于在所述2N-2N離散余弦變換的情況下，構(gòu)成所述預(yù)定象素?cái)?shù)據(jù)對(duì)的所述象素?cái)?shù)據(jù)是由從包含構(gòu)成所述2N段象素?cái)?shù)據(jù)Fj的第一半的″j″數(shù)據(jù)和包含2N-1段象素?cái)?shù)據(jù)的所述第一變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的象素?cái)?shù)據(jù)和從包含構(gòu)成所述2N段象素?cái)?shù)據(jù)fj的第二半的″j″數(shù)據(jù)并包含2N-1段的象素?cái)?shù)據(jù)的第二象素?cái)?shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的象素?cái)?shù)據(jù)。
10.一種用于解壓縮圖像信號(hào)的方法，其特征在于包括選擇在一個(gè)行或一個(gè)列中包含的2N段變換系數(shù)數(shù)據(jù)Fj(0≤j≤2N-1)的處理，該一個(gè)行或一個(gè)列構(gòu)成按照離散余弦變換規(guī)則變換之后形成傳送的變換系數(shù)數(shù)據(jù)的一塊2N×2N(N是一自然數(shù))段變換系數(shù)數(shù)據(jù)塊，用于在下面所示公式(3)和公式(4)中給出的并且按照離散余弦變換規(guī)則確定的每一固定系數(shù)Pk；由每一相應(yīng)的固定系數(shù)Pk乘每一選擇的變換系數(shù)數(shù)據(jù)以獲得乘積的處理；在通過乘法處理獲得的并且按照所述離散余弦變換規(guī)則確定的乘積之間執(zhí)行加法運(yùn)算和/或減法運(yùn)算的處理；輸出通過所述加法運(yùn)算和/或所述減法運(yùn)算獲得的值的處理，作為構(gòu)成所述2N×2N變換系數(shù)數(shù)據(jù)塊的每一行或者每一列的象素?cái)?shù)據(jù)fj；其中在所述選擇處理中，在2N-2N反離散余弦變換的情況下，對(duì)于由2N-2N反離散余弦變換確定的每一所述固定系數(shù)Pk，按照預(yù)定順序，從在構(gòu)成所述2N×2N象素?cái)?shù)據(jù)塊的一行或者一個(gè)列中包含的2N段象素?cái)?shù)據(jù)中選擇每一個(gè)2N段象素?cái)?shù)據(jù)，其中，在所述選擇處理中，在2-2N-1-2N反離散余弦變換的情況下，對(duì)于出自所述固定系數(shù)Pk的在所述公式(7)和所述公式(8)中具有奇數(shù)位置k的每一固定系數(shù)，按照預(yù)定順序選擇第一組和第二組變換系數(shù)數(shù)據(jù)，每一組變換系數(shù)數(shù)據(jù)是由包含在構(gòu)成2N×2N段變換系數(shù)數(shù)據(jù)的塊的一個(gè)行或者一個(gè)列中的2N段變換系數(shù)數(shù)據(jù)構(gòu)成，其中，在所述乘法處理中，在所述2N-2N反離散余弦變換的情況下，在所述選擇處理中選擇的每一所述2N段象素?cái)?shù)據(jù)被出自固定系數(shù)Pk的每一相應(yīng)的固定系數(shù)相乘以獲得乘積，其中，在所述2-2N-1-2N反離散余弦變換的情況下，根據(jù)出自所述固定系數(shù)Pk的在所述公式(7)和公式(8)中具有奇數(shù)位置K的相應(yīng)的固定系數(shù)選擇的每一個(gè)所述第一組和所述第二組象素?cái)?shù)據(jù)被出自固定系數(shù)Pk的所述公式(7)和所述公式(8)中具有奇數(shù)位置K的每一所述固定系數(shù)相乘以獲得乘積，在其中，在所述加法運(yùn)算處理和/或所述減法運(yùn)算處理中，在所述2N-2N反離散余弦變換的情況下，在通過所述乘法處理獲得的并且是根據(jù)所述2N-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行所述加法運(yùn)算和/或所述減法運(yùn)算；在其中，在所述2-2N-1-2N反離散余弦變換的情況下，在通過所述乘法處理獲得的并且是根據(jù)所述2-2N-1-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行所述加法運(yùn)算和/或所述減法運(yùn)算；Pk=cos((N-1-k)π2N+1)…(7)]]>0≤k≤2N-1-2]]>這里不包括k=2N-1-1;]]>Pk=12…(8)]]>(k=2N-1-1)]]>
11.根據(jù)權(quán)利要求10所述的解壓縮圖像的方法，其特征在于在所述2N-2N反離散余弦變換中將被選擇的所述變換系數(shù)數(shù)據(jù)包括由包含在一個(gè)行或一個(gè)列中的2N段變換系數(shù)數(shù)據(jù)構(gòu)成的所述第一組變換系數(shù)數(shù)據(jù)，其中行或列構(gòu)成將由出自固定系數(shù)Pk的所述公式(7)和所述公式(8)中具有奇數(shù)位置k的每一固定系數(shù)相乘的所述2N×2N段變換系數(shù)數(shù)據(jù)塊，并且包括將被由出自所述固定系數(shù)Pk的公式(7)和公式(8)具有奇數(shù)位置k的每一固定系數(shù)相乘的2N×2N段變換系數(shù)數(shù)據(jù)構(gòu)成的第二組變換系數(shù)數(shù)據(jù)。
12.一種用于壓縮圖像信號(hào)的器件，其特征在于包括一種裝置，用于選擇在形成圖像數(shù)據(jù)的構(gòu)成2N×2N(N是自然數(shù))段象素?cái)?shù)據(jù)塊的一個(gè)行或一個(gè)列中包含的2N段象素?cái)?shù)據(jù)fj(0≤j≤2N-1)的處理，用于在下面所示的公式(9)和公式(10)中給出的并且是根據(jù)離散的余弦變換規(guī)則確定的每一固定系數(shù)Pk；一種裝置，用于由每一所述相應(yīng)的固定系數(shù)Pk乘以每一所述選擇的象素?cái)?shù)據(jù)以獲得乘積；一種裝置，用于在通過所述乘法處理獲得的并且按照所述離散余弦變換規(guī)則的乘積確定的乘積之間執(zhí)行加法運(yùn)算和/或減法運(yùn)算；一種裝置，用于輸出通過所述加法運(yùn)算和/或減法運(yùn)算獲得的值，獲得的值作為用于構(gòu)成所述2N×2N象素?cái)?shù)據(jù)塊的每一行或者每一列的變換系數(shù)數(shù)據(jù)Fj；其中所述選擇裝置是按照預(yù)定順序，為出自所述固定系數(shù)Pk的所述公式(9)和所述公式(10)中具有奇數(shù)位置K的每一固定系數(shù)選擇在構(gòu)成所述2N×2N象素?cái)?shù)據(jù)塊的一個(gè)行或者一個(gè)列中包含的由2N段象素?cái)?shù)據(jù)構(gòu)成的每一個(gè)所述第一組和所述第二組象素?cái)?shù)據(jù)，并且其中，所述乘法裝置是，對(duì)于在所述公式(9)和所述公式(10)中具有奇數(shù)位置k的每一所述固定系數(shù)選擇的每一個(gè)所述第一組和所述第二組象素?cái)?shù)據(jù)用在所述公式(9)和所述公式(10)中具有奇數(shù)位置k的所述固定系數(shù)相乘以獲得乘積；Pk=cos((N-1-k)π2N+1)…(9)]]>0≤k≤2N-1-2]]>這里不包括k=2N-1-1;]]>Pk=12…(10)]]>(k=2N-1-1)]]>
13.根據(jù)權(quán)利要求12所述的壓縮圖像信號(hào)的器件，其特征在于由所述選擇裝置選擇包含在所述象素?cái)?shù)據(jù)fj中的具有″j″數(shù)據(jù)的2N段象素?cái)?shù)據(jù)的和作為第一組象素?cái)?shù)據(jù)，所述兩段象素?cái)?shù)據(jù)一個(gè)是低編號(hào)數(shù)據(jù)而另外一個(gè)是下一個(gè)低編號(hào)數(shù)據(jù)，其后為相同的方式，以及由所述選擇裝置選擇包含在所述象素?cái)?shù)據(jù)fj中的具有″j″數(shù)據(jù)的2N段象素?cái)?shù)據(jù)之間的差作為第二組象素，其中所述2N段象素?cái)?shù)據(jù)一個(gè)是低編號(hào)數(shù)據(jù)而另外一個(gè)是下一個(gè)低編號(hào)數(shù)據(jù)，其后為相同的方式。
14.一種用于解壓縮圖像信號(hào)的器件，其特征在于包括一種用于選擇在一個(gè)行或者一個(gè)列中包含的2N段變換系數(shù)數(shù)據(jù)Fj(0≤j≤2N-1)的裝置，其中一個(gè)行或一個(gè)列構(gòu)成一塊2N×2N(N是自然數(shù))段變換系數(shù)數(shù)據(jù)塊形成用離散余弦變換方法變換之后傳送的變換系數(shù)數(shù)據(jù)，用于下面所示的公式(11)和公式(12)給出的并且根據(jù)離散余弦變換規(guī)則確定的每一固定系數(shù)Pk；一種裝置，用于由每一所述相應(yīng)的固定系數(shù)Pk乘每一所述選擇的變換系數(shù)數(shù)據(jù)以獲得乘積；一種裝置，用于在通過按照所述離散余弦變換規(guī)則確定的乘法處理獲得的乘積之間執(zhí)行加法運(yùn)算和/或減法運(yùn)算；以及一種裝置，用于輸出通過所述加法運(yùn)算和/或所述減法運(yùn)算獲得的值，作為用于構(gòu)成所述2N×2N象素?cái)?shù)據(jù)塊的每一行或者每一列的象素?cái)?shù)據(jù)fj；在其中所述選擇裝置是按照預(yù)定順序，為出自所述固定系數(shù)Pk的所述公式(11)和所述公式(12)中具有奇數(shù)位置K的每一所述固定系數(shù)，選擇在構(gòu)成2N段變換系數(shù)數(shù)據(jù)塊的一個(gè)行或者一個(gè)列中包含的2N段變換系數(shù)數(shù)據(jù)構(gòu)成的每一個(gè)第一組和第二組象素?cái)?shù)據(jù)，其中，乘法裝置是，對(duì)于在所述公式(11)和所述公式(12)中具有奇數(shù)位置K的每一所述固定系數(shù)所選擇的每一個(gè)所述第一組和所述第二組變換系數(shù)數(shù)據(jù)乘以在所述公式(11)和所述公式(12)中具有奇數(shù)位置K的每一所述固定系數(shù)以獲得所述乘積；Pk=cos((N-1-k)π2N+1)…(11)]]>0≤k≤2N-1-2]]>這里不包括k=2N-1-1;]]>Pk=12…(12)]]>(k=2N-1-1)]]>
15.根據(jù)權(quán)利要求14所述的用于解壓縮圖像信號(hào)的器件，其特征在于所述選擇裝置選擇兩個(gè)變換系數(shù)數(shù)據(jù)的和作為所述第一組變換系數(shù)數(shù)據(jù)，其中一個(gè)變換系數(shù)數(shù)據(jù)是由從包含構(gòu)成第一半所述2N段變換系數(shù)數(shù)據(jù)Fj的″j″數(shù)據(jù)和包含2N-1段變換系數(shù)數(shù)據(jù)的第一變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的，而另一個(gè)變換系數(shù)數(shù)據(jù)是由從包含構(gòu)成所述2N段變換系數(shù)數(shù)據(jù)Fj的第二半的″j″數(shù)據(jù)并且包含2N-1段變換系數(shù)數(shù)據(jù)的第二變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成，并且其中所述選擇裝置選擇由從所述第一組變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的變換系數(shù)數(shù)據(jù)和由從所述第二組變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的變換系數(shù)數(shù)據(jù)之間的差別作為所述第二組變換數(shù)據(jù)。
16.一種用于壓縮圖像信號(hào)的器件，其特征在于包括一種裝置，用于選擇在形成圖像數(shù)據(jù)的構(gòu)成2N×2N(N是自然數(shù))段象素?cái)?shù)據(jù)塊的一個(gè)行或一個(gè)列中包含的2N段象素?cái)?shù)據(jù)fj(0≤j≤2N-1)的處理，用于在下面所示的公式(13)和公式(14)中給出的并且是根據(jù)離散的余弦變換規(guī)則確定的每一固定系數(shù)Pk；一種裝置，用于由每一所述相應(yīng)的固定系數(shù)Pk乘每一所述選擇的象素?cái)?shù)據(jù)以獲得乘積；一種運(yùn)算裝置，用于在通過所述乘法裝置獲得的并且按照所述離散余弦變換規(guī)則確定的乘積之間執(zhí)行加法運(yùn)算和/或減法運(yùn)算；一種裝置，用于輸出通過所述加法運(yùn)算和/或減法運(yùn)算獲得的值，獲得的值作為用于構(gòu)成所述2N×2N象素?cái)?shù)據(jù)塊的每一行或者每一列的變換系數(shù)數(shù)據(jù)Fj；其中所述選擇裝置，在2N-2N離散余弦變換的情況下，對(duì)于由所述2N-2N離散余弦變換方法確定的每一固定系數(shù)Pk，按照預(yù)定順序從在構(gòu)成所述2N×2N象素?cái)?shù)據(jù)塊的一行或者一個(gè)列中包含的2N段象素?cái)?shù)據(jù)中選擇2N段象素?cái)?shù)據(jù)，以及其中所述選擇裝置在2-2N-1-2N離散余弦變換的情況下，按照預(yù)定順序從包含構(gòu)成所述2N×2N段象素?cái)?shù)據(jù)塊的一個(gè)行或一個(gè)列中的2N段象素?cái)?shù)據(jù)中選擇每一個(gè)第一組和第二組象素?cái)?shù)據(jù)，每一組象素?cái)?shù)據(jù)是由出自所述固定系數(shù)Pk的所述公式(13)和所述公式(14)中具有奇數(shù)位置K的每一固定系數(shù)相乘的2N段象素?cái)?shù)據(jù)構(gòu)成的，其中所述乘法裝置，在2N-2N離散余弦變換的情況下，將由所述選擇裝置選擇的每一所述2N段象素?cái)?shù)據(jù)與出自所述固定系數(shù)Pk的每一相應(yīng)的固定系數(shù)相乘以獲得乘積，其中所述乘法裝置，在所述2-2N-1-2N離散余弦變換的情況下，將根據(jù)出自所述固定系數(shù)Pk的具有所述公式(13)和所述公式(14)中奇數(shù)位置K的每一相應(yīng)的固定系數(shù)選擇的每一個(gè)所述第一組和所述第二組象素?cái)?shù)據(jù)與出自所述固定系數(shù)Pk的具有所述公式(13)和所述公式(14)中奇數(shù)位置K的每一所述固定系數(shù)相乘，以及其中所述運(yùn)算裝置，在所述2N-2N離散余弦變換的情況下，在通過所述乘法處理獲得的并且是根據(jù)所述2N-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行所述加法運(yùn)算和/或所述減法運(yùn)算；以及其中所述加法和減法裝置，在所述2-2N-1-2N離散余弦變換的情況下，在通過所述乘法處理獲得的并且是根據(jù)所述2-2N-1-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行所述加法運(yùn)算和/或所述減法運(yùn)算；Pk=cos((N-1-k)π2N+1)…(13)]]>0≤k≤2N-1-2]]>在此不包括k=2N-1-1;]]>Pk12…(14)]]>(k=2N-1)]]>
17.根據(jù)權(quán)利要求16所述的用于壓縮圖像信號(hào)的器件，其特征在于在所述2N-2N離散余弦變換中將被選擇的象素?cái)?shù)據(jù)包括由包含在一個(gè)行或一個(gè)列中的2N段象素?cái)?shù)據(jù)構(gòu)成的所述第一組象素?cái)?shù)據(jù)，其中行或列構(gòu)成將由出自所述固定系數(shù)Pk的所述公式(13)和所述公式(14)中具有奇數(shù)位置k的每一所述固定系數(shù)相乘的所述2N×2N段象素?cái)?shù)據(jù)塊，并包括由將被出自所述固定系數(shù)Pk的具有所述公式(13)和所述公式(14)中奇數(shù)位置k的每一所述固定系數(shù)相乘的所述2N段象素?cái)?shù)據(jù)構(gòu)成的所述第二組象素?cái)?shù)據(jù)。
18.根據(jù)權(quán)利要求16所述的用于壓縮圖像信號(hào)的器件，其特征在于所述選擇裝置選擇構(gòu)成一對(duì)預(yù)定象素?cái)?shù)據(jù)的象素?cái)?shù)據(jù)之間的和及差作為所述象素?cái)?shù)據(jù)。
19.根據(jù)權(quán)利要求18所述的用于壓縮圖像信號(hào)的器件，其特征在于所述選擇裝置在所述2-2N-1-2N離散余弦變換的情況下，選擇具有在所述象素?cái)?shù)據(jù)fj中包含的″j″數(shù)據(jù)的2N段象素?cái)?shù)據(jù)作為構(gòu)成所述預(yù)定的象素?cái)?shù)據(jù)對(duì)的所述象素?cái)?shù)據(jù)，一個(gè)是低編號(hào)數(shù)據(jù)而另外一個(gè)是下一個(gè)低編號(hào)數(shù)據(jù)。
20.根據(jù)權(quán)利要求18所述的用于壓縮圖像信號(hào)的器件，其特征在于所述選擇裝置，在所述2N-2N離散余弦變換的情況下，選擇由從包含構(gòu)成所述2N段象素?cái)?shù)據(jù)Fj的第一半的″j″數(shù)據(jù)并且包含2N-1段象素?cái)?shù)據(jù)的所述第一變換數(shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的象素?cái)?shù)據(jù)，作為構(gòu)成所述預(yù)定象素?cái)?shù)據(jù)對(duì)的所述象素?cái)?shù)據(jù)，并且選擇由從包含構(gòu)成所述2N段象素?cái)?shù)據(jù)fj的第二半的″j″數(shù)據(jù)的所述第二象素?cái)?shù)據(jù)組中選擇的一個(gè)數(shù)據(jù)構(gòu)成的象素?cái)?shù)據(jù)。
21.一種用于解壓縮圖像信號(hào)的器件，其特征在于包括一種用于選擇在一個(gè)行或者一個(gè)列中包含的2N段變換系數(shù)數(shù)據(jù)Fj(0≤j≤2N-1)的裝置，其中一個(gè)行或一個(gè)列構(gòu)成一塊2N×2N(N是自然數(shù))段變換系數(shù)數(shù)據(jù)塊形成用離散余弦變換方法變換之后傳送的變換系數(shù)數(shù)據(jù)，用于下面所示的公式(15)和公式(16)給出的并且根據(jù)離散余弦變換規(guī)則確定的每一固定系數(shù)Pk；一種裝置，用于由每一所述相應(yīng)的固定系數(shù)Pk乘每一所述選擇的變換系數(shù)數(shù)據(jù)以獲得乘積；一種運(yùn)算裝置，用于在由所述乘法裝置獲得的并且按照所述離散余弦變換規(guī)則確定的乘積之間執(zhí)行加法運(yùn)算和/或減法運(yùn)算；一種裝置，用于輸出通過所述加法運(yùn)算和/或所述減法運(yùn)算獲得的值，獲得的值作為用于構(gòu)成所述2N×2N變換系數(shù)數(shù)據(jù)塊的每一行或者每一列的象素?cái)?shù)據(jù)fj；其中所述選擇裝置，在2N-2N反離散余弦變換的情況下，對(duì)于由所述2N-2N反離散余弦變換規(guī)則確定的每一所述固定系數(shù)Pk，按照預(yù)定順序從在構(gòu)成2N×2N變換系數(shù)數(shù)據(jù)象素?cái)?shù)據(jù)塊的一行或者一個(gè)列中包含的2N段變換系數(shù)數(shù)據(jù)中選擇2N段變換系數(shù)數(shù)據(jù)，并且其中所述選擇裝置在2-2N-1-2N反離散余弦變換情況下，對(duì)于出自所述固定系數(shù)Pk在所述公式(15)和所述公式(16)中具有奇數(shù)位置k的每一固定系數(shù)，按照預(yù)定順序選擇第一組和第二組變換系數(shù)數(shù)據(jù)，每一組變換系數(shù)數(shù)據(jù)是由包含在構(gòu)成所述2N×2N段變換系數(shù)數(shù)據(jù)的塊的一個(gè)行或者一個(gè)列中的2N段變換系數(shù)數(shù)據(jù)構(gòu)成，其中乘法裝置，在2N-2N反離散余弦變換的情況下，將在所述選擇處理中選擇的每一2N段象素?cái)?shù)據(jù)與出自所述固定系數(shù)Pk的每一相應(yīng)的固定系數(shù)相乘以獲得乘積，以及其中乘法裝置在2-2N-1-2N反離散余弦變換的情況下，將根據(jù)出自所述固定系數(shù)Pk的所述公式(15)和所述公式(16)中具有奇數(shù)位置k的每一所述固定系數(shù)所選擇的每一個(gè)所述第一組和所述第二組變換系數(shù)數(shù)據(jù)與出自所述固定系數(shù)Pk的所述公式(15)和所述公式(16)中具有奇數(shù)位置k的每一所述固定系數(shù)相乘，以獲得乘積；其中所述運(yùn)算裝置，在所述2N-2N反離散余弦變換的情況下，在通過所述乘法裝置獲得的并且是根據(jù)所述2N-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行加法運(yùn)算和/或減法運(yùn)算，以及其中所述運(yùn)算裝置，在所述2-2N-1-2N反離散余弦變換的情況下，在通過所述乘法處理獲得的并且是根據(jù)所述2-2N-1-2N離散余弦變換規(guī)則確定的乘積之間執(zhí)行所述加法運(yùn)算和/或減法運(yùn)算；Pk=cos((N-1-k)π2N+1)…(15)]]>0≤k≤2N-1-2]]>在此不包括k=2N-1-1;]]>Pk=12…(16)]]>(k=2N-1-1)]]>
22.根據(jù)權(quán)利要求21所述的解壓縮圖像信號(hào)的器件，其特征在于在所述2N-2N反離散余弦變換中，所述選擇裝置選擇所述第一組變換系數(shù)數(shù)據(jù)和所述第二組變換系數(shù)數(shù)據(jù)作為變換系數(shù)數(shù)據(jù)，其中所述第一組變換系數(shù)數(shù)據(jù)由包含在構(gòu)成將被出自所述固定系數(shù)Pk的所述公式(15)和所述公式(16)中具有奇數(shù)位置k的每一所述固定系數(shù)相乘的2N×2N段變換系數(shù)數(shù)據(jù)塊的一個(gè)行或者一個(gè)列中的2N×2N段變換系數(shù)數(shù)據(jù)構(gòu)成，所述第二組變換系數(shù)數(shù)據(jù)是由將被出自所述固定系數(shù)Pk的在所述公式(15)和所述公式(16)具有偶數(shù)位置k的每一所述固定系數(shù)相乘的2N×2N段變換系數(shù)數(shù)據(jù)構(gòu)成。
全文摘要
一種用于在小型化的電路中實(shí)現(xiàn)高速文檔編號(hào)H04N7/30GK1297311SQ0013274
公開日2001年5月30日 申請(qǐng)日期2000年11月16日 優(yōu)先權(quán)日1999年11月16日
發(fā)明者片山陽一 申請(qǐng)人:日本電氣株式會(huì)社