專利名稱：高清晰度電視信號(hào)的產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高清晰度電視，具體是高清晰度電視信號(hào)YPBPR中三電平同步信號(hào)的產(chǎn)生電路。
已有技術(shù)目前國內(nèi)的高清晰度電視YPBPR信號(hào)中不包含三電平同步信號(hào)，不符合高清晰度電視標(biāo)準(zhǔn)。
技術(shù)內(nèi)容本發(fā)明的目的是提供一種高清晰度電視YPBPR信號(hào)中三電平同步信號(hào)的產(chǎn)生電路，利用本電路可以方便的產(chǎn)生包含三電平同步信號(hào)的YPBPR電視信號(hào)。
本實(shí)用新型使用美國TI公司的視頻D/A芯片THS8133/THS8134，用XILINX公司的CPLD對(duì)D/A芯片進(jìn)行控制，屬于本實(shí)用新型范圍的是對(duì)CPLD的內(nèi)部電路設(shè)計(jì)。
高清晰度電視YPBPR信號(hào)中三電平同步信號(hào)的產(chǎn)生電路圖如圖1所示。
本實(shí)用新型高清晰度電視YPBPR信號(hào)中三電平同步信號(hào)的產(chǎn)生電路由下列模塊二分頻器L10、L21，四分頻器L11，選擇器L12、L19、L20，像素點(diǎn)計(jì)數(shù)器L15、L16、L17，計(jì)數(shù)器初始靜態(tài)值L13、L14、L18，上升沿檢測模塊U1、U4，行計(jì)數(shù)控制模塊U3，三電平控制信號(hào)輸出模塊U2，以及與它們相連的復(fù)位信號(hào)、格式控制信號(hào)FMT0，F(xiàn)MT1、時(shí)鐘信號(hào)、場同步脈沖信號(hào)、行同步信號(hào)、SE_YUV_VGA信號(hào)各種控制線組成。
各部件作用如下復(fù)位信號(hào)(RESET)用來對(duì)所有模塊復(fù)位。
格式控制信號(hào)FMT0、FMT1用來選擇視頻格式，控制選擇器L12、L19、L20和三電平控制信號(hào)輸出模塊U2的工作狀態(tài)。
時(shí)鐘信號(hào)CLK經(jīng)過模塊二分頻器L10、四分頻器L11分頻后，與未分頻的CLK一起輸出給選擇器L12選擇合適的時(shí)鐘，并輸出給上升沿檢測模塊U1、U4，以及像素點(diǎn)計(jì)數(shù)器L15、L16、L17。
場同步脈沖信號(hào)VSYNC經(jīng)過二分頻器L21二分頻后，輸出給上升沿檢測模塊U1的SCLR腳，在模塊U1中檢測出上升沿，然后與復(fù)位信號(hào)一起輸出給U3的RESET腳，以實(shí)現(xiàn)每兩場對(duì)行計(jì)數(shù)器U3進(jìn)行一次復(fù)位。
行同步信號(hào)HSYNC經(jīng)過上升沿檢測模塊U4檢測出上升沿，然后輸出給像素點(diǎn)計(jì)數(shù)器L15、L16、L17的LOAD腳，從計(jì)數(shù)器初始靜態(tài)值L14、L13、L18中載入初始值。RESET信號(hào)與L15、L16、L17的進(jìn)位輸出(TERM_CNT)一起送入L15、L16、L17的SYNC_CTRL腳，以實(shí)現(xiàn)每行對(duì)像素點(diǎn)計(jì)數(shù)器L15、L16、L17進(jìn)行一次復(fù)位。
像素點(diǎn)計(jì)數(shù)器L15、L16、L17的計(jì)數(shù)器輸出(OUT[90])經(jīng)過選擇器L19得到當(dāng)前像素值輸出給三電平控制信號(hào)輸出模塊U2的HCNT[90]，像素點(diǎn)計(jì)數(shù)器L15、L16、L17的計(jì)數(shù)進(jìn)位輸出TERM_CNT經(jīng)過選擇器L20，得到當(dāng)前行起始信號(hào)，輸出給行計(jì)數(shù)控制模塊U3的CNT_EN腳。
行計(jì)數(shù)控制模塊U3對(duì)選擇器L20輸出的行起始信號(hào)進(jìn)行計(jì)數(shù)，產(chǎn)生四個(gè)控制信號(hào)SYNC1、SYNC2、MID、VBI控制三電平控制信號(hào)輸出模塊U2，U2根據(jù)選擇器L19輸出的像素點(diǎn)計(jì)數(shù)器結(jié)果，從BLANK_BAR、SYNC_T、SYNC_BAR三個(gè)腳輸出精確的控制信號(hào)。
SE_YUV_VGA信號(hào)用于選通三電平控制信號(hào)輸出模塊U2的輸出。當(dāng)SE_YUV_VGA為高電平時(shí)，U2的輸出信號(hào)選通，對(duì)應(yīng)于THS8133/THS8134的YPBPR模式；當(dāng)SE_YUV_VGA為低電平時(shí)，U2的輸出信號(hào)被屏蔽，對(duì)應(yīng)于THS8133/THS8134的VGA模式，即不產(chǎn)生三電平同步信號(hào)，而使用外部同步信號(hào)。
CPLD的輸出信號(hào)BLANK_BAR、SYNC_BAR、SYNC_T分別連接到外部芯片THS8133/THS8134的第23、24、25腳，以產(chǎn)生三電平的同步信號(hào)。


圖1是高清晰度電視YPBPR信號(hào)中三電平同步信號(hào)的產(chǎn)生電路圖。圖1由圖1A和圖1B拼接而成，拼接點(diǎn)在圖中以斷開線表示出來。
具體實(shí)施方式
實(shí)施例1一種高清晰度電視YPBPR信號(hào)中三電平同步信號(hào)的產(chǎn)生電路，構(gòu)成如圖1所示，用其產(chǎn)生的三電平同步信號(hào)符合美國ATSC標(biāo)準(zhǔn)中對(duì)高清晰度電視信號(hào)的要求。
權(quán)利要求1.一種高清晰度電視YPBPR信號(hào)中三電平同步信號(hào)的產(chǎn)生電路由下列模塊二分頻器(L10)、(L21)，四分頻器(L11)，選擇器(L12)、(L19)、(L20)，像素點(diǎn)計(jì)數(shù)器(L15)、(L16)、(L17)，計(jì)數(shù)器初始靜態(tài)值(L13)、(L14)、(L18)，上升沿檢測模塊(U1)、(U4)，行計(jì)數(shù)控制模塊(U3)，三電平控制信號(hào)輸出模塊(U2)，以及與它們相連的復(fù)位信號(hào)、格式控制信號(hào)FMT0，F(xiàn)MT1、時(shí)鐘信號(hào)、場同步脈沖信號(hào)、行同步信號(hào)、SE_YUV_VGA信號(hào)等各種控制信號(hào)線相互連接組成。
專利摘要一種高清晰度電視YP
文檔編號(hào)H04N7/015GK2525754SQ0126213
公開日2002年12月11日 申請(qǐng)日期2001年10月10日 優(yōu)先權(quán)日2001年10月10日
發(fā)明者鄧澤學(xué) 申請(qǐng)人:海信集團(tuán)有限公司