專利名稱：一種對(duì)以太網(wǎng)接口進(jìn)行測(cè)試的碼流發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及以太網(wǎng)交換接入技術(shù)，尤指一種對(duì)以太網(wǎng)接口進(jìn)行測(cè)試的碼流發(fā)生器。
背景技術(shù)：
由于目前的以太網(wǎng)對(duì)傳輸速率的要求不斷提高，GE(GEGigabit Ethernet千兆比特以太網(wǎng))接口和光纖技術(shù)被廣泛采用。因此出現(xiàn)了FE(FEFast Ethernet快速以太網(wǎng))、GE等不同速率的接口以及雙絞線、光纖等不同的傳輸媒質(zhì)。新接口及傳輸媒質(zhì)的出現(xiàn)使得在對(duì)接口指標(biāo)進(jìn)行測(cè)試時(shí)出現(xiàn)許多新問(wèn)題，具體如下1、100Base-FX接口該接口的眼圖測(cè)試需要發(fā)送halt碼流。然而目前的MAC(MACMediaAccess Control媒體訪問(wèn)控制)層芯片與PHY(PHYPhysical Layer物理層)芯片無(wú)法通過(guò)軟件設(shè)置令DUT(DUTDevice Under Test被測(cè)試設(shè)備)發(fā)出halt碼流。
2、1000Base-LX/SX接口確定性抖動(dòng)(Deterministic Jitter)測(cè)試需要DUT發(fā)出K28.5碼流(見(jiàn)IEEE Std802.3，2000 Edition的章節(jié)38.6.9)。
消光比(Extinction Ratio)測(cè)試需要DUT發(fā)出K28.7碼流(見(jiàn)IEEE Std 802.3，2000 Edition的章節(jié)38.6.3)。
就目前的MAC芯片與PHY芯片的組合而言，無(wú)法通過(guò)軟件設(shè)置的方法令DUT發(fā)出K28.5、K28.7碼流。
3、1000Base-CX接口發(fā)送上升、下降時(shí)間(Transmit rise/fall time)測(cè)試需要DUT發(fā)出K28.5碼流(參見(jiàn)IEEE Std 802.3，2000 Edition的章節(jié)39.6.1)。
發(fā)送擺率(Transmit skew)測(cè)試需要DUT發(fā)出K28.5或者D1.5碼流(參見(jiàn)IEEE Std 802.3，2000 Edition的章節(jié)39.6.2)。
發(fā)送器眼圖(Transmit eye)測(cè)試需要DUT發(fā)出翻轉(zhuǎn)(alternating)的K28.5碼流(參見(jiàn)IEEE Std 802.3，2000 Edition的章節(jié)39.6.3)。
就目前的MAC芯片與PHY芯片的組合而言，無(wú)法通過(guò)軟件設(shè)置的方法令DUT發(fā)出K28.5、K28.7、D21.5碼流。
根據(jù)對(duì)IEEE Std 802.3，2000 Edition(電氣和電子工程師協(xié)會(huì)之802.3標(biāo)準(zhǔn)的2000版本)的理解，我們可以使用對(duì)MAC芯片與PHY芯片之間的信號(hào)線作上下拉處理獲得100BAse-FX接口的halt碼流。如果MAC芯片與PHY芯片直接的接口標(biāo)準(zhǔn)是MII(MIIMedia Independence Interface媒體無(wú)關(guān)接口)，則將TXER(發(fā)送錯(cuò)誤)與TXEN(發(fā)送使能)信號(hào)上拉。如果MAC芯片與PHY芯片之間的接口標(biāo)準(zhǔn)是SMII(SMIISerial Media Independence Interface串行媒體無(wú)關(guān)接口)或者是S3MII(S3MIISource Sync Serial Media IndependenceInterface源同步串行媒體無(wú)關(guān)接口)則將TXD(數(shù)據(jù)線)信號(hào)上拉。
但是對(duì)MAC芯片與PHY芯片之間的信號(hào)線作上下拉處理存在一定的缺陷，當(dāng)某些PHY芯片對(duì)信號(hào)線上的信號(hào)有時(shí)序要求時(shí)，現(xiàn)有的技術(shù)就變得難以操作甚至不能實(shí)現(xiàn)需求。
同樣，我們可以使用對(duì)MAC芯片與PHY芯片之間的信號(hào)線作上下拉處理獲得1000Base-LX/SX、1000Base-CX接口的K28.5、K28.7、D21.5等特殊測(cè)試碼流。當(dāng)MAC芯片與PHY芯片之間的接口標(biāo)準(zhǔn)是GMII時(shí)，將8條發(fā)送數(shù)據(jù)線(TXD0～TXD7)按要求作上下拉即可發(fā)出所需要的碼流。當(dāng)MAC芯片與PHY芯片之間的接口標(biāo)準(zhǔn)是TBI時(shí)，將10條發(fā)送數(shù)據(jù)線(TXD0～TXD9)按要求作上下拉即可發(fā)出所需要的碼流。
可見(jiàn)，現(xiàn)有技術(shù)中存在如下的缺點(diǎn)
1、操作繁瑣，需要對(duì)數(shù)據(jù)線焊接多個(gè)電阻作上下拉用；2、碼流類型變換非常繁瑣，需要重新確定數(shù)據(jù)線的上下拉；3、當(dāng)MAC芯片與PHY芯片的接口標(biāo)準(zhǔn)為TBI時(shí)，無(wú)法實(shí)現(xiàn)碼流的翻轉(zhuǎn)。

發(fā)明內(nèi)容
本發(fā)明提供一種對(duì)以太網(wǎng)接口進(jìn)行測(cè)試的碼流發(fā)生器，以解決現(xiàn)有技術(shù)中存在的操作復(fù)雜、碼流變換繁鎖的問(wèn)題。
為解決上述問(wèn)題，本發(fā)明提供如下的技術(shù)方案一種對(duì)以太網(wǎng)接口進(jìn)行測(cè)試的碼流發(fā)生器，包括CPU、EPLD(EPLDErasable Programmable logic Device可擦寫可編程邏輯器件)模塊、電源模塊、時(shí)鐘源和JTAG(JTAGJoint Test Action Group聯(lián)合測(cè)試行動(dòng)組)接口；所述CPU具有一對(duì)外接口，用以接收使用者通過(guò)外部計(jì)算機(jī)發(fā)出的控制信號(hào)；所述CPU對(duì)該控制信號(hào)進(jìn)行解釋后傳送給所述EPLD模塊；所述EPLD模塊根據(jù)控制信號(hào)輸出所要求的測(cè)試碼流信號(hào)給被測(cè)試設(shè)備的PHY芯片；所述JTAG接口與被測(cè)試設(shè)備的JTAG接口相連接，用以耦合被測(cè)試設(shè)備上的電源信號(hào)給所述的電源模塊；所述電源模塊與CPU和EPLD模塊電連接，提供CPU和EPLD模塊的工作電源；所述時(shí)鐘源用以輸出時(shí)鐘信號(hào)給所述的EPLD模塊，對(duì)EPLD模塊的輸出進(jìn)行觸發(fā)，使其產(chǎn)生碼流翻轉(zhuǎn)。
所述被測(cè)試設(shè)備為含有以太網(wǎng)接口的路由器或交換機(jī)。
所述CPU與外部計(jì)算機(jī)之間的接口為RS232接口。
所述的時(shí)鐘源采用頻率為125MHz的晶振，或從被測(cè)試設(shè)備上獲取的時(shí)鐘信號(hào)。
所述控制信號(hào)包括碼流類型和碼流是否翻轉(zhuǎn)信號(hào)。
所述電源信號(hào)為3.3V或5V。
使用本發(fā)明，能夠簡(jiǎn)單快捷的令DUT(被測(cè)試設(shè)備)發(fā)出測(cè)試所需要的以太網(wǎng)接口特殊測(cè)試碼流，并能實(shí)現(xiàn)碼流翻轉(zhuǎn)。本發(fā)明體積小巧(5.0cm×6.0cm)，操作簡(jiǎn)單，使用人員無(wú)需培訓(xùn)即可進(jìn)行操作。


圖1為本發(fā)明的內(nèi)部結(jié)構(gòu)方框示意圖；圖2為SS-SMII接口碼流發(fā)送時(shí)序圖；圖3為GMII接口碼流發(fā)送時(shí)序圖。
具體實(shí)施例方式
本發(fā)明內(nèi)部結(jié)構(gòu)如圖1所示。包括CPU、EPLD(EPLDErasableProgrammable logic Device可擦寫可編程邏輯器件)模塊、電源模塊、時(shí)鐘源和JTAG接口。使用者在PC機(jī)上運(yùn)行后臺(tái)軟件，通過(guò)PC機(jī)的RS232串口將控制信息(如選擇發(fā)出碼流的類型、碼流是否翻轉(zhuǎn)等)發(fā)送到CPU；CPU將使用者的控制信息進(jìn)行解釋后傳送到EPLD模塊，EPLD模塊發(fā)出使用者所指定的碼流信號(hào)(例如K28.5、K28.7等)并輸出到DUT(被測(cè)試設(shè)備)的PHY芯片。本發(fā)明中的工作電源來(lái)自DUT，將JTAG接口與DUT上的JTAG接口(JTAG接口是業(yè)界的一種標(biāo)準(zhǔn)接口)相連即可獲取DUT上的電源，本發(fā)明兼容5V與3.3V的JTAG接口。本發(fā)明方案的JTAG接口還用于EPLD模塊的邏輯加載。當(dāng)使用者需要翻轉(zhuǎn)的碼流時(shí)，時(shí)鐘源輸出125MHz時(shí)鐘對(duì)EPLD模塊的輸出進(jìn)行觸發(fā)，使用EPLD模塊內(nèi)部的觸發(fā)器以及簡(jiǎn)單的門電路即可獲得翻轉(zhuǎn)的碼流。125MHz時(shí)鐘信號(hào)可以通過(guò)一晶振產(chǎn)生或者從DUT上獲取。
無(wú)論是MII、SMII、S3MII、GMII、TBI接口，在MAC芯片與PHY芯片之間的信號(hào)線上都串聯(lián)了33歐姆(或22歐姆)的電阻作為始端匹配。因此在實(shí)際測(cè)試時(shí)，我們恰好可以將這些匹配電阻去掉而將本發(fā)明中EPLD模塊的輸出信號(hào)引入到PHY芯片，令PHY芯片向外發(fā)送我們期望的碼流。其中，MAC芯片和PHY芯片的連接方式遵照IEEE Std 802.3標(biāo)準(zhǔn)。
本發(fā)明的工作原理如下根據(jù)IEEE Std 802.3，2000 Edition上對(duì)MII接口的halt(異常)碼流的產(chǎn)生條件的描述，可知當(dāng)PHY芯片的TX_EN(發(fā)送使能)與TX_ER(發(fā)送錯(cuò)誤)同時(shí)為高時(shí)，MII接口的PHY芯片將發(fā)出halt碼流，如下表一所示，其中TX_EN發(fā)送使能TX_ER發(fā)送錯(cuò)誤TXD<3:0>發(fā)送數(shù)據(jù)線<3:0>
表一 TXD<3:0>、TX_EN、TX_ER信號(hào)允許的編碼

SMII、S3MII接口其實(shí)是將MII接口串行化了。就是將TXEN與TXER信號(hào)線省略，并將這兩個(gè)信息放在了數(shù)據(jù)信息TxData的頭部。因此，我們只要令SMII、S3MII接口的TXD信號(hào)為高(用意是令TXER位、TXEN位為高)，接口即可發(fā)出halt碼流，SS-SMII接口碼流發(fā)送時(shí)序圖如圖2所示。
圖中信號(hào)的含義為TxCLK發(fā)送同步時(shí)鐘線TxSYNC發(fā)送同步信號(hào)線TxData發(fā)送數(shù)據(jù)信號(hào)對(duì)于GMII接口請(qǐng)參照?qǐng)D3，該圖中顯示了碼流發(fā)送時(shí)的時(shí)序。圖中各信號(hào)的含義如下GTX_CLKGE發(fā)送時(shí)鐘
TX_EN發(fā)送使能信號(hào)TXD<7:0>發(fā)送數(shù)據(jù)線TX_ER發(fā)送錯(cuò)誤信號(hào)CRS發(fā)送承載數(shù)據(jù)指示信號(hào)COL發(fā)送沖突信號(hào)由圖可見(jiàn)，當(dāng)TX_EN＝1時(shí)鐘信號(hào)存在且TX_ER＝0時(shí)候發(fā)送出去的數(shù)據(jù)就是數(shù)據(jù)線(TXD<7:0>)上面的數(shù)據(jù)。例如TXD<7:0>上的數(shù)據(jù)是0x55那么發(fā)送出去的數(shù)據(jù)就是0x55。參照IEEE Std 802.3，2000 Edition中的“有效數(shù)據(jù)碼流”(即D系列碼流)對(duì)應(yīng)表(Table 36-1a、Table 36-1b、Table 36-1c、Table 36-1d、Table 36-1e)即可得知各種“有效數(shù)據(jù)碼流”(Valid Datacode-groups)的編碼。參照IEEE Std 802.3，2000 Edition中的“有效特殊碼流”(即K系列碼流)對(duì)應(yīng)表(Table 36-2)即可得出“有效特殊碼流”(Valid specialcode-groups)的編碼。由于篇幅的關(guān)系，現(xiàn)給出Table 36-1e和Table 36-2如下Table 36-1e有效數(shù)據(jù)碼流

Table 36-2有效特殊碼流

對(duì)于TBI(Ten Bit Interface，10比特千兆以太網(wǎng)接口)接口，實(shí)際上就是將GMII接口中的數(shù)據(jù)(TXD<7:0>)作出了8B10B變換，TBI接口引入了碼流翻轉(zhuǎn)的概念，在Table 36-1a～e以及Table 36-2中可以看出8位和10位兩種編碼形式。8位編碼是針對(duì)于GMII接口的，而10位的編碼則是針對(duì)TBI接口的。TBI接口有RD-、RD+兩個(gè)相翻轉(zhuǎn)的編碼。因此在本發(fā)明方案中需要使用125MHz(與GTX_CLK的頻率相同)時(shí)鐘對(duì)TBI接口的碼流進(jìn)行觸發(fā)令其產(chǎn)生翻轉(zhuǎn)。
綜上所述，本發(fā)明的以太網(wǎng)接口特珠測(cè)試碼流發(fā)生器，設(shè)計(jì)簡(jiǎn)單，器件成本低廉，卻能達(dá)到使被測(cè)試設(shè)備發(fā)出測(cè)試所需的以太網(wǎng)接口特殊測(cè)試碼流的目的，并能簡(jiǎn)單實(shí)現(xiàn)現(xiàn)有技術(shù)中所不易實(shí)現(xiàn)的碼流翻轉(zhuǎn)。
權(quán)利要求
1.一種對(duì)以太網(wǎng)接口進(jìn)行測(cè)試的碼流發(fā)生器，其特征在于包括CPU、EPLD模塊、電源模塊、時(shí)鐘源和JTAG接口，其中所述CPU具有一對(duì)外接口，用以接收使用者通過(guò)外部計(jì)算機(jī)發(fā)出的控制信號(hào)并在對(duì)該控制信號(hào)進(jìn)行解釋后傳送給所述EPLD模塊；所述EPLD模塊根據(jù)控制信號(hào)輸出所要求的測(cè)試碼流信號(hào)給被測(cè)試設(shè)備的PHY芯片；所述JTAG接口與被測(cè)試設(shè)備的JTAG接口相連接，用以耦合被測(cè)試設(shè)備上的電源信號(hào)給所述的電源模塊；所述電源模塊與CPU和EPLD模塊電連接，提供CPU和EPLD模塊的工作電源；所述時(shí)鐘源用以輸出時(shí)鐘信號(hào)給所述的EPLD模塊，對(duì)EPLD模塊的輸出進(jìn)行觸發(fā)，使其產(chǎn)生碼流翻轉(zhuǎn)。
2.如權(quán)利要求1所述的對(duì)以太網(wǎng)接口進(jìn)行測(cè)試的碼流發(fā)生器，其特征在于所述被測(cè)試設(shè)備為含有以太接口的設(shè)備。
3.如權(quán)利要求2所述的對(duì)以太網(wǎng)接口進(jìn)行測(cè)試的碼流發(fā)生器，其特征在于所述含有以太網(wǎng)接口的設(shè)備為路由器或交換機(jī)。
4.如權(quán)利要求1、2或3所述的對(duì)以太網(wǎng)接口進(jìn)行測(cè)試的碼流發(fā)生器，其特征在于所述CPU與外部計(jì)算機(jī)之間的接口為RS232接口。
5.如權(quán)利要求4所述的對(duì)以太網(wǎng)接口進(jìn)行測(cè)試的碼流發(fā)生器，其特征在于所述的時(shí)鐘源采用頻率為125MHz的晶振，或從被測(cè)試設(shè)備上獲取的時(shí)鐘信號(hào)。
6.如權(quán)利要求1或2所述的對(duì)以太網(wǎng)接口進(jìn)行測(cè)試的碼流發(fā)生器，其特征在于所述控制信號(hào)包括碼流類型和碼流是否翻轉(zhuǎn)的信號(hào)。
7.如權(quán)利要求1或2所述的對(duì)以太網(wǎng)接口進(jìn)行測(cè)試的碼流發(fā)生器，其特征在于所述電源模塊提供的工作電源的電壓值為3.3V或5V。
全文摘要
本發(fā)明有關(guān)于一種對(duì)以太網(wǎng)接口進(jìn)行測(cè)試的碼流發(fā)生器，包括CPU、EPLD模塊、電源模塊、時(shí)鐘源和JTAG接口；所述CPU具有一對(duì)外接口，用以接收使用者通過(guò)外部計(jì)算機(jī)發(fā)出的控制信號(hào)，對(duì)該控制信號(hào)進(jìn)行解釋后傳送給所述EPLD模塊；所述EPLD模塊輸出所要求的測(cè)試碼流信號(hào)給被測(cè)試設(shè)備的PHY芯片；所述JTAG接口與被測(cè)試設(shè)備的JTAG接口相連接，用以耦合被測(cè)試設(shè)備上的電源信號(hào)給所述的電源模塊；所述電源模塊與CPU和EPLD模塊電連接；所述時(shí)鐘源用以輸出時(shí)鐘信號(hào)給所述的EPLD模塊，使其產(chǎn)生碼流翻轉(zhuǎn)。使用本發(fā)明，能夠簡(jiǎn)單快捷的令被測(cè)試設(shè)備發(fā)出測(cè)試所需要的以太網(wǎng)接口特殊測(cè)試碼流，并能實(shí)現(xiàn)碼流翻轉(zhuǎn)。
文檔編號(hào)H04L29/02GK1538681SQ0312189
公開日2004年10月20日 申請(qǐng)日期2003年4月17日 優(yōu)先權(quán)日2003年4月17日
發(fā)明者周英航 申請(qǐng)人:華為技術(shù)有限公司