專利名稱：整合式低引腳數(shù)介質(zhì)獨(dú)立接口的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種整合式低引腳數(shù)介質(zhì)獨(dú)立接口(Integrated ReducedMedia Independent Interface)及相關(guān)運(yùn)作方法，特別涉及一種可減少引腳數(shù)目(Pin Count)的整合式低引腳數(shù)介質(zhì)獨(dú)立接口及相關(guān)方法。
背景技術(shù)：
在網(wǎng)絡(luò)建議蓬勃發(fā)展的現(xiàn)代化信息社會(huì)，大量的文字?jǐn)?shù)據(jù)、影音信息與知識(shí)技術(shù)都能經(jīng)由網(wǎng)絡(luò)快速地交流傳遞，使社會(huì)中每一份子都能分享他人寶貴的技術(shù)與經(jīng)驗(yàn)，進(jìn)一步提升社會(huì)整體的知識(shí)水準(zhǔn)。而如何提供價(jià)廉質(zhì)優(yōu)的網(wǎng)絡(luò)連接裝置、使網(wǎng)絡(luò)資源能普遍地為社會(huì)中每一個(gè)人分享運(yùn)用，更是信息業(yè)界致力研發(fā)的重點(diǎn)之一。隨著頻寬需求的增加與使用者數(shù)量的成長(zhǎng)，越來(lái)越多的企業(yè)選擇將網(wǎng)絡(luò)提升到高速網(wǎng)絡(luò)的等級(jí)，同時(shí)，由于乙太網(wǎng)絡(luò)(Ethernet)快速的發(fā)展，創(chuàng)造了高速網(wǎng)絡(luò)的普遍需求，在可預(yù)知的將來(lái)，乙太網(wǎng)絡(luò)除了將應(yīng)用于區(qū)域網(wǎng)絡(luò)(LAN)外，由于其傳輸距離及速度的躍進(jìn)，勢(shì)必也將應(yīng)用在廣域網(wǎng)絡(luò)(WAN)上。
在乙太網(wǎng)絡(luò)的相關(guān)規(guī)格方面，原先用來(lái)連接一介質(zhì)控制層電路(MACCircuit)以及一實(shí)體層電路(PHY Circuit)之間的介質(zhì)獨(dú)立接口(MediaIndependent Interface，MII)在近幾年，已逐漸被新研制出的低引腳數(shù)介質(zhì)獨(dú)立接口(Reduced Media Independent Interface，RMII)所取代，低引腳數(shù)介質(zhì)獨(dú)立接口RMII的規(guī)格(Specification)與介質(zhì)獨(dú)立接口MII相同，都主要規(guī)范在IEEE802.3及IEEE802.3u之中。低引腳數(shù)介質(zhì)獨(dú)立接口RMII與先前介質(zhì)獨(dú)立接口MII相較，最重要的改善在于其將接口中所需運(yùn)用的引腳數(shù)目(PinCount)大幅的降低，因?yàn)樵谛酒谱骷胺庋b上，引腳數(shù)目對(duì)于成本控管有決定性的影響，愈多需用到的引腳數(shù)代表成本的大幅增加，也就是說(shuō)，低引腳數(shù)介質(zhì)獨(dú)立接口RMII提供了完成符合IEEE802.3u規(guī)格的接口裝置一個(gè)良好的選擇。請(qǐng)參閱圖1，圖1為低引腳數(shù)介質(zhì)獨(dú)立接口RMII10的示意圖。如前所述，低引腳數(shù)介質(zhì)獨(dú)立接口RMII10是用來(lái)連接一介質(zhì)控制層電路12以及一實(shí)體層電路14，若依信號(hào)及數(shù)據(jù)傳送方向區(qū)分，可分成傳送端16(Transmitter)及接收端18(Receiver)兩部分，在傳送端16時(shí)，信號(hào)及數(shù)據(jù)在接口中的流向?yàn)榻橘|(zhì)控制層電路12至實(shí)體層電路14，反之，在接收端18的部分，信號(hào)及數(shù)據(jù)在接口中的流向?yàn)閷?shí)體層電路14至介質(zhì)控制層電路12。整體視之，低引腳數(shù)介質(zhì)獨(dú)立接口RMII10可分為多個(gè)細(xì)部的接口，屬于傳送端16的部分包含一數(shù)據(jù)傳送接口TXD及一傳送許可接口TX_EN，數(shù)據(jù)傳送接口TXD是用來(lái)將數(shù)據(jù)由介質(zhì)控制層電路12傳送至實(shí)體層電路14，一般而言，傳輸?shù)乃俣扔?0Mb/s和100Mb/s兩種模式，然而請(qǐng)注意，必須在傳送許可接口TX_EN同意(assert)的情況下(例如傳送許可接口TX_EN提供一(預(yù)設(shè)的)高電位輸出)，實(shí)體層電路14才會(huì)接收經(jīng)數(shù)據(jù)傳送接口TXD由介質(zhì)控制層電路12傳送來(lái)的數(shù)據(jù)，換言之，當(dāng)傳送許可接口TX_EN為不同意(de-assert)的情況下(例如傳送許可接口TX_EN為一(預(yù)設(shè)的)低電位輸出)，實(shí)體層電路14不會(huì)接收經(jīng)數(shù)據(jù)傳送接口TXD由介質(zhì)控制層電路12傳送來(lái)的數(shù)據(jù)。
請(qǐng)繼續(xù)參閱圖1，關(guān)于低引腳數(shù)介質(zhì)獨(dú)立接口RMII10在接收端18的部分，包含有一參考時(shí)鐘接口REF_CLK、一接收許可接口CRS_DV、一錯(cuò)誤檢測(cè)接口RX_ER、以及一數(shù)據(jù)接收接口RXD。參考時(shí)鐘接口REF_CLK用來(lái)提供一參考時(shí)鐘Reference Clock)給該低引腳數(shù)介質(zhì)獨(dú)立接口RMII10所有的細(xì)部接口，包含數(shù)據(jù)傳送接口TXD、傳送許可接口TX_EN、接收許可接口CRS_DV、錯(cuò)誤檢測(cè)接口RX_ER、以及數(shù)據(jù)接收接口RXD，而該參考時(shí)鐘可由介質(zhì)控制層電路12或一外部信號(hào)產(chǎn)生源(External Source)所產(chǎn)生，如此一來(lái)，低引腳數(shù)介質(zhì)獨(dú)立接口RMII10所有的細(xì)部接口的運(yùn)作是同步(Synchronous)于此參考時(shí)鐘。請(qǐng)見(jiàn)圖2，圖2為圖1低引腳數(shù)介質(zhì)獨(dú)立接口RMII10在接收端18的多個(gè)接口運(yùn)作的時(shí)序圖。數(shù)據(jù)接收接口RXD是用來(lái)將數(shù)據(jù)由實(shí)體層電路14傳送至介質(zhì)控制層電路12，當(dāng)?shù)鸵_數(shù)介質(zhì)獨(dú)立接口RMII10處于一閑置(Idle)階段，即接收許可接口CRS_DV處于一預(yù)設(shè)的低電位時(shí)，即使有數(shù)據(jù)自該實(shí)體層電路14傳輸，介質(zhì)控制層電路12亦拒收(Reject)由實(shí)體層電路14經(jīng)數(shù)據(jù)接收接口傳送來(lái)的數(shù)據(jù)；而在接收端18開(kāi)始運(yùn)作時(shí)，當(dāng)實(shí)體層電路14末檢測(cè)到該錯(cuò)誤碼(Invalid Code)或其他錯(cuò)誤訊息，且當(dāng)實(shí)體層電路14檢測(cè)到有任何需要被傳送的數(shù)據(jù)時(shí)，低引腳數(shù)介質(zhì)獨(dú)立接口RMII10離開(kāi)閑置(Idle)階段，接收許可接口CRS_DV轉(zhuǎn)換為一預(yù)設(shè)的高電位，錯(cuò)誤檢測(cè)接口RX_ER處于一低電位，此時(shí)低引腳數(shù)介質(zhì)獨(dú)立接口RMII10位于一傳輸許可階段，介質(zhì)控制層電路12可接收由實(shí)體層電路14經(jīng)數(shù)據(jù)接收接口RXD傳送來(lái)的數(shù)據(jù)，完成數(shù)據(jù)傳輸。當(dāng)實(shí)體層電路14檢測(cè)到任何錯(cuò)誤碼(Invalid Code)或其他錯(cuò)誤訊息時(shí)，錯(cuò)誤檢測(cè)接口RX_ER會(huì)躍升至一(預(yù)設(shè)的)高電位，此時(shí)，即使有數(shù)據(jù)繼續(xù)自實(shí)體層電路14傳送而來(lái)，這些數(shù)據(jù)會(huì)被介質(zhì)控制層電路12判斷為非正確(Invalid)的數(shù)據(jù)，此時(shí)低引腳數(shù)介質(zhì)獨(dú)立接口RMII_10位于一檢測(cè)錯(cuò)誤階段，而介質(zhì)控制層電路12會(huì)拒收由實(shí)體層電路14經(jīng)數(shù)據(jù)接收接口傳送來(lái)的數(shù)據(jù)，數(shù)據(jù)傳輸則因此中斷，如此一來(lái)，錯(cuò)誤檢測(cè)接口RX_ER能提升低引腳數(shù)介質(zhì)獨(dú)立接口RMII10傳輸數(shù)據(jù)的正確率。
然而，在盡量降低引腳數(shù)目的前提下，并符合IEEE802.3u所制定的低引腳數(shù)介質(zhì)獨(dú)立接口RMII10的規(guī)格的考慮，若能由上述現(xiàn)行的低引腳數(shù)介質(zhì)獨(dú)立接口RMII10中再經(jīng)由適當(dāng)?shù)脑O(shè)計(jì)，再更進(jìn)一步降低引腳數(shù)目，則能夠大幅降低相關(guān)產(chǎn)品的成本。

發(fā)明內(nèi)容
因此本發(fā)明的主要目的在于提供一種新型低引腳數(shù)介質(zhì)獨(dú)立接口(Integrated RMII)以及利用此整合式低引腳數(shù)介質(zhì)獨(dú)立接口以傳輸數(shù)據(jù)的方法，更進(jìn)一步的降低所需的接口引腳數(shù)，以解決上述問(wèn)題。
在本發(fā)明中，我們以IEEE802.3u所制定的整合式低引腳數(shù)介質(zhì)獨(dú)立接口RMII的規(guī)格為基礎(chǔ)，將原先的錯(cuò)誤檢測(cè)接口RX_ER整合入接收許可接口CRS_DV之中，可省卻此錯(cuò)誤檢測(cè)接口RX_ER的使用，也因此可降低此低引腳數(shù)介質(zhì)獨(dú)立接口RMII中所使用的引腳數(shù)目。
本發(fā)明的目的為提供一種整合式低引腳數(shù)介質(zhì)獨(dú)立接口(IntegratedReduced Media Independent Interface)，用來(lái)連接一介質(zhì)控制層電路(MACCircuit)以及一實(shí)體層電路(PHY Circuit)，該整合式低引腳數(shù)介質(zhì)獨(dú)立接口在數(shù)據(jù)傳輸方面是僅僅由下列幾個(gè)接口所組成的一數(shù)據(jù)傳送接口(TXD)，用來(lái)將數(shù)據(jù)由該介質(zhì)控制層電路傳送至該實(shí)體層電路；一傳送許可接口(TX_EN)，用來(lái)控制該數(shù)據(jù)傳送接口的運(yùn)作；一參考時(shí)鐘接口(REF_CLK)，用來(lái)提供一參考時(shí)鐘(Reference Clock)給該整合式低引腳數(shù)介質(zhì)獨(dú)立接口；一接收許可接口(CRS_DV)，用來(lái)在一檢測(cè)錯(cuò)誤階段及一閑置(Idle)階段為一低電位輸出，在一傳輸許可階段為一高電位輸出；以及一數(shù)據(jù)接收接口(RXD)，用來(lái)將數(shù)據(jù)由該實(shí)體層電路傳送至該介質(zhì)控制層電路。當(dāng)然，與數(shù)據(jù)傳輸不相關(guān)的部分，該整合式低引腳數(shù)介質(zhì)獨(dú)立接口可以包含其它的元件，但這方面與本發(fā)明無(wú)關(guān)，將省略不計(jì)。
本發(fā)明的另一目的為提供一種利用一整合式低引腳數(shù)介質(zhì)獨(dú)立接口(Reduced RMID以傳輸數(shù)據(jù)的方法，該整合式低引腳數(shù)介質(zhì)獨(dú)立接口是用來(lái)連接一介質(zhì)控制層電路(MAC Circuit)以及一實(shí)體層電路(PHY Circuit)，該整合式低引腳數(shù)介質(zhì)獨(dú)立接口在將數(shù)據(jù)自實(shí)體層電路傳輸?shù)浇橘|(zhì)控制電路的部分，僅僅包含有一接收許可接口(CRS_DV)以及一數(shù)據(jù)接收接口(RXD)，該方法包含有使用該實(shí)體層電路在一檢測(cè)錯(cuò)誤階段及一閑置(Idle)階段提供一低電位輸出至該接收許可接口；使用該實(shí)體層電路在一傳輸許可階段提供一高電位輸出至該接收許可接口；當(dāng)該接收許可接口為該高電位輸出時(shí)，使用該介質(zhì)控制層電路接收由該實(shí)體層電路經(jīng)該數(shù)據(jù)接收接口傳送來(lái)的數(shù)據(jù)；以及當(dāng)該接收許可接口為該低電位輸出時(shí)，使用該介質(zhì)控制層電路拒收(Reject)由該實(shí)體層電路經(jīng)該數(shù)據(jù)接收接口傳送來(lái)的數(shù)據(jù)。
顯然地，與已知技術(shù)相比較，本發(fā)明通過(guò)將既有的錯(cuò)誤檢測(cè)接口整合至接收許可接口中，可以讓整合后的接收許可接口具有已知錯(cuò)誤檢測(cè)接口與已知接收許可接口二者的功能，進(jìn)而在不影響低引腳數(shù)介質(zhì)獨(dú)立接口的功能的前提下，減少低引腳數(shù)介質(zhì)獨(dú)立接口的引腳數(shù)目，進(jìn)而節(jié)省材料成本與降低制造成本。


圖1為已知低引腳數(shù)介質(zhì)獨(dú)立接口RMII的示意圖。
圖2為圖1低引腳數(shù)介質(zhì)獨(dú)立接口RMII的多個(gè)接口運(yùn)作的時(shí)序圖。
圖3為本發(fā)明整合式低引腳數(shù)介質(zhì)獨(dú)立接口的示意圖。
圖4為圖3整合式低引腳數(shù)介質(zhì)獨(dú)立接口的多個(gè)接口運(yùn)作的時(shí)序圖。
附圖標(biāo)號(hào)說(shuō)明10低引腳數(shù)介質(zhì)獨(dú)立接口RMII12、22介質(zhì)控制層電路
14、24實(shí)體層電路16傳送端18接收端20整合式低引腳數(shù)介質(zhì)獨(dú)立接口具體實(shí)施方式
本發(fā)明的主要技術(shù)特征在于，以IEEE802.3及IEEE802.3u所制定的低引腳數(shù)介質(zhì)獨(dú)立接口RMII的規(guī)格為基礎(chǔ)，將既有的錯(cuò)誤檢測(cè)接口RX_ER(特別是其功能)整合納入接收許可接口CRS_DV之中，如此則省卻此錯(cuò)誤檢測(cè)接口RX_ER的使用。請(qǐng)參閱圖3，圖3為本發(fā)明的整合式低引腳數(shù)介質(zhì)獨(dú)立接口20的示意圖。與前述已知技術(shù)相較，本發(fā)明的整合式低引腳數(shù)介質(zhì)獨(dú)立接口20同樣用來(lái)連接一介質(zhì)控制層電路22(MAC Circuit)以及一實(shí)體層電路24(PHY Circuit)，然而，在省卻了錯(cuò)誤檢測(cè)接口RX_ER之后，僅包含有一用來(lái)將數(shù)據(jù)由介質(zhì)控制層電路22傳送至實(shí)體層電路24的數(shù)據(jù)傳送接口TXD、一用來(lái)控制該數(shù)據(jù)傳送接口TXD的運(yùn)作的傳送許可接口TX_EN、一用來(lái)提供一參考時(shí)鐘的參考時(shí)鐘接口REF_CLK、一接收許可接口CRS_DV、及用來(lái)將數(shù)據(jù)由實(shí)體層電路24傳送至介質(zhì)控制層電路22的數(shù)據(jù)接收接口RXD。與圖1實(shí)施例相同，參考時(shí)鐘可由介質(zhì)控制層電路22或一外部信號(hào)產(chǎn)生源(External Source)所產(chǎn)生，以提供數(shù)據(jù)傳送接口TXD、傳送許可接口TX_EN、接收許可接口CRS_DV、以及數(shù)據(jù)接收接口RXD同步(Synchronous)運(yùn)作的依據(jù)。
請(qǐng)同時(shí)參閱圖4，圖4為圖3整合式低引腳數(shù)介質(zhì)獨(dú)立接口20(IntegratedRMII)的多個(gè)接口運(yùn)作的時(shí)序圖。在實(shí)際實(shí)施時(shí)，數(shù)據(jù)接收接口RXD實(shí)為二元傳輸線路，分為RXD
、RXD[1]，數(shù)據(jù)接收接口RXD(RXD
、RXD[1])是在參考時(shí)鐘的任一時(shí)鐘周期(Clock Period)內(nèi)將二比特的數(shù)字?jǐn)?shù)據(jù)不斷由實(shí)體層電路24傳送至介質(zhì)控制層電路22，當(dāng)接收許可接口CRS_DV一開(kāi)始處于一閑置(Idle)階段(預(yù)設(shè)的低電位)時(shí)，介質(zhì)控制層電路22不接收由實(shí)體層電路24經(jīng)數(shù)據(jù)接收接口RXD傳送來(lái)的數(shù)據(jù)。在系統(tǒng)開(kāi)始運(yùn)作時(shí)，當(dāng)實(shí)體層電路24未檢測(cè)到該錯(cuò)誤碼(Invalid Code)或其他錯(cuò)誤訊息，且當(dāng)實(shí)體層電路24檢測(cè)到有任何需要被傳送的數(shù)據(jù)時(shí)，整合式低引腳數(shù)介質(zhì)獨(dú)立接口20離開(kāi)閑置(Idle)階段，接收許可接口CRS_DV轉(zhuǎn)換為一預(yù)設(shè)的高電位，此時(shí)整合式低引腳數(shù)介質(zhì)獨(dú)立接口20位于一傳輸許可階段，介質(zhì)控制層電路22可接收由實(shí)體層電路24經(jīng)數(shù)據(jù)接收接口RXD傳送來(lái)的數(shù)據(jù)，完成數(shù)據(jù)傳輸?shù)墓δ堋６档米⒁獾氖?，?dāng)實(shí)體層電路24檢測(cè)到有任何錯(cuò)誤碼(InvalidCode)或其他錯(cuò)誤訊息時(shí)，由于本發(fā)明的架構(gòu)去除了錯(cuò)誤檢測(cè)接口RX_ER的運(yùn)作，接收許可接口CRS_DV負(fù)起警示錯(cuò)誤的功能，意即，此時(shí)，接收許可接口CRS_DV會(huì)立即轉(zhuǎn)換為一(原先預(yù)設(shè)的)低電位，使得介質(zhì)控制層電路22會(huì)將由數(shù)據(jù)接收接口RXD傳來(lái)的數(shù)據(jù)視為非正確(Invalid)的數(shù)據(jù)，而拒收這些數(shù)據(jù)，數(shù)據(jù)傳輸則因此中斷，此時(shí)整合式低引腳數(shù)介質(zhì)獨(dú)立接口20位于一檢測(cè)錯(cuò)誤階段，如此一來(lái)，數(shù)據(jù)接收接口RXD則能完全取代原先圖1中錯(cuò)誤檢測(cè)接口RX_ER的功能，而同樣確保傳輸數(shù)據(jù)的正確率。
對(duì)照已知圖2與本發(fā)明圖4的時(shí)序圖即可明顯看出前述本發(fā)明的技術(shù)特征，在圖2中的檢測(cè)錯(cuò)誤階段是由錯(cuò)誤檢測(cè)接口RX_ER提高電位以實(shí)現(xiàn)相關(guān)功能，而在時(shí)域上同一時(shí)刻點(diǎn)，若進(jìn)入檢測(cè)錯(cuò)誤階段，在圖4中所示，本發(fā)明整合式低引腳數(shù)介質(zhì)獨(dú)立接口20即是以將接收許可接口CRS_DV降低電位來(lái)實(shí)現(xiàn)相關(guān)功能，同樣達(dá)到讓介質(zhì)控制層電路22視傳來(lái)的數(shù)據(jù)為非正確(Invalid)的數(shù)據(jù)并加以拒絕。
簡(jiǎn)而言之，在圖3實(shí)體層電路24的控制下，合并圖1錯(cuò)誤檢測(cè)接口RX_ER的功能至接收許可接口CRS_DV后，接收許可接口CRS_DV會(huì)在檢測(cè)錯(cuò)誤階段(當(dāng)實(shí)體層電路24檢測(cè)到一錯(cuò)誤碼或其他錯(cuò)誤訊息)及一原先的閑置(Idle)階段(系統(tǒng)起始(Reset)、沒(méi)有待傳的數(shù)據(jù)、或?qū)嶓w層電路24(或介質(zhì)控制層電路22)未運(yùn)作的情況下)為一低電位輸出，而在一傳輸許可階段(當(dāng)實(shí)體層電路24未檢測(cè)到該錯(cuò)誤碼或其他錯(cuò)誤訊息，且檢測(cè)到有任何需要被傳送的數(shù)據(jù)時(shí))為一高電位輸出，由于IEEE802.3及IEEE802.3u中關(guān)于低引腳數(shù)介質(zhì)獨(dú)立接口(RMII)的規(guī)格即定為當(dāng)接收許可接口CRS_DV為高電位輸出時(shí)，介質(zhì)控制層電路22會(huì)接收由實(shí)體層電路24經(jīng)該數(shù)據(jù)接收接口RXD傳送來(lái)的數(shù)據(jù)，當(dāng)接收許可接口CRS_DV為低電位輸出時(shí)，介質(zhì)控制層電路22會(huì)拒收由實(shí)體層電路24經(jīng)該數(shù)據(jù)接收接口RXD傳送來(lái)的數(shù)據(jù)，如此一來(lái)，在任何錯(cuò)誤碼或錯(cuò)誤訊息發(fā)生時(shí)，無(wú)須藉由圖1錯(cuò)誤檢測(cè)接口RX_ER的電壓躍起以發(fā)出警示，而改以接收許可接口CRS_DV的電壓降落來(lái)達(dá)到警示和拒收數(shù)據(jù)的效果(如圖4所示)，如此一來(lái)，與已知技術(shù)相較，降低了原圖1低引腳數(shù)介質(zhì)獨(dú)立接口RMII10中所需使用的引腳數(shù)目，也可精簡(jiǎn)一應(yīng)用本發(fā)明整合式低引腳數(shù)介質(zhì)獨(dú)立接口20的乙太網(wǎng)絡(luò)(Ethernet)的系統(tǒng)資源。
上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種整合式低引腳數(shù)介質(zhì)獨(dú)立接口，用來(lái)連接一介質(zhì)控制層電路以及一實(shí)體層電路，該整合式低引腳數(shù)介質(zhì)獨(dú)立接口僅包含有一數(shù)據(jù)傳送接口，用來(lái)將數(shù)據(jù)由該介質(zhì)控制層電路傳送至該實(shí)體層電路；一傳送許可接口，用來(lái)控制該數(shù)據(jù)傳送接口的運(yùn)作；一參考時(shí)鐘接口，用來(lái)提供一參考時(shí)鐘給該整合式低引腳數(shù)介質(zhì)獨(dú)立接口；一接收許可接口，用來(lái)于一檢測(cè)錯(cuò)誤階段及一閑置階段為一低電位輸出，在一傳輸許可階段為一高電位輸出；以及一數(shù)據(jù)接收接口，用來(lái)將數(shù)據(jù)由該實(shí)體層電路傳送至該介質(zhì)控制層電路。
2.如權(quán)利要求1所述的整合式低引腳數(shù)介質(zhì)獨(dú)立接口，其中當(dāng)該接收許可接口為該高電位輸出時(shí)，該介質(zhì)控制層電路接收由該實(shí)體層電路經(jīng)該數(shù)據(jù)接收接口傳送來(lái)的數(shù)據(jù)；當(dāng)該接收許可接口為該低電位輸出時(shí)，該介質(zhì)控制層電路不接收由該實(shí)體層電路經(jīng)該數(shù)據(jù)接收接口傳送來(lái)的數(shù)據(jù)。
3.如權(quán)利要求1所述的整合式低引腳數(shù)介質(zhì)獨(dú)立接口，其中當(dāng)該實(shí)體層電路檢測(cè)到一錯(cuò)誤碼或其他錯(cuò)誤訊息時(shí)，該整合式低引腳數(shù)介質(zhì)獨(dú)立接口是位于該檢測(cè)錯(cuò)誤階段。
4.如權(quán)利要求3所述的整合式低引腳數(shù)介質(zhì)獨(dú)立接口，其中當(dāng)該實(shí)體層電路未檢測(cè)到該錯(cuò)誤碼或其他錯(cuò)誤訊息，且當(dāng)該實(shí)體層電路檢測(cè)到有任何需要被傳送的數(shù)據(jù)時(shí)，該整合式低引腳數(shù)介質(zhì)獨(dú)立接口是位于該傳輸許可階段。
5.如權(quán)利要求1所述的整合式低引腳數(shù)介質(zhì)獨(dú)立接口，其中當(dāng)該接收許可接口為該高電位輸出時(shí)，該數(shù)據(jù)接收接口是在該參考時(shí)鐘的任一時(shí)鐘周期內(nèi)將二比特的數(shù)字?jǐn)?shù)據(jù)由該實(shí)體層電路傳送至該介質(zhì)控制層電路。
6.如權(quán)利要求1所述的整合式低引腳數(shù)介質(zhì)獨(dú)立接口，其中該參考時(shí)鐘是由該介質(zhì)控制層電路或一外部信號(hào)產(chǎn)生源所產(chǎn)生。
7.如權(quán)利要求6所述的整合式低引腳數(shù)介質(zhì)獨(dú)立接口，其中該數(shù)據(jù)傳送接口、該傳送許可接口、該接收許可接口、以及該數(shù)據(jù)接收接口的運(yùn)作是同步于該參考時(shí)鐘。
8.如權(quán)利要求1所述的整合式低引腳數(shù)介質(zhì)獨(dú)立接口，其是應(yīng)用于一乙太網(wǎng)絡(luò)中。
9.如權(quán)利要求1所述的整合式低引腳數(shù)介質(zhì)獨(dú)立接口，其是符合IEEE802.3及IEEE802.3u中關(guān)于低引腳數(shù)介質(zhì)獨(dú)立接口的規(guī)定。
10.一種利用一整合式低引腳數(shù)介質(zhì)獨(dú)立接口以傳輸數(shù)據(jù)的方法，該整合式低引腳數(shù)介質(zhì)獨(dú)立接口是用來(lái)連接一介質(zhì)控制層電路以及一實(shí)體層電路，該整合式低引腳數(shù)介質(zhì)獨(dú)立接口包是僅僅使用一接收許可接口以及一數(shù)據(jù)接收接口來(lái)將數(shù)據(jù)數(shù)據(jù)自該實(shí)體層電路傳輸至該介質(zhì)控制電路，該方法包含有使用該實(shí)體層電路在一檢測(cè)錯(cuò)誤階段及一閑置階段提供一低電位輸出至該接收許可接口；使用該實(shí)體層電路在一傳輸許可階段提供一高電位輸出至該接收許可接口；當(dāng)該接收許可接口為該高電位輸出時(shí)，使用該介質(zhì)控制層電路接收由該實(shí)體層電路經(jīng)該數(shù)據(jù)接收接口傳送來(lái)的數(shù)據(jù)；以及當(dāng)該接收許可接口為該低電位輸出時(shí)，使用該介質(zhì)控制層電路拒收由該實(shí)體層電路經(jīng)該數(shù)據(jù)接收接口傳送來(lái)的數(shù)據(jù)。
11.如權(quán)利要求10所述的方法，其中當(dāng)該實(shí)體層電路檢測(cè)到一錯(cuò)誤碼或其他錯(cuò)誤訊息時(shí)，該整合式低引腳數(shù)介質(zhì)獨(dú)立接口是位于該檢測(cè)錯(cuò)誤階段。
12.如權(quán)利要求11所述的方法，其中當(dāng)該實(shí)體層電路未檢測(cè)到該錯(cuò)誤碼或其他錯(cuò)誤訊息，且當(dāng)該實(shí)體層電路檢測(cè)到有任何需要被傳送的數(shù)據(jù)時(shí)，該整合式低引腳數(shù)介質(zhì)獨(dú)立接口是位于該傳輸許可階段。
13.如權(quán)利要求10所述的方法，其中該整合式低引腳數(shù)介質(zhì)獨(dú)立接口另包含有一參考時(shí)鐘接口，該方法還包含有使用該介質(zhì)控制層電路或一外部信號(hào)產(chǎn)生源產(chǎn)生一參考時(shí)鐘至該參考時(shí)鐘接口。
14.如權(quán)利要求13所述的方法，其中當(dāng)該接收許可接口為該高電位輸出時(shí)，該數(shù)據(jù)接收接口是在該參考時(shí)鐘的任一時(shí)鐘周期內(nèi)將二比特的數(shù)字?jǐn)?shù)據(jù)由該實(shí)體層電路傳送至該介質(zhì)控制層電路。
15.如權(quán)利要求14所述的方法，其中該接收許可接口以及該數(shù)據(jù)接收接口的運(yùn)作是同步于該參考時(shí)鐘。
16.如權(quán)利要求10所述的方法，其中該整合式低引腳數(shù)介質(zhì)獨(dú)立接口是應(yīng)用于一乙太網(wǎng)絡(luò)中。
17.如權(quán)利要求10所述的方法，其中該整合式低引腳數(shù)介質(zhì)獨(dú)立接口是符合IEEE802.3及IEEE802.3u中關(guān)于低引腳數(shù)介質(zhì)獨(dú)立接口的規(guī)定。
全文摘要
一種整合式低引腳數(shù)介質(zhì)獨(dú)立運(yùn)接口及相關(guān)作方法，該整合式低引腳數(shù)介質(zhì)獨(dú)立接口用來(lái)連接一介質(zhì)控制層電路以及一實(shí)體層電路(PHY Circuit)，僅包含一數(shù)據(jù)傳送接口TXD、一傳送許可接口TX_EN、一參考時(shí)鐘接口REF_CLK、一接收許可接口CRS_DV、及一數(shù)據(jù)接收接口RXD。接收許可接口CRS_DV于一檢測(cè)錯(cuò)誤階段及一閑置階段為一低電位輸出，于一傳輸許可階段為一高電位輸出，而當(dāng)該接收許可接口CRS_DV為低電位輸出時(shí)，由該實(shí)體層電路經(jīng)該數(shù)據(jù)接收接口RXD傳送的數(shù)據(jù)將被該介質(zhì)控制層電路所拒收，當(dāng)該接收許可接口CRS_DV為高電位輸出時(shí)，傳送的數(shù)據(jù)將為該介質(zhì)控制層電路所接收。
文檔編號(hào)H04L12/28GK1450764SQ0313127
公開(kāi)日2003年10月22日 申請(qǐng)日期2003年5月12日 優(yōu)先權(quán)日2003年5月12日
發(fā)明者宋大成 申請(qǐng)人:威盛電子股份有限公司