專利名稱：用于阻塞傳輸線路反射信號的數(shù)字濾波器電路和方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及傳輸線路端接器，并且更具體涉及用于阻塞由于耦合到傳輸線路一端的不完全端接阻抗而引起的傳輸線路反射信號的數(shù)字濾波器電路和方法。
背景技術(shù)：
為了在網(wǎng)絡(luò)內(nèi)正確地傳輸數(shù)據(jù)，需要管理在網(wǎng)絡(luò)的傳輸線路上的反射信號。通常通過利用線路的特征阻抗在其輸入和輸出上端接傳輸線路來避免反射信號。然而，使用兩個傳輸線路末端的端接的一個缺點在于由端接電阻器消耗的功率量。

發(fā)明內(nèi)容
通過提供阻塞濾波器(blocking filter)用于設(shè)備從傳輸線路接收信號，克服現(xiàn)有技術(shù)的缺點并提供附加的優(yōu)點。阻塞濾波器包括脈沖生成器，用于生成被定時的并具有足夠持續(xù)時間的屏蔽脈沖，以便在設(shè)備上阻塞從傳輸線路接收的信號內(nèi)的反射信號，其中該反射信號是因為傳輸線路的不完全端接而產(chǎn)生的。該濾波器還包括邏輯部分，用于組合屏蔽脈沖和接收的信號，以便在阻塞濾波器上利用屏蔽脈沖阻塞反射信號。
在另一方面中，提供一種網(wǎng)絡(luò)，包括具有被不完全端接的傳輸線路的總線系統(tǒng)，其中由于信號在傳輸線路上的傳輸而產(chǎn)生反射信號。該網(wǎng)絡(luò)還包括連接到傳輸線路用于接收信號的設(shè)備。該設(shè)備包括阻塞濾波器，具有脈沖生成器，用于生成被定時的并具有足夠持續(xù)時間的屏蔽脈沖，以便在設(shè)備上阻塞反射信號，和邏輯部分，用于組合屏蔽脈沖和從傳輸線路接收到的信號，其中通過屏蔽脈沖阻塞反射信號。
在另一方面，提供一種濾波從傳輸線路接收的信號的方法。該方法包括生成被定時的并具有足夠持續(xù)時間的屏蔽脈沖，以便在連接到傳輸線路的設(shè)備上阻塞從傳輸線路接收到的信號內(nèi)的反射信號，該反射信號是因為傳輸線路的不完全端接而產(chǎn)生的；和組合屏蔽脈沖和接收的信號，其中通過屏蔽脈沖阻塞反射信號。
通過本發(fā)明的技術(shù)實現(xiàn)其它的特征和優(yōu)點。本發(fā)明的其它實施例和各個方面在本文中進行詳細描述，并被視為所要求保護的發(fā)明的一部分。


在說明書的結(jié)論部分，具體指明視為本發(fā)明并在權(quán)利要求書中明確要求保護的主題。從下面結(jié)合附圖進行的詳細描述中，本發(fā)明的上述和其它的目標(biāo)、特征和優(yōu)點是顯而易見的，在附圖中圖1是根據(jù)本發(fā)明一個方面的復(fù)雜網(wǎng)絡(luò)拓撲的例子，其中可以采用傳輸線路反射信號濾波；圖2是用于操作在線路的輸入端和輸出端上帶有端接電阻的傳輸線路的方案的示意圖；圖3是用于操作在線路的輸出端上除去端接電阻并且僅保留電容負載的傳輸線路的一個替代實施例；圖4圖示隨著信號電壓從電壓V下降到接地時針對輸入端接電阻的不同值的圖3的傳輸線路的輸入端上的信號；圖5圖示隨著信號電壓從電壓V下降到接地時針對輸入端接電阻的不同值的圖3的傳輸線路的輸出端上的信號；圖6圖示利用在輸入端上的端接電阻和輸出端上的電容負載操作的并在輸入端上具有模擬在線路輸入上的共模濾波器的電容的電容的傳輸線路的另一種實施例；圖7圖示用于圖6所示的傳輸線路的電壓輸入和電壓輸出信號，出現(xiàn)從電壓V到接地的信號狀態(tài)改變；圖8是根據(jù)本發(fā)明一個方面的帶有用于處理傳輸線路反射信號的阻塞濾波器的接收機設(shè)備的高級部分示意圖；圖9是根據(jù)本發(fā)明一個方面的用于圖8的接收機的阻塞濾波器的一種實施例的示意圖；圖10圖示根據(jù)本發(fā)明一個方面的在圖9的阻塞濾波器內(nèi)出現(xiàn)的接收電壓信號(A)、期望的輸出電壓信號(B)和屏蔽電壓信號(C)；圖11圖示根據(jù)本發(fā)明一個方面的阻塞濾波器的另一個實施例，說明圖9的脈沖生成器的一個實施例；圖12圖示根據(jù)本發(fā)明一個方面的在圖11的阻塞濾波器內(nèi)出現(xiàn)的接收電壓信號(A)、期望的電壓輸出信號(B)、屏蔽信號(C)和延遲的復(fù)位信號(D)；
圖13圖示根據(jù)本發(fā)明一個方面的阻塞濾波器的另一個實施例，其在依然阻塞反射信號的同時允許部分發(fā)射信號處于屏蔽信號之外；圖14圖示根據(jù)本發(fā)明一個方面的用于圖13的電路的接收電壓信號(A)、期望的電壓輸出信號(B)、屏蔽信號(C)和擴充的延遲復(fù)位信號(D)；圖15圖示根據(jù)本發(fā)明一個方面的阻塞濾波器的另一種實施例，其也允許部分反射信號處于屏蔽信號之外，并具有延遲電路的快速復(fù)位；圖16圖示根據(jù)本發(fā)明一個方面的使用圖15的電路的電壓信號，包括接收的電壓信號(A)、期望的電壓輸出信號(B)、屏蔽信號(C)、延遲的復(fù)位信號(D)和擴充的屏蔽信號(E)；圖17是根據(jù)本發(fā)明一個方面的用于阻塞上升沿和下降沿反射信號的阻塞濾波器的一種實施例的示意圖；圖18是根據(jù)本發(fā)明方面的圖15的阻塞濾波器的一種詳細實施例的示意圖；和圖19是根據(jù)本發(fā)明一個方面的圖17的阻塞濾波器的一種詳細實施例的示意圖。
具體實施例方式
將端接電阻應(yīng)用于網(wǎng)絡(luò)傳輸線路末端時的一個問題產(chǎn)生于在諸如圖1所示的復(fù)雜網(wǎng)絡(luò)內(nèi)。在圖1中，諸如計算機的主設(shè)備10可以將信號跨越傳輸線路12驅(qū)動給多個從設(shè)備14，在這個例子中，即從設(shè)備1至從設(shè)備12。圖1的網(wǎng)絡(luò)拓撲內(nèi)的每個從設(shè)備例如包括傳感器或激勵器。鑒于網(wǎng)絡(luò)拓撲的復(fù)雜性，可能難以正確地在傳輸線路的末端施加端接，因為特定的線路可能具有多個末端，并且某些從設(shè)備應(yīng)當(dāng)端接線路，而大部分從設(shè)備不應(yīng)當(dāng)端接線路。
在圖2中示意性地圖示了用于驅(qū)動和端接傳輸線路的常規(guī)技術(shù)。在這個例子中，由源信號VS驅(qū)動傳輸線路TL，并且該線路在輸入上由電阻RIN端接，而在輸出上由電阻RL端接。如果兩個電阻的值等于傳輸線路的特征阻抗ZO，則不出現(xiàn)反射，并且高速數(shù)據(jù)通信是有可能的。然而，如所指出的，這個方案的問題在于在端接電阻內(nèi)耗散的功率。通過將負載電阻RL連接到鎖存器而不是連接到地，能夠解決這個問題，從而不耗散靜態(tài)功率。然而，這種解決方法并未解決如何在例如圖1所示的復(fù)雜系統(tǒng)內(nèi)插入端接電阻的問題。
當(dāng)省去或不能使用在傳輸線路的輸出端上的阻抗端接時，可以利用圖3所示的示意圖表示傳輸線路。在這個例子中，利用電壓VS和輸入端接電阻RT驅(qū)動傳輸線路TL。在輸出上的電容負載CL表示從設(shè)備的負載。當(dāng)輸入電壓從電壓V下降到零時，可以在傳輸線路的輸入端上發(fā)現(xiàn)圖4所示的波形，并在傳輸線路的輸出端上能夠發(fā)現(xiàn)圖5中所描繪的波形。對于端接阻抗RT的不同值，圖示這些波形。對于端接阻抗等于傳輸線路的特征阻抗ZO的情況來說，在信號從線路的輸入到輸出需要經(jīng)歷的時間導(dǎo)致的初始化延遲之后，輸出電壓顯示由RT和TL確定的指數(shù)衰減。在線路的輸入端上，因為RT和傳輸線路的特征阻抗之間的分壓，電壓立即降低到一半V。在延遲等于信號穿越傳輸線路長度所需要的時間的兩倍時間之后，在傳輸線路的輸出端上由于電容負載導(dǎo)致的反射返回到輸入。在耗散到輸入端端接電阻內(nèi)之前，這個反射使輸入線路電壓達到峰值(例如返回到電壓V)。此后，輸入電壓成指數(shù)地衰減。對于RT的較低值，出現(xiàn)較多反射，但是信號更快地固定在最終值上。因此，在輸入端上施加低于特征阻抗ZO的端接電阻可能是有益的。
圖6圖示傳輸線路或總線系統(tǒng)的另一個模型。在這個示意圖中，添加電容器CCM，以模擬連接在傳輸設(shè)備的輸出和傳輸線路的輸入之間的共模濾波器的電容(參見圖1)。在圖7中圖示在傳輸線路的輸入端和輸出端上的示例性下降沿誘發(fā)的信號。這些信號類似于圖4和圖5所示的信號，但是圖4的尖反射利用電容器CCM被降低。結(jié)果是在傳輸線路輸入端上的反射沖擊(bump)。在線路的中部，出現(xiàn)一個信號，它具有介于圖7的輸入和輸出傳輸線路信號的形狀之間的形狀，生成較小的反射信號。因而，在圖1所示的復(fù)雜系統(tǒng)中，靠近傳輸線路輸入端的從節(jié)點可以看到額外的數(shù)字脈沖，這可能影響設(shè)備的性能。例如，如果設(shè)備正在使用所接收的信號驅(qū)動時鐘，則由于反射信號而可能不正確地檢測附加的時鐘脈沖。本發(fā)明的目的是在一定程度上基本上阻塞在設(shè)備(例如連接到傳輸線路的從設(shè)備)上接收到的這些反射信號或沖擊。
圖8圖示設(shè)備或接收機100的一種實施例，其包括用于消除所接收的反射信號的阻塞濾波器120。接收機100包括比較器110，比較接收的總線電壓(VIN)與參考電壓(VREF)。當(dāng)總線電壓超過參考電壓時，比較器110的輸出改變。響應(yīng)于反射信號或沖擊，隨著接收的信號下降到接地，在圖10所示的比較器110的輸出上可能生成附加脈沖(參見信號(A))。當(dāng)參考電壓接近反射信號的電壓時，這個附加脈沖可能破壞接收電路的邏輯部分，尤其當(dāng)接收機采用接收的信號來提取時鐘信號時。因此，提供阻塞濾波器120，以抑制可能由于接收信號的下降沿或上升沿上的反射信號而生成的任何附加脈沖。
用于抑制反射信號的一種可能將是使用諸如RC濾波器的濾波器。然而，這樣一種濾波器的缺點在于引入延遲。通過使用允許初始信號沿轉(zhuǎn)換通過但阻塞附加反射脈沖的濾波器(例如在此描述的濾波器)，能夠避免這個延遲。這樣一種電路的一種實施例在圖9中圖示，圖10所示的電路的各個節(jié)點上的信號響應(yīng)于接收電壓(VIN)從電壓V下降到地。
圖9的濾波器電路包括AND(與)門130，其作為輸入從傳輸線路接收接收的電壓信號(VIN)，并從中輸出將由接收機(例如主設(shè)備或從設(shè)備)使用的電壓(Vout)。從利用脈沖生成器140的輸出驅(qū)動的反相器150接收到與門130的第二輸入。利用與門130的輸出驅(qū)動生成器140。最初，脈沖生成器140的輸出是低的，因此反相器150向與門130提供高信號。因此，輸出信號Vout等于輸入信號VIN，并且輸入信號的初始下降沿在輸出上立即出現(xiàn)。輸出上的這個下降沿啟動脈沖生成器。由脈沖生成器創(chuàng)建的脈沖由反相器150反相，以便將低信號提供給與門130。結(jié)果，響應(yīng)于脈沖生成器的屏蔽脈沖，輸出電壓Vout保持為低，并阻塞在輸入VIN上出現(xiàn)的反射脈沖。這在圖10中圖示，其中接收信號(VIN)內(nèi)的初始下降沿在曲線(A)中圖示，輸出信號(Vout)在圖(B)中圖示，而屏蔽信號在曲線(C)中圖示。
圖11圖示用于阻塞濾波器的脈沖生成器140的一種實施例，該阻塞濾波器包括與圖9所示相同的與門130和反相器150。通過存儲元件142(即觸發(fā)器FF1)和延遲電路144實現(xiàn)脈沖生成器140(在此實施例中)。存儲元件142利用輸出信號Vout的下降沿來設(shè)置(參見圖12的曲線(B))，而元件142的輸出Q變高(參見圖12的曲線(C))，并以這樣的方式驅(qū)動反相器150和與門130，即阻塞從接收信號(VIN)(參見圖12的曲線(A))中導(dǎo)出的反射脈沖。元件142的輸出也驅(qū)動延遲電路144。在一定延遲之后，延遲電路144的輸出(參見圖12的曲線(D))變高，并且存儲元件142被復(fù)位。結(jié)果，元件142的輸出為低，并且接收的信號(VIN)再次控制輸出信號(Vout)。而且，復(fù)位延遲電路144，以致其輸出變低，并且該電路再次準(zhǔn)備好在下一個下降沿之后阻塞反射。
當(dāng)所接收信號(VIN)上的反射脈沖并未完全落在由脈沖生成器設(shè)置的時間延遲之內(nèi)時，如圖14所示(比較圖12的曲線(A)和圖14的曲線(A))，圖11的濾波器電路可能依然在輸出Vout上生成附加反射脈沖(其具有不期望的使Vout看起來類似于VIN的效果)。通過增加阻塞脈沖的持續(xù)時間可以避免這種可能性，但是這也增加了丟失所接收輸入信號的下一個上升沿的風(fēng)險。在圖13中圖示采用用于加長屏蔽脈沖的邏輯部分的另一種解決方法。在該電路中，只要輸入信號為高，使用第二反相器I2 155和與門A2 160(參見圖14的曲線(D))阻塞延遲電路144生成的復(fù)位脈沖。因而，復(fù)位被延遲或擴充到與附加反射脈沖持續(xù)時間一樣長。這種方案的略微缺點在于當(dāng)使用延遲電路來阻塞上升沿脈沖以及阻塞下降沿脈沖(如在下文中進一步描述的)，延遲了延遲電路的復(fù)位，這可能是一個問題。
圖15圖示根據(jù)本發(fā)明一個方面的還一種濾波器電路的實施例。這個電路再次使用與圖11所示的電路相同的脈沖生成器，因而并不延遲延遲電路的復(fù)位。使用第二存儲元件即鎖存器L1 170來擴展或延伸屏蔽脈沖(參見圖16的曲線(E))。當(dāng)屏蔽脈沖和所接收的輸入電壓(VIN)為高時，設(shè)置鎖存器L1 170。當(dāng)屏蔽脈沖和所接收的電壓信號為低時，復(fù)位鎖存器L1 170。利用OR(或)門O1 175組合脈沖生成器的輸出(即存儲元件142的輸出Q)和鎖存器170的輸出。因而，或門175的輸出在所接收的電壓信號(VIN)的下降沿上變高，并保持為高，直到屏蔽脈沖和所接收的電壓信號都返回到低狀態(tài)。圖16圖示這種情況。圖16的曲線(A)表示所接收的電壓信號(VIN)，其如圖所示具有在實際電壓信號的下降沿上的第二寬度反射信號。圖16的曲線(B)表示所期望的輸出電壓(Vout)，而曲線(C)表示由脈沖生成器輸出的初始屏蔽脈沖。圖16的曲線(D)表示由脈沖生成器的延遲電路144生成的用于FF1的延遲復(fù)位脈沖，和曲線(E)表示由鎖存器170和或門175執(zhí)行的擴充屏蔽。如圖所示，接收信號(A)內(nèi)的反射信號完全由擴充后的屏蔽脈沖(E)屏蔽。
可以擴充圖15的電路，以便能夠阻塞在接收信號的上升沿和下降沿上的反射脈沖。在圖7中圖示這樣一種電路的一個例子，一般標(biāo)記為200。初始地，到NAND(與非)門230和240的較低輸入為高，所以輸出電壓Vout等于輸入電壓。在輸出電壓的下降沿上，設(shè)置存儲元件242，而輸出電壓的上升沿設(shè)置存儲元件243。存儲元件242和243的輸出由或門234組合，這啟動延遲電路244。因而，在下降沿和上升沿上，啟動同一延遲電路。在一定時間之后，延遲電路復(fù)位存儲元件242和243。結(jié)果是在每個下降沿之后在存儲元件242的輸出上的屏蔽脈沖和在每個上升沿之后在元件243的輸出上的屏蔽脈沖。
由鎖存器L1 262和NOR(或非)門NO1 272擴充存儲元件242的輸出，直到輸入圖像變低。或非門驅(qū)動與非門230，以便在擴充后的屏蔽脈沖期間使輸出保持為低。由鎖存器L2 263和或非門NO2 273擴充存儲元件243的輸出，直到實際接收到的電壓輸入信號變高?；蚍情T驅(qū)動與非門240，以便在擴充后的屏蔽脈沖期間將輸出保持為高。
圖18圖示圖15的電路的一種詳細實施方式。在這個例子中，圖15所示的與門A1利用與非門NA1和反相器I1來替換。圖15中的觸發(fā)器FF1用圖18中的D觸發(fā)器FF1來實現(xiàn)?？梢允褂脭?shù)字計數(shù)器實現(xiàn)延遲電路，然而，在這種情況下，使用包括晶體管M0-M9和電容器C1的模擬電路。使用與非門NA2-NA5和反相器I3與I4創(chuàng)建圖15所示的鎖存器L1。初始地，與非門NA1的上部輸入為高，而輸入電壓利用NA1和反相器I1反相，以致輸出電壓等于輸入電壓。在輸入電壓的下降沿上，時鐘定時觸發(fā)器FF1，以致其Q輸出響應(yīng)于輸入時鐘的上升沿而變高。結(jié)果，反相器I2的輸入為高，反相器I2的輸出為低，并且晶體管M0被關(guān)閉，所以電流源M7開始向電容器C1充電。在一段時間之后，電容器C1上的電壓大于參考電壓VREF，并且比較器的輸出(包括差分級M1、M2，電流鏡像M3、M4和輸出級M5)變低。結(jié)果，觸發(fā)器FF1被復(fù)位，并且其輸出Q為低。因此，晶體管M0被反相器I2接通，并且電容器放電，以便延遲電路為下一個脈沖做好準(zhǔn)備。當(dāng)觸發(fā)器FF1的輸出為高時，或非門NO1的輸出為低，并且與非門NA1阻塞輸入電壓。當(dāng)輸入電壓返回到高狀態(tài)時，觸發(fā)器FF1的輸出上的阻塞脈沖也設(shè)置觸發(fā)器如果觸發(fā)器FF1的輸入電壓VIN和輸出電壓都為高，則NA2的輸出為低，同時反相器I3和I4使用低信號驅(qū)動NA3的輸入，所以NA3的輸出為高。這種情況設(shè)置鎖存結(jié)構(gòu)NA4和NA5，在NA4的輸出上和在NO1的較低輸入上生成高電壓，以便與設(shè)置鎖存器一樣長地擴充阻塞脈沖。當(dāng)由FF1生成的阻塞脈沖為低并且輸入電壓也為低時，NA2的輸出為高，并且NA3的輸出為低，導(dǎo)致鎖存結(jié)構(gòu)的復(fù)位，驅(qū)動NA4的輸出為低。結(jié)果，NO1的輸出變高，并且輸出電壓再次等于輸入電壓。
圖19圖示用于上升沿和下降沿的脈沖阻塞濾波器的詳細實施方式。這個實施方式基于圖17中圖示的原理。初始地，與非門NA1和NA10的上部輸入為高，以便輸出電壓Vout等于輸入電壓VIN。由輸出信號Vout的下降沿經(jīng)反相器I1來時鐘定時觸發(fā)器FF1。由輸出信號Vout的上升沿來時鐘定時觸發(fā)器FF2。兩個觸發(fā)器的輸出利用或非門NO4進行組合，以便在Vout的上升沿以及下降沿上觸發(fā)延遲電路。延遲電路的輸出經(jīng)反相器I2和或非門NO3驅(qū)動觸發(fā)器的復(fù)位。包括與非門NA2-NA5和反相器I3與I4的鎖存器以及或非門NO1一起擴充下降沿阻塞脈沖，直到輸入信號為低。包括與非門NA6-NA9和反相器I4和I6的鎖存器和或非門NO2一起擴充上升沿阻塞脈沖，直到輸入信號為高。輸入信號RESET經(jīng)或非門NO3來重新設(shè)置觸發(fā)器FF1和FF2，并且該輸入信號RESET還使用與非門NA5和NA9上的附加輸入經(jīng)反相器I5來復(fù)位鎖存器。
總之，在傳輸線路輸出上的常規(guī)匹配阻抗端接在復(fù)雜的總線系統(tǒng)內(nèi)可能是不實際的。然而，如果沒有完全端接，則反射信號或脈沖可能會出現(xiàn)在接收設(shè)備的輸入上的總線創(chuàng)建附加脈沖上。在此，介紹反射阻塞濾波器，以便基本上抑制這些附加反射脈沖，而不給接收信號增加延遲。
盡管在此已經(jīng)圖示和具體描述優(yōu)選實施例，但是對于本領(lǐng)域的技術(shù)人員來說，在不脫離本發(fā)明的精神的情況下，顯然可以進行各種修改、添加和替換等，并因此將這些視為在以下權(quán)利要求書定義的本發(fā)明的范圍之內(nèi)。
權(quán)利要求
1.一種電路，包括脈沖生成器(140)，能夠生成被定時的并具有足夠持續(xù)時間的屏蔽脈沖，以便在設(shè)備(100)上阻塞從傳輸線路接收的信號內(nèi)的反射信號；和邏輯部分(130)，用于組合屏蔽脈沖和接收的信號，其中在阻塞濾波器(120)上利用屏蔽脈沖基本上阻塞反射信號。
2.權(quán)利要求1的電路，其中脈沖生成器(140)包括至少一個存儲元件(142)和延遲電路(144)，其中邏輯部分(130)的反相輸出驅(qū)動至少一個存儲元件(142)的設(shè)置輸入，延遲電路(144)的輸出驅(qū)動至少一個存儲元件(142)的復(fù)位輸入，和至少一個存儲元件(142)的輸出被反相并作為輸入提供給邏輯部分(130)作為屏蔽脈沖。
3.權(quán)利要求2的電路，其中脈沖生成器(140)還包括延遲邏輯部分，用于延長屏蔽脈沖，所述延遲邏輯部分連接在延遲電路的輸出和至少一個存儲元件的復(fù)位輸入之間，其中延遲邏輯部分還作為輸入接收從傳輸線路接收的信號。
4.權(quán)利要求2的電路，還包括連接在脈沖生成器和邏輯部分之間用于組合屏蔽脈沖的擴充器電路，其中根據(jù)反射信號相應(yīng)地是在接收信號的狀態(tài)改變的下降沿上還是在上升沿上，該擴充器電路擴充屏蔽脈沖的持續(xù)時間，直到接收的信號第二次下降或第二次上升。
5.權(quán)利要求4的電路，其中擴充器電路包括至少一個鎖存器(170)，至少一個鎖存器(170)的設(shè)置輸入接收脈沖生成器(140)的至少一個存儲元件(142)的輸出，至少一個鎖存器(170)的復(fù)位輸入包括反相的接收信號，并且至少一個鎖存器(170)的輸出在轉(zhuǎn)發(fā)給用于組合屏蔽脈沖和接收信號的邏輯部分(130)之前被轉(zhuǎn)發(fā)用于與脈沖生成器(140)的輸出進行組合。
6.權(quán)利要求4的電路，其中擴充器電路包括多個鎖存器和多個或非門，用于當(dāng)在接收信號的下降沿或上升沿上被觸發(fā)時擴充屏蔽脈沖，和其中脈沖生成器包括多個存儲元件，用于在接收信號的下降沿和上升沿上生成屏蔽脈沖。
7.權(quán)利要求1的電路，其中傳輸線路在其輸出端上具有失配的阻抗端接。
8.權(quán)利要求1的電路，其中設(shè)備(100)是接收機設(shè)備，它比傳輸線路的輸出端更近地連接到傳輸線路的輸入端。
9.權(quán)利要求1的電路，其中阻塞濾波器包括設(shè)置在設(shè)備(100)的輸入上的數(shù)字濾波器電路(120)。
10.一種網(wǎng)絡(luò)，包括具有傳輸線路的總線系統(tǒng)，其中由于信號在傳輸線路上的傳輸而產(chǎn)生反射信號；連接到傳輸線路用于接收信號的設(shè)備(100)，該設(shè)備包括阻塞濾波器(120)，該阻塞濾波器包括脈沖生成器(140)，用于生成被定時的并且具有足夠持續(xù)時間的屏蔽脈沖，以阻塞反射信號；和邏輯部分(130)，用于組合屏蔽脈沖和從傳輸線路接收的信號，其中通過屏蔽脈沖阻塞反射信號。
11.權(quán)利要求10的網(wǎng)絡(luò)，其中該設(shè)備(100)比傳輸線路的輸出端更近地連接到傳輸線路的輸入端，和其中阻塞濾波器(120)包括設(shè)置在該設(shè)備的輸入上的數(shù)字濾波器電路。
12.權(quán)利要求10的網(wǎng)絡(luò)，其中阻塞濾波器(120)的脈沖生成器(140)還包括至少一個存儲元件(142)和延遲電路(144)，其中邏輯部分的反相輸出驅(qū)動至少一個存儲元件(142)的設(shè)置輸入，延遲電路(144)的輸出驅(qū)動至少一個存儲元件(142)的復(fù)位輸入，和至少一個存儲元件(142)的輸出被反相并作為輸入提供給邏輯部分(130)作為屏蔽脈沖。
13.權(quán)利要求12的網(wǎng)絡(luò)，其中脈沖生成器(140)還包括延遲邏輯部分，用于延長屏蔽脈沖，所述延遲邏輯部分連接在延遲電路(144)的輸出和至少一個存儲元件(142)的復(fù)位輸入之間，其中該延遲邏輯部分還作為輸入接收從傳輸線路接收的信號。
14.權(quán)利要求12的網(wǎng)絡(luò)，還包括連接在脈沖生成器和用于組合屏蔽脈沖的邏輯部分之間的擴充器電路，其中根據(jù)反射信號相應(yīng)地是在接收信號內(nèi)的狀態(tài)改變的下降沿上還是在上升沿上，擴充器電路擴充屏蔽脈沖的持續(xù)時間，直到接收信號第二次下降或第二次上升。
15.權(quán)利要求14的網(wǎng)絡(luò)，其中擴充器電路包括至少一個鎖存器，至少一個鎖存器的設(shè)置輸入接收脈沖生成器的至少一個存儲元件的輸出，至少一個鎖存器的復(fù)位輸入包括反相的接收信號，并且至少一個鎖存器的輸出在轉(zhuǎn)發(fā)給用于組合屏蔽脈沖和接收信號的邏輯部分之前被轉(zhuǎn)發(fā)用于與脈沖生成器的輸出進行組合。
16.權(quán)利要求14的網(wǎng)絡(luò)，其中擴充器電路包括多個鎖存器和多個或非門，用于當(dāng)在接收信號的下降沿或上升沿上被觸發(fā)時擴充屏蔽脈沖，和其中脈沖生成器包括多個存儲元件，用于在接收信號的下降沿和上升沿上生成屏蔽脈沖。
17.一種方法，包括生成被定時的并具有足夠持續(xù)時間的屏蔽脈沖，以便在連接到傳輸線路的設(shè)備上基本上阻塞從傳輸線路接收的信號內(nèi)的反射信號；和組合屏蔽脈沖和接收的信號，其中利用屏蔽脈沖基本上阻塞反射信號。
18.權(quán)利要求17的方法，還包括在將其與接收的信號進行組合之前延長屏蔽脈沖，以確保屏蔽脈沖完全阻塞反射信號，所述延長部分地通過使用接收的信號來實現(xiàn)。
19.權(quán)利要求17的方法，還包括在接收信號內(nèi)的狀態(tài)改變的下降沿或上升沿上生成屏蔽脈沖，其中在下降沿或上升沿上的反射信號基本上利用屏蔽脈沖來阻塞。
20.權(quán)利要求17的方法，還包括在連接到傳輸線路的設(shè)備的輸入上設(shè)置的數(shù)字濾波器電路內(nèi)執(zhí)行該方法。
21.一種電路，包括用于生成被定時的并具有足夠持續(xù)時間的屏蔽脈沖的裝置，以便在連接到傳輸線路的設(shè)備上阻塞從傳輸線路接收的信號內(nèi)的反射信號；和用于組合屏蔽脈沖和接收信號的裝置，其中利用屏蔽脈沖基本上阻塞反射信號。
全文摘要
提供一種數(shù)字阻塞濾波器(120)和濾波方法，用于從傳輸線路接收信號的設(shè)備(100)?？梢园ú糠值膹?fù)雜總線系統(tǒng)的傳輸線路被不完全地端接，從而由于信號傳輸在線路內(nèi)導(dǎo)致反射信號。該數(shù)字阻塞濾波器(120)包括脈沖生成器(140)，用于生成被定時的并具有足夠持續(xù)時間的屏蔽脈沖，以便在設(shè)備(100)上基本上阻塞反射信號；和邏輯部分(130)，用于組合屏蔽脈沖和從傳輸線路接收的信號，從而基本上阻塞反射信號。提供用于處理具有各種持續(xù)時間的反射信號以及用于基本上阻塞在接收信號內(nèi)狀態(tài)改變的下降沿或上升沿上的反射信號的電路。
文檔編號H04B3/02GK1711704SQ200380103486
公開日2005年12月21日 申請日期2003年11月15日 優(yōu)先權(quán)日2002年11月18日
發(fā)明者E·托伊, K·-J·德蘭根 申請人:皇家飛利浦電子股份有限公司