專利名稱：起停同步式通信電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及起停同步式通信電路的接收時刻控制及發(fā)送波形控制，特別涉及像空調(diào)的室外機(jī)與室內(nèi)機(jī)之間那樣的電源系統(tǒng)不同的機(jī)器之間所使用的起停同步式通信電路。
背景技術(shù)：
關(guān)于已有的起停同步式通信電路，下面用圖6、圖7、圖8及圖9進(jìn)行說明。
圖6的說明一般的起停同步式通信電路之間的通信的概念圖，例如用于空調(diào)的室外機(jī)與室內(nèi)機(jī)之間的通信等。圖7所示為已有的起停同步式通信電路的構(gòu)成圖，圖8所示為已有的同步式通信電路的動作信號波形圖，圖9所示為已有的起停同步式通信電路中占空比大的情況下的動作信號波形圖。
在圖6中，從室外機(jī)一側(cè)的起停同步式通信電路U1的發(fā)送端子TXD輸出發(fā)送數(shù)據(jù)，通過絕緣零部件Z2，用室內(nèi)機(jī)一側(cè)的起停同步式通信電路U2的接收端子RXD進(jìn)行接收。另外，從室內(nèi)機(jī)一側(cè)的起停同步式通信電路U2的發(fā)送端子TXD輸出發(fā)送數(shù)據(jù)，通過絕緣零部件Z1，用室外機(jī)一側(cè)的起停同步式通信電路U1的接收端子RXD進(jìn)行接收。這些通信以預(yù)先決定的數(shù)據(jù)速度進(jìn)行通信。
下面用圖7及圖8說明已有的起停同步式通信電路的動作。
在圖7中，已有的起停同步式通信電路由將開始位判斷電路2輸出的開始位判斷信號作為復(fù)位信號并對時鐘發(fā)生電路1輸出的時鐘脈沖進(jìn)行分頻的分頻計數(shù)器3、將分頻計數(shù)器3輸出的時鐘脈沖作為數(shù)據(jù)發(fā)送移位時鐘脈沖的數(shù)據(jù)發(fā)送移位寄存器7、以及將分頻計數(shù)器3輸出的時鐘脈沖作為數(shù)據(jù)接收移位時鐘脈沖的數(shù)據(jù)接收移位寄存器6而構(gòu)成。
在數(shù)據(jù)接收時，從起停同步式通信電路U2的發(fā)送端子TXD發(fā)送的數(shù)據(jù)S102以圖8的91那樣的波形進(jìn)行發(fā)送。在該圖的情況下，發(fā)送數(shù)據(jù)設(shè)為“10101010”。該串行數(shù)據(jù)一通過絕緣零部件Z1，由于絕緣零部件的特性，其輸出數(shù)據(jù)S103附加了下降延遲t1及上升延遲t2的延遲，如圖8的92那樣，波形的“H”期間與“L”期間發(fā)生變化，形成占空比發(fā)生變化的波形。輸入至起停同步式通信電路U1的接收端子RXD的接收數(shù)據(jù)，利用開始位判斷電路2來判斷開始位，從開始位判斷電路2輸出開始位判斷信號。利用該開始位判斷信號進(jìn)行復(fù)位的分頻計數(shù)器3，開始對來自時鐘發(fā)生電路1的時鐘脈沖信號進(jìn)行分頻，輸出數(shù)據(jù)S200作為圖8的93的波形所示那樣的數(shù)據(jù)接收移位時鐘脈沖，該數(shù)據(jù)接收移位時鐘脈沖可以在對應(yīng)于預(yù)先決定的通信速度接收的數(shù)據(jù)S102的中央部取入數(shù)據(jù)，數(shù)據(jù)S103按照該時鐘脈沖用接收數(shù)據(jù)移位寄存器6進(jìn)行接收。在這種情況下，由于是接收8位，因此如波形94所示的數(shù)據(jù)S300那樣，在接收移位時鐘脈沖輸出8次的期間內(nèi)，存入數(shù)據(jù)接收移位寄存器，然后向內(nèi)部電路輸出，結(jié)束接收過程。
在數(shù)據(jù)發(fā)送時，用分頻計數(shù)器3將根據(jù)預(yù)先決定的通信速度設(shè)定的來自時鐘發(fā)生電路1的時鐘脈沖信號進(jìn)行分頻，將該分頻后的時鐘脈沖作為如圖8的95所示波形那樣的數(shù)據(jù)發(fā)送移位時鐘脈沖的數(shù)據(jù)S200，從數(shù)據(jù)發(fā)送移位寄存器7將發(fā)送數(shù)據(jù)S100送出。該串行數(shù)據(jù)從起停同步式電路U1的發(fā)送端子TXD以圖8的波形96進(jìn)行發(fā)送，輸入至絕緣零部件Z2。這里與接收時相同，輸出附加了下降延遲t1及上升延遲t2的延遲的數(shù)據(jù)S101，以圖8的97那樣的產(chǎn)生波形失真的波形到達(dá)起停同步式通信電路U2的接收端子RXD。以后的起停同步式通信電路U2的接收動作與起停同步式通信電路U1的接收動作相同。
還有這樣的例子，即在通信開始時用預(yù)先決定格式的數(shù)據(jù)來進(jìn)行收發(fā)時鐘脈沖的自動設(shè)定，或?qū)邮諗?shù)據(jù)的變化點進(jìn)行采樣，以這樣的方法進(jìn)行接收時鐘脈沖的自動校正(參照例如專利文獻(xiàn)1)。
但是，在前述那樣的收發(fā)動作中，一般在起停同步式通信電路U2與U1之間存在的絕緣零部件Z1及Z2在信號波形的上升時間t2與下降時間t1方面存在差異。在因該上升及下降時間而產(chǎn)生的延遲與通信速度相比為足夠小時，即使采用已有的起停同步式通信電路的構(gòu)成也沒有問題，能夠進(jìn)行通信，但在通信速度很快時，則產(chǎn)生的問題是，圖9的波形102那樣的High期間與Low期間的占空比有很大變化的波形輸入至接收端子，用圖9的數(shù)據(jù)接收移位時鐘脈沖S200所示的波形103就不能正確進(jìn)行數(shù)據(jù)的接收。因此，以往在對通信系統(tǒng)必須插入上升及下降的延遲差很大的零部件時，必須降低通信速度，使其相對于延遲差為足夠慢。

發(fā)明內(nèi)容
本發(fā)明的起停同步式通信電路，是一種在任意時刻收發(fā)數(shù)據(jù)的起停同步式通信電路，其特征在于，具有輸出任意周期的時鐘脈沖的時鐘發(fā)生電路、在數(shù)據(jù)接收時讀入接收數(shù)據(jù)的開始位并輸出開始位判斷信號的開始位判斷電路、隨著所述開始位判斷信號的輸入而將所述時鐘脈沖進(jìn)行分頻同時對所述時鐘脈沖的時鐘脈沖數(shù)進(jìn)行計數(shù)的分頻計數(shù)器、比較所述計數(shù)的時鐘脈沖數(shù)與從外部輸入的時刻指示數(shù)據(jù)并在一致時輸出一致信號的比較器、以及將所述一致信號作為數(shù)據(jù)接收移位時鐘脈沖以接收從數(shù)據(jù)接收端子輸入的數(shù)據(jù)的數(shù)據(jù)接收移位寄存器，通過用所述數(shù)據(jù)接收移位時鐘脈沖讀入數(shù)據(jù)，與由于通信路徑上的延遲差異而引起的接收數(shù)據(jù)占空比的失真相對應(yīng)讀入接收數(shù)據(jù)。
而且，是一種在任意時刻收發(fā)數(shù)據(jù)的起停同步式通信電路，其特征在于，具有輸出任意周期的時鐘脈沖的時鐘發(fā)生電路、將所述時鐘脈沖進(jìn)行分頻并輸出下溢信號同時對所述時鐘脈沖的時鐘脈沖數(shù)進(jìn)行計數(shù)的分頻計數(shù)器、比較所述計數(shù)的時鐘脈沖數(shù)與從外部輸入的時刻指示數(shù)據(jù)并在一致時輸入一致信號的比較器、將所述一致信號作為數(shù)據(jù)發(fā)送移位時鐘脈沖以輸出從外部輸入的數(shù)據(jù)的數(shù)據(jù)發(fā)送移位寄存器、將所述下溢信號作為時鐘脈沖輸入并將所述數(shù)據(jù)發(fā)送移位寄存器的輸出信號作為輸入數(shù)據(jù)的觸發(fā)器、將所述觸發(fā)器的輸出信號及所述數(shù)據(jù)發(fā)送移位寄存器的輸出信號作為輸入信號的AND電路、將所述觸發(fā)器的輸出信號及所述數(shù)據(jù)發(fā)送移位寄存器的輸出信號作為輸入信號的OR電路、以及利用從外部輸入的占空比切換信號來選擇所述AND電路的輸出信號或所述OR電路的輸出信號并從數(shù)據(jù)發(fā)送端子輸出的切換電路，與所述數(shù)據(jù)發(fā)送移位時鐘脈沖同步地取入從內(nèi)部電路輸入的數(shù)據(jù)，對于該取入的數(shù)據(jù)，將所述下溢信號作為時鐘脈沖輸入用觸發(fā)器將其移位，然后與所述數(shù)據(jù)發(fā)送移位寄存器的輸出信號取OR及AND，將各輸出信號作為下降延遲大的情況下所用的發(fā)送數(shù)據(jù)、或者上升延遲大的情況下所用的發(fā)送數(shù)據(jù)，與通信路徑上的延遲特性相對應(yīng)地，選擇任意一個發(fā)送數(shù)據(jù)。
另外，在權(quán)利要求1所述的起停同步式通信電路中，其特征在于，將所述時刻指示數(shù)據(jù)的輸入時刻設(shè)定為所述接收數(shù)據(jù)的上升延遲時間與下降延遲時間之差的1/2的絕對值。
另外，在權(quán)利要求2所述的起停同步式通信電路中，其特征在于，所述占空比切換信號的值由所述接收數(shù)據(jù)的上升延遲時間與下降延遲時間之差的極性來決定。
另外，在權(quán)利要求1所述的起停同步式通信電路中，其特征在于，實測所述接收數(shù)據(jù)的1位份額的High期間長度及Low期間長度，將所述時刻指示數(shù)據(jù)的輸入時刻設(shè)定為該High期間長度與Low期間長度之差的1/2的絕對值。
另外，在權(quán)利要求2所述的起停同步式通信電路中，其特征在于，實測所述接收數(shù)據(jù)的1位份額的High期間長度及Low期間長度，所述占空比切換信號的值由該High期間長度與Low期間長度之差的極性來決定。
如上所述，即使是在通信路徑中存在使占空比發(fā)生很大變化的電路的系統(tǒng)，也能夠不生成進(jìn)行占空比校正的電路，而能減少對通信速度的限制。


圖1所示為本發(fā)明的起停同步式通信電路的構(gòu)成圖。
圖2所示為本發(fā)明的起停同步式通信電路的接收動作信號波形圖。
圖3所示為本發(fā)明的起停同步式通信電路的發(fā)送動作信號波形圖。
圖4(A)為從本發(fā)明的起停同步式通信電路發(fā)送的數(shù)據(jù)的波形放大圖，圖4(B)為從本發(fā)明的起停同步式通信電路發(fā)送的數(shù)據(jù)的將下降沿部份對齊的波形放大圖。
圖5所示為從本發(fā)明的起停同步式通信電路接收的數(shù)據(jù)的波形放大圖。
圖6所示為說明一般的起停同步式通信電路之間的通信的概念圖。
圖7所示為已有的起停同步式通信電路的構(gòu)成圖。
圖8所示為已有的起停同步式通信電路的動作信號波形圖。
圖9所示為已有的起停同步式通信電路中占空比大的情況下的動作信號波形圖。
具體實施例方式
下面一邊參照圖1、圖2、圖3、圖4、圖5及圖6，一邊說明本發(fā)明的實施形態(tài)。
圖1所示為本發(fā)明的起停同步式通信電路的構(gòu)成圖，圖2所示為本發(fā)明的起停同步式通信電路的接收動作信號波形圖，圖3所示為本發(fā)明的起停同步式通信電路的發(fā)送動作信號波形圖，圖4(A)所示為從本發(fā)明的起停同步式通信電路發(fā)送的數(shù)據(jù)的波形放大圖，圖4(B)所示為從本發(fā)明的起停同步式通信電路發(fā)送的數(shù)據(jù)的將下降沿部份對齊的波形放大圖，圖5所示為從本發(fā)明的起停同步式通信電路接收的數(shù)據(jù)的波形放大圖。
1為時鐘發(fā)生電路，2為開始位判斷電路，3為分頻計數(shù)器，4為比較電路，5為發(fā)送控制電路，其中的5a為D觸發(fā)器電路，5b為OR電路，5cAND電路，5d為切換電路，6為數(shù)據(jù)接收移位寄存器，7為數(shù)據(jù)發(fā)送移位寄存器。
以下分為接收動作、發(fā)送動作、時刻指示數(shù)據(jù)的計算及占空比切換信號發(fā)生方法進(jìn)行說明。
(1)接收動作本實施形態(tài)的起停同步式通信電路由根據(jù)預(yù)先設(shè)定的通信速度輸出時鐘脈沖的時鐘發(fā)生電路1、根據(jù)接收數(shù)據(jù)進(jìn)行開始位的判斷并輸出開始位判斷信號的開始位判斷電路2、利用開始位判斷電路2的開始位判斷信號進(jìn)行復(fù)位并將時鐘發(fā)生電路1輸出的時鐘脈沖分頻為1/n的分頻計數(shù)器3、比較從外部輸入并設(shè)定數(shù)據(jù)接收移位時鐘脈沖的相位的時刻指示數(shù)據(jù)的值與分頻計數(shù)器3的計數(shù)值的比較電路4、以及將比較電路4輸出的信號作為數(shù)據(jù)接收移位時鐘脈沖并接收來自數(shù)據(jù)接收端子RXD的數(shù)據(jù)的數(shù)據(jù)接收移位寄存器6而構(gòu)成。
對于以上那樣構(gòu)成的起停同步式通信電路，下面一邊參照圖6的系統(tǒng)構(gòu)成圖及圖2的時序圖，一邊更詳細(xì)說明接收動作。
另外，在這里，設(shè)圖6的系統(tǒng)構(gòu)成圖中起停同步式通信電路U2采用已有的電路，起停同步式通信電路U1采用本發(fā)明圖1的電路，另外發(fā)送的數(shù)據(jù)為了說明的方便起見，作為8位數(shù)據(jù)而沒有奇偶校驗的發(fā)送數(shù)據(jù)進(jìn)行說明。
如已有的技術(shù)中已說明的那樣，從圖7的起停同步式通信電路U2的發(fā)送端子TXD發(fā)送的數(shù)據(jù)S102如圖2的波形21那樣，以占空比正常的波形進(jìn)行發(fā)送。該信號通過絕緣零部件Z1，到達(dá)起停同步式電路U1的接收端子RXD、即圖1的接收端子RXD。這時，到達(dá)接收端子的接收數(shù)據(jù)S103如圖2的波形22那樣，在下降延遲t1及上升延遲t2的份額上，波形發(fā)生了變化。
另外，用開始位判斷電路產(chǎn)生的開始位判斷信號進(jìn)行復(fù)位的分頻計數(shù)器3，開始對來自時鐘發(fā)生電路1的時鐘脈沖進(jìn)行計數(shù)，用比較電路4與時刻指示數(shù)據(jù)的值進(jìn)行比較。若設(shè)時刻指示數(shù)據(jù)的值為m(m＜n)，則數(shù)據(jù)S202作為分頻計數(shù)器3的計數(shù)值達(dá)到m時，從比較電路4輸出一致信號。該一致信號S201形成圖2的波形23所示的接收數(shù)據(jù)移位時鐘脈沖，在接收數(shù)據(jù)移位時鐘脈沖的上升沿，將接收數(shù)據(jù)取入數(shù)據(jù)接收移位寄存器6，在數(shù)據(jù)接收結(jié)束后，將接收數(shù)據(jù)S300裝入內(nèi)部電路，如圖2的波形24那樣，正確進(jìn)行接收。
如上所述，根據(jù)本實施形態(tài)，通過將時鐘發(fā)生電路1輸出的時鐘脈沖進(jìn)行1/n分頻，比較時鐘發(fā)生電路1輸出的時鐘脈沖與時刻指示數(shù)據(jù)的值m，將一致信號作為數(shù)據(jù)接收移位時鐘脈沖，就能夠相對于通信系統(tǒng)上存在的絕緣零部件等的延遲而引起的通信數(shù)據(jù)的波形畸變，產(chǎn)生與波形對應(yīng)的接收時鐘脈沖，從而實現(xiàn)正確的數(shù)據(jù)接收，即使是在通信路徑中存在使占空發(fā)生很大變化的電路的系統(tǒng)，又可以不作成對占空比進(jìn)行修正的電路就能減少對通信速度的限制。
(2)發(fā)送動作發(fā)送動作所必須的電路構(gòu)成由根據(jù)預(yù)先設(shè)定的通信速度輸出時鐘脈沖的時鐘發(fā)生電路1、將時鐘發(fā)生電路1輸出的時鐘脈沖分頻為1/n的分頻計數(shù)器3、比較設(shè)定數(shù)據(jù)發(fā)送移位時鐘脈沖的相位的時刻指示數(shù)據(jù)的值與分頻計數(shù)器3的計數(shù)值的比較電路4、將比較電路4輸出的信號作為數(shù)據(jù)發(fā)送移位時鐘脈沖并輸出串行數(shù)據(jù)的數(shù)據(jù)發(fā)送移位寄存器7、將分頻計數(shù)器3輸出的計數(shù)器值的下溢信號作為時鐘脈沖，并將數(shù)據(jù)發(fā)送移位寄存器7輸出的串行數(shù)據(jù)作為數(shù)據(jù)輸入的D觸發(fā)器電路5a和D觸發(fā)器5a的輸出、及將數(shù)據(jù)發(fā)送移位寄存器7輸出的串行數(shù)據(jù)作為輸入的AND電路5c及OR電路5b、以及利用占空比切換信號來切換AND電路5c和OR電路5b的輸入的切換電路5d構(gòu)成。
對于如上所述構(gòu)成的起停同步式通信電路，下面一邊參照圖6的系統(tǒng)構(gòu)成圖、圖3的信號波形圖及圖1，一邊更詳細(xì)說明發(fā)送動作。
與接收動作相同，若設(shè)時刻指示數(shù)據(jù)的值為m，則數(shù)據(jù)S202作為對來自時鐘發(fā)生電路1的時鐘脈沖進(jìn)行1/n分頻的分頻計數(shù)器3的計數(shù)值達(dá)到m時，將來自比較電路4的一致信號S201作為形成圖3的數(shù)據(jù)發(fā)送移位時鐘脈沖的波形31，從數(shù)據(jù)發(fā)送移位寄存器7輸出串行數(shù)據(jù)S203。該波形是圖3的波形32。另外，關(guān)于將波形33表示的分頻計數(shù)器3的下溢輸出即數(shù)據(jù)S200作為時鐘脈沖、將數(shù)據(jù)發(fā)送移位寄存器7輸出的串行數(shù)據(jù)S203作為輸入的D觸發(fā)器5a的輸出數(shù)據(jù)S204的波形，若設(shè)時鐘發(fā)生電路1的時鐘脈沖周期為Ts，則如圖3的波形34那樣，形成正好具有(n-m)×Ts的延遲的串行數(shù)據(jù)波形。該S203與S204的信號的AND電路5c的輸出數(shù)據(jù)S205形成圖3的波形35，OR電路5b的輸出數(shù)據(jù)S206形成圖3的波形3b。該S205及S206利用占空比切換信號由切換電路5d進(jìn)行切換。
這里，若設(shè)圖6的通信系統(tǒng)中的下降延遲大于上升延遲，則選擇S205的波形，對發(fā)送端子TXD將圖3的波形35作為數(shù)據(jù)S100輸出。然后，利用絕緣零部件Z2，附加預(yù)先已知的延遲值t1及t2，作為數(shù)據(jù)S101輸出，以圖3的波形37那樣的占空比恢復(fù)正常的波形到達(dá)起停同步式通信電路U2的數(shù)據(jù)接收端子RXD。
另外，反之若設(shè)圖6的通信系統(tǒng)中的上升延遲大于下降延遲，則選擇S206的波形，對發(fā)送端子TXD將圖3的波形36作為數(shù)據(jù)S100輸出，同樣以占空比恢復(fù)正常的波形到達(dá)起停同步式通信電路U2的數(shù)據(jù)接收端子RXD。
如上所述，采用本實施形態(tài)，取將比較電路4的一致信號作為時鐘脈沖，將數(shù)據(jù)發(fā)送移位寄存器7輸出的信號作為輸入信號，將分頻計數(shù)器3的下溢信號作為時鐘脈沖的D觸發(fā)器5a的輸出信號與數(shù)據(jù)發(fā)送移位寄存器7的輸出信號的OR或AND，將各輸出信號作為下降延遲大的情況下所用的發(fā)送數(shù)據(jù)及上升延遲大的情況下所用的發(fā)送數(shù)據(jù)，根據(jù)通信路徑上的延遲特性，利用占空比切換信號，選擇某一個發(fā)送數(shù)據(jù)，通過這樣能夠修正數(shù)據(jù)發(fā)送側(cè)的通信數(shù)據(jù)波形失真，即使是在通信路徑中存在使占空比發(fā)生很大變化的電路的系統(tǒng)，也可以不作成進(jìn)行占空比修正的電路，就能減少對通信速度的限制。
(3)時刻指示數(shù)據(jù)和占空比切換信號的計算方法下面參照圖4及圖6，說明輸入圖1的比較電路4的時刻指示數(shù)據(jù)的計算方法及輸入切換電路5d的占空比切換信號的計算方法。圖4(A)的波形51是從圖6的起停同步式通信電路U2發(fā)送的數(shù)據(jù)S102的2位份額的數(shù)據(jù)波形放大圖。該數(shù)據(jù)是附加了作為產(chǎn)品規(guī)格所預(yù)先決定的絕緣零部件Z1的下降延遲時間t1及上升延遲時間t2后輸出的數(shù)據(jù)S103，形成圖4(A)的波形52那樣的波形。
這時，設(shè)t1＞t2，圖4(B)所示為將該2個波形的下降沿對齊的波形。若設(shè)下降時間為0，1位的周期記為T，如果是占空比正常時的波形53，則上升時間為T，下一個下降的時間為2T。另外，占空比發(fā)生變化的波形54的L期間之差用t1-t2來計算。由于接收數(shù)據(jù)的取入最好是在波形54的P的位置那樣在數(shù)據(jù)的中間取得，因此最好在1位的周期T與(t1-t2)之差的一半位置、即以下式的部位取得接收數(shù)據(jù)。因此，時間P用下式表示。
P＝(T-(t1-t2))/2另外，若設(shè)本發(fā)明的分頻計數(shù)器是減法計數(shù)器，則比較寄存器的設(shè)定值m為1位的周期的一半T/2與P值之差。若將它用公式表示，則如下式所示。
m＝T/2-P＝T/2-(T-(t1-t2))/2＝(t2-t1)/2因而，比較寄存器中設(shè)定的值m為通信系統(tǒng)的下降延遲時間t1與上升延遲時間t2之差的一半。
另外，利用m的計算式得到的結(jié)果的極性由t2＝t1來決定。由于在下降延遲時間t1＞上升延遲時間t2、即1位的數(shù)據(jù)中L期間縮短的情況下為負(fù)極性，在下降延遲時間t1＜上升延遲時間t2、即L期間延長的情況下為正極性，因此利用該極性，輸出占空比切換信號，以在切換電路5d的切換信號為正極性時，選擇OR輸出，在負(fù)極性時，選擇AND輸出。
如上所述，由于通過采用預(yù)先決定的通信系統(tǒng)的上升延遲時間與下降延遲時間之差作為時刻指示數(shù)據(jù)，能夠通過簡單的設(shè)定得到穩(wěn)定的接收時刻，另外，通過將同一計算結(jié)果的極性用于占空比切換信號，能夠輸出具有與通信系統(tǒng)上的占空比發(fā)生的變化相反變化的占空比的發(fā)送波形，因此即使是在通信路徑中存在使占空比發(fā)生很大變化的電路的系統(tǒng)，也可以不作成進(jìn)行占空比修正的電路，就能減少對通信速度的限制。
另外，在預(yù)先沒有規(guī)定上升時間及下降時間作為產(chǎn)品規(guī)格的情況下，向圖1的輸入比較電路4輸入的時刻指示數(shù)據(jù)及輸入到切換電路5d的占空比切換信號，也可以利用通信系統(tǒng)上的接收數(shù)據(jù)1位份額的H期間和L期間的時間來計算。關(guān)于這種情況，下面將參照圖5及圖6進(jìn)行說明。
圖5的波形61的波形是接收數(shù)據(jù)S103的2位份額的波形(數(shù)據(jù)為01)，設(shè)該L期間的時間為tL，H期間的時間為tH。若設(shè)下降的時間為0，1位的周期為T，則該數(shù)據(jù)從下降到上升的時間為2T，這種關(guān)系即使占空比發(fā)生變化也不變化(tH＞tL的情況下)。這時，對于1位的周期T，L期間短了多少，可以用tH-tL來表示。接收數(shù)據(jù)最好在該L期間的中間的P位置處取得，因此，時間P用T與(tH-tL)之差的一半位置處、即用下式表示。
P＝(T-(tH-tL))/2另外，若設(shè)分頻計數(shù)器是減法計數(shù)器，則由于比較寄存器的設(shè)定值m為1位的周期的一半T/2與P值之差，因此可用下式表示。
m＝T/2-P＝T/2-(T-(tH-tL))/2＝(tL-tH)/2因而，時刻指示數(shù)據(jù)的值m為通信系統(tǒng)的1位的H期間tH與1位的L期間tL差的一半。
另外，利用m的計算式得到的結(jié)果的極性由tL-tH來決定。由于在tH＞tL時即L期間縮短時為負(fù)極性，在tH＜tL即L期間延長時為正極性，因此利用該極性，輸出占空比切換信號，在使切換電路8d的切換信號為正極性時，選擇OR輸出，為負(fù)極性時，選擇AND輸出。
如上所述，在即使預(yù)先沒有規(guī)定通信系統(tǒng)上的上升時間及下降時間的情況下，也可以通過測量1位份額的H期間及L期間的時間，采用該時間差作為時刻指示數(shù)據(jù)，來得到最佳的接收時刻。另外，通過采用同一計算結(jié)果的極性作為占空比切換信號，能夠輸出具有與通信系統(tǒng)上的占空比發(fā)生的變化相反變化的占空比的發(fā)送波形。
權(quán)利要求
1.一種起停同步式通信電路，是在任意時刻收發(fā)數(shù)據(jù)的起停同步式通信電路，其特征在于，具有輸出任意周期的時鐘脈沖的時鐘發(fā)生電路、在數(shù)據(jù)接收時讀入接收數(shù)據(jù)的開始位，輸出開始位判斷信號的開始位判斷電路、隨著所述開始位判斷信號的輸入，對所述時鐘脈沖進(jìn)行分頻，同時對所述時鐘脈沖的時鐘脈沖數(shù)進(jìn)行計數(shù)的分頻計數(shù)器、比較所述計數(shù)的時鐘脈沖數(shù)與從外部輸入的時刻指示數(shù)據(jù)，并在一致時輸出一致信號的比較器、以及將所述一致信號作為數(shù)據(jù)接收移位時鐘脈沖，接收從數(shù)據(jù)接收端子輸入的數(shù)據(jù)的數(shù)據(jù)接收移位寄存器，用所述數(shù)據(jù)接收移位時鐘脈沖讀入數(shù)據(jù)，以此與由于通信路徑上的延遲差異而引起的接收數(shù)據(jù)占空比的失真相對應(yīng)讀入接收數(shù)據(jù)。
2.一種起停同步式通信電路，是在任意時刻收發(fā)數(shù)據(jù)的起停同步式通信電路，其特征在于，具有輸出任意周期的時鐘脈沖的時鐘發(fā)生電路、將所述時鐘脈沖分頻并輸出下溢信號，同時對所述時鐘脈沖的時鐘脈沖數(shù)進(jìn)行計數(shù)的分頻計數(shù)器、比較所述計數(shù)的時鐘脈沖數(shù)與從外部輸入的時刻指示數(shù)據(jù)，在一致時輸出一致信號的比較器、將所述一致信號作為數(shù)據(jù)發(fā)送移位時鐘脈沖，輸出從外部輸入的數(shù)據(jù)的數(shù)據(jù)發(fā)送移位寄存器、將所述下溢信號作為時鐘脈沖輸入，并將所述數(shù)據(jù)發(fā)送移位寄存器的輸出信號作為輸入數(shù)據(jù)的觸發(fā)器、將所述觸發(fā)器的輸出信號及所述數(shù)據(jù)發(fā)送移位寄存器的輸出信號作為輸入信號的AND電路、將所述觸發(fā)器的輸出信號及所述數(shù)據(jù)發(fā)送移位寄存器的輸出信號作為輸入信號的OR電路、以及利用從外輸入的占空比切換信號，選擇所述AND電路的輸出信號或所述OR電路的輸出信號并從數(shù)據(jù)發(fā)送端子輸出的切換電路，與所述數(shù)據(jù)發(fā)送移位時鐘脈沖同步取入從內(nèi)部電路輸入的數(shù)據(jù)，對于該取入的數(shù)據(jù)，將所述下溢信號作為時鐘脈沖輸入用觸發(fā)器將其移位，然后與所述數(shù)據(jù)發(fā)送移位寄存器的輸出信號取OR及AND，將各輸出信號作為下降沿延遲大的情況下所用的發(fā)送數(shù)據(jù)、或者上升沿延遲大的情況下所用的發(fā)送數(shù)據(jù)，根據(jù)通信路徑上的延遲特性，選擇某一個發(fā)送數(shù)據(jù)。
3.如權(quán)利要求1所述的起停同步式通信電路，其特征在于，將所述時刻指示數(shù)據(jù)的輸入時刻設(shè)定為所述接收數(shù)據(jù)的上升沿延遲時間與下降沿延遲時間之差的1/2的絕對值。
4.如權(quán)利要求2所述的起停同步式通信電路，其特征在于，所述占空比切換信號的值由所述接收數(shù)據(jù)的上升沿延遲時間與下降沿延遲時間之差的極性來決定。
5.權(quán)利要求1所述的起停同步式通信電路，其特征在于，實測所述接收數(shù)據(jù)的1位份額的High期間長度及Low期間長度，將所述時刻指示數(shù)據(jù)的輸入時刻設(shè)定為該High期間長度與Low期間長度之差的1/2的絕對值。
6.如權(quán)利要求2所述的起停同步式通信電路，其特征在于，實測所述接收數(shù)據(jù)的1位份額的High期間長度及Low期間長度，所述占空比切換信號的值由該High期間長度與Low期間長度之差的極性來決定。
全文摘要
本發(fā)明用比較電路(4)比較決定通信速度的分頻計數(shù)器(3)的計數(shù)值與根據(jù)下降延遲與上升延遲之差計算出的值，將一致信號作為數(shù)據(jù)接收移位時鐘脈沖(S201)，進(jìn)行數(shù)據(jù)的接收，這樣能夠?qū)崿F(xiàn)在最佳位置取入接收數(shù)據(jù)。另外，將該數(shù)據(jù)接收移位時鐘脈沖(S201)作為數(shù)據(jù)發(fā)送移位時鐘脈沖(S201)，對來自數(shù)據(jù)發(fā)送移位寄存器(7)的串行數(shù)據(jù)(S203)，用發(fā)送控制電路(5)發(fā)送具有與通信系統(tǒng)上相反的占空比的數(shù)據(jù)，這樣能夠?qū)⒕哂姓５恼伎毡鹊臄?shù)據(jù)發(fā)送到對方一側(cè)的通信裝置。
文檔編號H04L25/40GK1578209SQ200410061880
公開日2005年2月9日 申請日期2004年6月25日 優(yōu)先權(quán)日2003年6月27日
發(fā)明者鄉(xiāng)古大志 申請人:松下電器產(chǎn)業(yè)株式會社