專利名稱：一種實現(xiàn)10g光模塊msa300－i2c協(xié)議的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種光傳輸領(lǐng)域的實現(xiàn)裝置，尤其涉及的是，一種實現(xiàn)10G光模塊MSA300-I2C協(xié)議的裝置。
背景技術(shù)：
MSA300是由Agere、Alcatel、Opnext、等11家國際知名光器件及模塊生產(chǎn)廠商共同制訂的一種適用于10G 300針Transponder的協(xié)議。2002年8月份發(fā)布了第4版協(xié)議《MSA_10G_TRX_Public Document Edition 4.doc》，同時發(fā)布了相應(yīng)的I2C協(xié)議《MSA_10G_40G_TRX_I2C_Public_Document_03_Final.doc》。該協(xié)議在Philips的I2C總線協(xié)議的基礎(chǔ)上規(guī)定了適合于MSA300自己的應(yīng)用層協(xié)議。
該協(xié)議規(guī)定，MSA300模塊可以工作在以下3種模式硬件模式、配置模式、軟件模式。硬件模式下對模塊的控制信息和模塊上報的狀態(tài)信息都通過硬件管腳實現(xiàn)；配置模式下，對模塊的控制信息通過硬件管腳實現(xiàn)，而狀態(tài)信息既可以通過硬件管腳獲得也可以通過I2C進(jìn)行讀?。卉浖Ｊ较?，模塊的控制必須通過I2C總線，而狀態(tài)信息可以通過I2C和硬件管腳獲得。
到目前為止，國內(nèi)外的部分10G Transponder已經(jīng)部分實現(xiàn)了協(xié)議規(guī)定的I2C協(xié)議。普遍采用的方法是在模塊內(nèi)部放置了具有較多I/O管腳的單片機(jī)或者M(jìn)CU作為核心控制芯片。但是由于協(xié)議涉及的控制信號和狀態(tài)信號比較多，因此對I/O管腳的需求比較多，而此種方案的缺點(diǎn)就是管腳受限。當(dāng)然也可以通過外圍擴(kuò)展邏輯器件以擴(kuò)展I/O，但這樣需要占用的面積就比較大，同時擴(kuò)展不靈活，這恰恰和模塊小型化、低功耗的發(fā)展趨勢相背離。
因此，現(xiàn)有技術(shù)存在缺陷，還有待于改進(jìn)和發(fā)展。
發(fā)明目的本發(fā)明的目的是提供一種實現(xiàn)10G光模塊MSA300-I2C協(xié)議的裝置，針對現(xiàn)有技術(shù)的缺陷，提供一種實現(xiàn)起來占用面積小、擴(kuò)展靈活的方案。
本發(fā)明的技術(shù)方案如下一種實現(xiàn)10G光模塊MSA300-I2C協(xié)議的裝置，包括核心控制單元、接口單元、數(shù)據(jù)拼接單元、存儲控制單元、模/數(shù)轉(zhuǎn)換單元和數(shù)/模轉(zhuǎn)換單元；其特征在于，所述接口控制單元和核心控制單元之間通過自定義串行總線連接，和所述數(shù)據(jù)拼接單元之間通過第一數(shù)據(jù)總線、第一控制總線、第一地址總線連接；所述接口單元、所述數(shù)據(jù)拼接單元以及所述存儲控制單元由一可編程器件實現(xiàn)。
所述的裝置，其中，所述核心控制單元對外的接口是I2C總線，和所述接口單元之間通過自定義的串行總線進(jìn)行通訊，并在和外部通訊過程中，所述核心控制單元始終為從機(jī)；當(dāng)外部主機(jī)下發(fā)控制信息時，所述核心控制單元通過I2C接收控制指令及控制信息，經(jīng)譯碼后通過自定義串行總線下發(fā)給所述接口單元或者通過第一總線下發(fā)給數(shù)/模轉(zhuǎn)換單元；當(dāng)外部主機(jī)需要查詢時，所述核心控制單元通過I2C接收查詢指令和需要查詢的信息名稱，經(jīng)譯碼后通過自定義串行總線下發(fā)給所述接口單元以查詢和模擬量無關(guān)的告警量，通過第二總線下發(fā)給模/數(shù)轉(zhuǎn)換單元以查詢和模擬量相關(guān)告警量及模擬量；當(dāng)核心控制單元需要向所述接口單元下發(fā)控制信息時，接口單元接收核心控制單元串行發(fā)送的數(shù)據(jù)、地址和控制信息，將上述串行信息經(jīng)過譯碼并進(jìn)行串/并轉(zhuǎn)換成為并行的數(shù)據(jù)、地址和控制信息然后通過所述第一數(shù)據(jù)總線、第一控制總線、第一地址總線下發(fā)給所述數(shù)據(jù)拼接單元；當(dāng)核心控制單元需要向接口單元查詢信息時，所述接口單元接收核心控制單元的控制、地址信息，并將信息譯碼后下發(fā)給數(shù)據(jù)拼接單元，然后將數(shù)據(jù)拼接單元上報的并行數(shù)據(jù)信息，通過并/串轉(zhuǎn)換后經(jīng)自定義串行總線上報給所述核心控制單元。
所述的裝置，其中，所述數(shù)據(jù)拼接單元將接口單元下發(fā)數(shù)據(jù)根據(jù)相應(yīng)的地址按位抽取，然后拼接到相應(yīng)的自定義的數(shù)據(jù)寄存器中；同樣將從所述存儲控制單元讀取的模塊告警信息按照協(xié)議規(guī)定拼接成標(biāo)準(zhǔn)格式并根據(jù)所述接口單元下發(fā)的控制和地址信息上報給接口單元。
所述的裝置，其中，所述存儲控制單元接收所述數(shù)據(jù)拼接單元通過第二數(shù)據(jù)總線下發(fā)的數(shù)據(jù)，根據(jù)地址信息寫入相應(yīng)寄存器，然后根據(jù)控制信息在上述信息和硬件管腳控制信號之間做二選一選擇后賦給控制信號輸出。
所述的裝置，其中，所述存儲控制單元將數(shù)據(jù)拼接單元下發(fā)的和模擬量相關(guān)的告警量輸出到相應(yīng)硬件管腳；或?qū)⒈O(jiān)測到的告警信息存入告警寄存器，同時置位相應(yīng)的硬件告警管腳。
所述的裝置，其中，所述核心控制單元為帶模/數(shù)轉(zhuǎn)換單元和數(shù)/模轉(zhuǎn)換單元的MCU；或只帶模/數(shù)轉(zhuǎn)換單元，數(shù)/模轉(zhuǎn)換單元通過外加器件實現(xiàn)；或沒有模/數(shù)轉(zhuǎn)換單元也沒有數(shù)/模轉(zhuǎn)換單元，兩者都通過外加器件實現(xiàn)。
本發(fā)明所提供的一種實現(xiàn)10G光模塊MSA300-I2C協(xié)議的裝置，采用本發(fā)明所述裝置，采用了可編程器件，與現(xiàn)有技術(shù)相比，達(dá)到了節(jié)省空間、增強(qiáng)可擴(kuò)展行且靈活的技術(shù)效果。


圖1為本發(fā)明的所述實現(xiàn)10G光模塊MSA300-I2C協(xié)議的裝置的硬件總框圖；
圖2是本發(fā)明裝置的實現(xiàn)舉例總框圖；圖3是本發(fā)明的實現(xiàn)10G光模塊MSA300-I2C協(xié)議的裝置EPLD內(nèi)部接口框圖。
具體實施例方式
下面結(jié)合附圖對技術(shù)方案的實施作進(jìn)一步的詳細(xì)描述本發(fā)明所述實現(xiàn)10G光模塊MSA300-I2C協(xié)議的裝置的實現(xiàn)方案包括以下幾個主要部分，如圖1所示核心控制單元、接口單元、數(shù)據(jù)拼接單元、存儲控制單元、模/數(shù)轉(zhuǎn)換單元和數(shù)/模轉(zhuǎn)換單元。
所述核心控制單元是模塊內(nèi)、外的信息樞紐，對外的接口是I2C總線，和所述接口單元之間通過自定義的串行總線進(jìn)行通訊。在和外部通訊過程中，所述核心控制單元始終為“從”機(jī)。
當(dāng)主機(jī)需要向模塊下發(fā)控制信息時，所述核心控制單元通過I2C接收控制指令及控制信息，經(jīng)譯碼后通過自定義串行總線下發(fā)給所述接口單元或者通過第一總線1下發(fā)給數(shù)/模轉(zhuǎn)換單元。
當(dāng)主機(jī)需要查詢模塊狀態(tài)信息、告警量或者模擬量時，所述核心控制單元通過I2C接收查詢指令和需要查詢的信息名稱，經(jīng)譯碼后通過自定義串行總線下發(fā)給所述接口單元以查詢和模擬量無關(guān)的告警量，通過第二總線2下發(fā)給所述模/數(shù)轉(zhuǎn)換單元以查詢和模擬量相關(guān)告警量或者模擬量。
所述接口單元和所述核心控制單元之間通過自定義串行總線連接，和所述數(shù)據(jù)拼接單元之間通過第一數(shù)據(jù)總線11、第一控制總線12、第一地址總線13連接。
當(dāng)所述核心控制單元需要向所述接口單元下發(fā)控制信息時，所述接口單元接收該核心控制單元串行發(fā)送的數(shù)據(jù)、地址和控制信息，將上述串行信息經(jīng)過譯碼并進(jìn)行串/并轉(zhuǎn)換成為并行的數(shù)據(jù)、地址和控制信息然后通過第一數(shù)據(jù)總線11、第一控制總線12、第一地址總線13下發(fā)給所述數(shù)據(jù)拼接單元。
當(dāng)所述核心控制單元需要向所述接口單元查詢信息時，所述接口單元接收所述核心控制單元的控制、地址信息，并將信息譯碼后下發(fā)給所述數(shù)據(jù)拼接單元，然后將所述數(shù)據(jù)拼接單元上報的并行數(shù)據(jù)信息，通過并/串轉(zhuǎn)換后經(jīng)自定義串行總線上報給所述核心控制單元。
因為標(biāo)準(zhǔn)的《MSA_10G_40G_TRX_I2C_Public_Document_03_Final.doc》協(xié)議規(guī)定的控制和查詢信息很多，而由于模塊內(nèi)部使用的MUX/DEMUX芯片有可能不完全支持這些控制信號，或者不能完全上報協(xié)議規(guī)定的狀態(tài)和告警信息，因此必須將主機(jī)下發(fā)的標(biāo)準(zhǔn)控制信息針對不同的芯片組進(jìn)行相應(yīng)的抽取和拼接，所述數(shù)據(jù)拼接單元就起到了這個作用。
所述數(shù)據(jù)拼接單元將所述接口單元下發(fā)的數(shù)據(jù)根據(jù)相應(yīng)的地址按位Bit抽取，然后拼接到相應(yīng)的自定義的8bit數(shù)據(jù)寄存器中。同樣將從所述存儲控制單元讀取的模塊告警信息按照協(xié)議規(guī)定拼接成標(biāo)準(zhǔn)格式并根據(jù)所述接口單元下發(fā)的控制和地址信息上報給所述接口單元。
所述存儲控制單元接收所述數(shù)據(jù)拼接單元通過第二數(shù)據(jù)總線21下發(fā)的數(shù)據(jù)，根據(jù)地址信息寫入相應(yīng)寄存器，然后根據(jù)控制信息在上述信息和硬件管腳控制信號之間做二選一選擇后賦給控制信號輸出；或者將所述數(shù)據(jù)拼接單元下發(fā)的和模擬量相關(guān)的告警量輸出到MSA300硬件管腳；同樣，所述存儲控制單元也可以將從模塊監(jiān)測到的告警信息存入所述告警寄存器，同時置位相應(yīng)的硬件告警管腳。
對于如圖1所示的結(jié)構(gòu)圖，在具體實現(xiàn)時可以有多種選擇。所述核心控制單元可以選擇帶模/數(shù)轉(zhuǎn)換單元和數(shù)/模轉(zhuǎn)換單元的MCU；也可以選擇只帶模/數(shù)轉(zhuǎn)換單元的MCU，數(shù)/模轉(zhuǎn)換單元外加設(shè)置；也可以選擇既沒有模/數(shù)轉(zhuǎn)換單元也沒有數(shù)/模轉(zhuǎn)換單元的MCU，兩者都外加設(shè)置。
而所述數(shù)/模轉(zhuǎn)換單元既可以選擇串行模/數(shù)轉(zhuǎn)換單元D/A也可以選擇數(shù)字電位器。而第一總線1和第二總線2一般選擇串行總線，例如SPI或者I2C等。本實施例中將所述接口單元、所述數(shù)據(jù)拼接單元、所述存儲控制單元可以放在一片可擦除可編程邏輯器件EPLD(Erasable ProgrammableLogic Device)或者現(xiàn)場可編程門陣列FPGA(Field Programmable Gate Array)中實現(xiàn)。
以下所舉實施例中選擇的MCU自帶數(shù)/模轉(zhuǎn)換單元A/D；所述接口單元、所述數(shù)據(jù)拼接單元和所述存儲控制單元放在一片EPLD中實現(xiàn)；選擇帶有I2C接口的數(shù)字電位器作為數(shù)/模轉(zhuǎn)換單元。其具體結(jié)構(gòu)如圖2所示，EPLD內(nèi)部的接口如圖3所示。
在本發(fā)明的模塊上電后，MCU首先向EPLD查詢模塊地址并將模塊缺省的工作狀態(tài)置為硬件模式。然后所述核心控制單元MCU作為“從”機(jī)響應(yīng)和自己地址相對應(yīng)的來自外部I2C的指令，并根據(jù)指令判斷是否更改模塊的工作模式，并表現(xiàn)在MCU和存儲控制單元之間的接口信號state
上，當(dāng)state
為“0”時表示模塊為硬件工作模式，當(dāng)state
為“1”時表示模塊為可配置工作模式，當(dāng)state
時表示模塊為軟件工作模式。只有在可配置模式和軟件模式下主機(jī)才能通過I2C查詢模塊狀態(tài)信息和告警量，只有在軟件模式下，通過I2C下發(fā)的模塊控制信息才是有效的。在其他模式下MCU不向EPLD下發(fā)控制信號命令。
假設(shè)模塊工作狀態(tài)是在軟件模式下，則MCU譯碼來自主機(jī)的命令，并根據(jù)指令進(jìn)行和EPLD通訊、設(shè)置數(shù)字電位器、查詢A/D采樣性能量、查詢告警量。
所述MCU和所述EPLD之間的串行總線定義為雙向數(shù)據(jù)線Sdata、時鐘線Sclk、讀控制總線Srd、寫控制信號Swr。時鐘、讀寫控制信號均由MCU根據(jù)需要提供，如圖2所示。另外，將協(xié)議規(guī)定的Tx寄存器組、Rx寄存器組、Tx告警寄存器組、Rx告警寄存器、模擬量相關(guān)告警寄存器分別定義地址為0～4，其中前4中均在協(xié)議中有明確規(guī)定，而模擬量相關(guān)告警寄存器包括RxPowalm、RxSigalm、LaPowalm、LsBiasalm、LsTempalm等5個告警量，屬于本發(fā)明裝置中自定義的寄存器。
為了便于將來擴(kuò)展，將寄存器地址用3bit表示，對于Swr和Srd均規(guī)定為高有效。在Swr和Srd為高的第2～4個時鐘時MCU向Sdata總線上發(fā)送地址信息。如果此時對于EPLD為寫過程，則在接下來的24個時鐘周期(寫Tx/Rx寄存器)或者5個時鐘周期(寫模擬量相關(guān)寄存器)中MCU把需要設(shè)置的數(shù)據(jù)發(fā)送到Sdata總線上。如果此時對于EPLD為讀過程，則在接下來的24個時鐘周期(對于讀取Tx/Rx寄存器和Tx告警寄存器)或者16個時鐘周期(讀取Rx告警寄存器)中MCU放棄總線控制權(quán)而由EPLD中的接口單元控制，將MCU需要讀取的信息發(fā)送到Sdata總線上。然后MCU把讀、寫信號置為無效。
MCU和數(shù)字電位器通訊主要實現(xiàn)比如閾值調(diào)節(jié)，當(dāng)然主要是實現(xiàn)只有在保護(hù)模式下才能改變的模塊基本參量例如激光器偏置電流調(diào)整、激光器波長調(diào)整、APD高壓調(diào)整、初始閾值調(diào)整、驅(qū)動幅度調(diào)整、交叉點(diǎn)調(diào)整、“1”電平調(diào)整等。
本發(fā)明根據(jù)需要可以選擇多個數(shù)字電位器，只要設(shè)置不同的地址就可以了。MCU和數(shù)字電位器之間的通訊可以通過I2C也可以通過SPI或者其他總線。本實施例中選用了具有I2C總線接口的數(shù)字電位器，選擇了2片數(shù)字電位器芯片，其中一個芯片包含4個可調(diào)抽頭即相當(dāng)于4個電位器，這樣總共可以實現(xiàn)對8個可調(diào)節(jié)量的調(diào)整。由于MCU自帶的I2C硬件接口已經(jīng)用于和外部通訊，因此和數(shù)字電位器之間的I2C要由MCU通過軟件模擬產(chǎn)生。值得注意的是，當(dāng)選用不同廠家的數(shù)字電位器時，其通訊指令模式可能不同。
對于模擬量的采集，只要選用的MCU自帶的A/D精度足夠就可以了，一般來講10bit的A/D就可以滿足協(xié)議的要求了。
下面單獨(dú)對EPLD內(nèi)部的各單元之間的通訊做詳細(xì)的描述EPLD內(nèi)部結(jié)構(gòu)如圖3所示，圖中包含了3個模塊單元，其中接口單元和MCU的接口在上面已經(jīng)做了詳細(xì)的說明，在此不再多加贅述了。
接口單元和數(shù)據(jù)拼接單元之間接口包括雙向數(shù)據(jù)總線Pdata1，總線寬度為8bit；地址總線Paddr1，寬度為3bit，對于數(shù)據(jù)拼接單元為輸入信號；控制總線包括Pclk1、Pwr1、Prd.1。其中Pclk1為時鐘信號，對數(shù)據(jù)拼接單元為輸入信號。
接口單元將MCU下發(fā)的數(shù)據(jù)經(jīng)串/并變換成為并行8bit，將3bit地址變成并行3bit，將時鐘、讀寫控制信號透傳給數(shù)據(jù)拼接單元。
數(shù)據(jù)拼接單元將接口單元下發(fā)的數(shù)據(jù)按照模塊自己的需要抽取拼接放入自定義的寬度為8bit的寄存器。數(shù)據(jù)拼接單元中包含的寄存器有Tx寄存器組1、Rx寄存器組1、Tx告警寄存器組、Rx告警寄存器。其中Tx寄存器組1為Tx寄存器組拼接后產(chǎn)生的，Rx寄存器組1為Rx寄存器組拼接后形成的。
具體拼接過程以Tx寄存器為例，接口單元轉(zhuǎn)發(fā)的data0～data2總共3個字節(jié)，而對于某模塊來說有用的只有11bit，因此數(shù)據(jù)拼接單元就將這11bit從相應(yīng)位置上抽取出來，拼入2個8bit寄存器中。相應(yīng)的Rx寄存器也做相應(yīng)的處理。
對于告警寄存器比較特殊，數(shù)據(jù)拼接單元需要將來自接口單元的和模擬量有關(guān)的告警量連同來自存儲控制單元的數(shù)字告警量即Tx告警寄存器組1或者Rx告警寄存器組1拼接成相應(yīng)的Tx告警寄存器組或Rx告警積存器組，以便通過接口單元上報MCU，從而上報主機(jī)。
數(shù)據(jù)拼接單元和存儲控制單元之間的接口包括雙向數(shù)據(jù)總線Pdata2，數(shù)據(jù)寬度為8bit；單向地址總線Paddr2，總線寬度為3bit，對存儲控制單元為輸入信號；控制總線則同樣包括Pclk2、Pwr2、Prd2，對存儲控制單元為輸入信號。
另外數(shù)據(jù)存儲單元的輸入信號還包含了硬件管腳控制信號、數(shù)字告警輸入信號。輸出信號包括模擬量相關(guān)告警量輸出，此信號直接連接到MSA300硬件管腳；MUX/DEMUX等芯片控制信號輸出及途中存儲控制單元的狀態(tài)及告警信息輸入。
存儲控制單元中包括Tx寄存器組1、Rx寄存器組1、Tx告警寄存器組1、Rx告警寄存器組1，其中Tx告警寄存器組1和Rx告警寄存器組1是存儲控制單元所獨(dú)有的，它是由模塊中MUX/DEMUX及其他器件直接產(chǎn)生的告警信息。也就是圖1中的狀態(tài)及告警信息輸入產(chǎn)生的。
同樣，Pwr2和Prd2也定義為高有效，當(dāng)Pwr2為高時第1個時鐘上升沿數(shù)據(jù)拼接單元將需要寫得寄存器的3bit地址打出，在第2個時鐘上升沿開始相繼把數(shù)據(jù)打出。存儲控制單元讀入數(shù)據(jù)后根據(jù)接口單元給出的模塊工作狀態(tài)指示信號state
在寄存器值和相應(yīng)的硬件管腳設(shè)置之間做二選一，只有當(dāng)state
為“2”時才能選擇寄存器值作為控制信號的賦值，其他情況下均選擇硬件管腳作為控制信號。
當(dāng)Prd2為高時，數(shù)據(jù)拼接單元在第一個時鐘上升沿將需要讀取的寄存器的3bit地址打出，在第2個時鐘沿開始存儲控制單元將相應(yīng)的寄存器值發(fā)送到數(shù)據(jù)總線上。
通過上述描述可以看出，本發(fā)明由于采用了可編程器件，因此I/O擴(kuò)展、配置都變的比較靈活，而且占用空間小、同時可以根據(jù)模塊的具體需要對內(nèi)部積存器和接口信號進(jìn)行靈活分配和更改。
應(yīng)當(dāng)理解的是，上述針對具體實施例的描述應(yīng)過于具體，并不能因此而理解為對本發(fā)明的專利保護(hù)范圍的限制，專利保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求
1.一種實現(xiàn)10G光模塊MSA300-I2C協(xié)議的裝置，包括核心控制單元、接口單元、數(shù)據(jù)拼接單元、存儲控制單元、模/數(shù)轉(zhuǎn)換單元和數(shù)/模轉(zhuǎn)換單元；其特征在于，所述接口控制單元和核心控制單元之間通過自定義串行總線連接，和所述數(shù)據(jù)拼接單元之間通過第一數(shù)據(jù)總線、第一控制總線、第一地址總線連接；所述接口單元、所述數(shù)據(jù)拼接單元以及所述存儲控制單元由一可編程器件實現(xiàn)。
2.根據(jù)權(quán)利要求1所述的裝置，其特征在于，所述裝置中，所述核心控制單元對外的接口是I2C總線，和所述接口單元之間通過自定義的串行總線進(jìn)行通訊，并在和外部通訊過程中，所述核心控制單元始終為從機(jī)；當(dāng)外部主機(jī)下發(fā)控制信息時，所述核心控制單元通過I2C接收控制指令及控制信息，經(jīng)譯碼后通過自定義串行總線下發(fā)給所述接口單元或者通過一第一總線下發(fā)給數(shù)/模轉(zhuǎn)換單元；當(dāng)外部主機(jī)需要查詢時，所述核心控制單元通過I2C接收查詢指令和需要查詢的信息名稱，經(jīng)譯碼后通過自定義串行總線下發(fā)給所述接口單元以查詢和模擬量無關(guān)的告警量，通過第二總線下發(fā)給模/數(shù)轉(zhuǎn)換單元以查詢和模擬量相關(guān)告警量及模擬量；當(dāng)核心控制單元需要向所述接口單元下發(fā)控制信息時，接口單元接收核心控制單元串行發(fā)送的數(shù)據(jù)、地址和控制信息，將上述串行信息經(jīng)過譯碼并進(jìn)行串/并轉(zhuǎn)換成為并行的數(shù)據(jù)、地址和控制信息然后通過所述第一數(shù)據(jù)總線、第一控制總線、第一地址總線下發(fā)給所述數(shù)據(jù)拼接單元；當(dāng)核心控制單元需要向接口單元查詢信息時，所述接口單元接收核心控制單元的控制、地址信息，并將信息譯碼后下發(fā)給數(shù)據(jù)拼接單元，然后將數(shù)據(jù)拼接單元上報的并行數(shù)據(jù)信息，通過并/串轉(zhuǎn)換后經(jīng)自定義串行總線上報給所述核心控制單元。
3.根據(jù)權(quán)利要求2所述的裝置，其特征在于，所述數(shù)據(jù)拼接單元將接口單元下發(fā)數(shù)據(jù)根據(jù)相應(yīng)的地址按位抽取，然后拼接到相應(yīng)的自定義的數(shù)據(jù)寄存器中；同樣將從所述存儲控制單元讀取的模塊告警信息按照協(xié)議規(guī)定拼接成標(biāo)準(zhǔn)格式并根據(jù)所述接口單元下發(fā)的控制和地址信息上報給接口單元。
4.根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述存儲控制單元接收所述數(shù)據(jù)拼接單元通過第二數(shù)據(jù)總線下發(fā)的數(shù)據(jù)，根據(jù)地址信息寫入相應(yīng)寄存器，然后根據(jù)控制信息在上述信息和硬件管腳控制信號之間做二選一選擇后賦給控制信號輸出。
5.根據(jù)權(quán)利要求3所述的裝置，其特征在于，所述存儲控制單元將數(shù)據(jù)拼接單元下發(fā)的和模擬量相關(guān)的告警量輸出到相應(yīng)硬件管腳；或?qū)⒈O(jiān)測到的告警信息存入告警寄存器，同時置位相應(yīng)的硬件告警管腳。
6.根據(jù)權(quán)利要求4或5所述的裝置，其特征在于，所述核心控制單元為帶模/數(shù)轉(zhuǎn)換單元和數(shù)/模轉(zhuǎn)換單元的MCU；或只帶模/數(shù)轉(zhuǎn)換單元，數(shù)/模轉(zhuǎn)換單元通過外加器件實現(xiàn)；或沒有模/數(shù)轉(zhuǎn)換單元也沒有數(shù)/模轉(zhuǎn)換單元，兩者都通過外加器件實現(xiàn)。
全文摘要
本發(fā)明的一種實現(xiàn)10G光模塊MSA300－I2C協(xié)議的裝置，其包括核心控制單元、接口單元、數(shù)據(jù)拼接單元、存儲控制單元、模/數(shù)轉(zhuǎn)換單元和數(shù)/模轉(zhuǎn)換單元；所述接口控制單元和核心控制單元之間通過自定義串行總線連接，和所述數(shù)據(jù)拼接單元之間通過第一數(shù)據(jù)總線、第一控制總線、第一地址總線連接；所述接口單元、所述數(shù)據(jù)拼接單元以及所述存儲控制單元由一可編程器件實現(xiàn)。采用本發(fā)明所述裝置，由于采用了可編程器件，與現(xiàn)有技術(shù)相比，達(dá)到了節(jié)省空間、增強(qiáng)可擴(kuò)展行且靈活的技術(shù)效果。
文檔編號H04L29/06GK1791094SQ200410077690
公開日2006年6月21日 申請日期2004年12月17日 優(yōu)先權(quán)日2004年12月17日
發(fā)明者王向前 申請人:中興通訊股份有限公司