專利名稱：嵌入式智能信號處理系統(tǒng)的制作方法
技術領域：
本發(fā)明屬于廣播電視系統(tǒng)中信號處理網(wǎng)絡化監(jiān)控技術領域。涉及一種開放式的嵌入式智能信號處理系統(tǒng)，通過此系統(tǒng)可以實現(xiàn)對廣播電視系統(tǒng)內(nèi)各種信號處理設備的統(tǒng)一網(wǎng)絡監(jiān)控。
背景技術：
目前，我國的廣播電視事業(yè)正由傳統(tǒng)的模擬化向數(shù)字化方向發(fā)展，對數(shù)字化設備的要求日益增長，我國廣播電視系統(tǒng)內(nèi)的各種信號處理設備功能單一，種類繁雜，不同廠商生產(chǎn)的產(chǎn)品規(guī)格型號不統(tǒng)一，接口不一致，不便對整個系統(tǒng)內(nèi)的各種信號處理設備進行統(tǒng)一的管理和控制。鑒于以上情況，我們提供了一種新型的嵌入式智能信號處理裝置，我們可以將廣播電視系統(tǒng)內(nèi)對各種視頻/音頻信號做不同處理的設備模塊化，集中到各個標準1U、2U機箱中，通過嵌入式智能信號處理裝置實現(xiàn)對視/音頻信號的集散化監(jiān)控。
發(fā)明內(nèi)容
本發(fā)明的目的就是提供一種實現(xiàn)廣播電視系統(tǒng)內(nèi)對各種視/音頻信號處理功能模塊的統(tǒng)一管理的嵌入式智能信號處理系統(tǒng)。
本發(fā)明的技術解決方案是嵌入式智能信號處理系統(tǒng)由RJ45網(wǎng)絡通信接口電路2、RS232/422網(wǎng)絡通信接口電路3、CPU1核心電路4、復位電路5、非易失性RAM存儲電路6、信號顯示模塊7、雙端口RAM電路8、CPU2核心電路9、電源數(shù)據(jù)采集模塊10、串口通信電路11以及1～10個信號處理功能模塊12組成。嵌入式智能信號處理系統(tǒng)采用雙CPU結(jié)構(gòu)，CPU2核心電路9上的CPU2負責與接入本裝置的1～10個信號處理功能模塊進行通信，讀取信號處理功能模塊的信號處理信息，CPU1核心電路4上的CPU1為嵌入式微處理器，我們將礐OS_II嵌入式操作系統(tǒng)按照需求進行了相應的裁剪與優(yōu)化后，與TCP/IP協(xié)議棧一同移植到CPU1上，實現(xiàn)嵌入式智能信號處理裝置的以太網(wǎng)通信接口，CPU1與CPU2之間通過雙端口RAM交換數(shù)據(jù)，監(jiān)控計算機1的以太網(wǎng)接口輸出端連接RJ45網(wǎng)絡通信接口電路2的輸入端，RJ45網(wǎng)絡通信接口電路2的輸出端連接監(jiān)控計算機以太網(wǎng)接口的輸入端，RJ45網(wǎng)絡通信接口電路2的另一輸入端連接CPU1核心電路4的一個輸出端，RJ45網(wǎng)絡通信接口電路2的另一輸出端連接CPU1核心電路4的一個輸入端，監(jiān)控計算機RS-232接口的輸出端連接RS232/422網(wǎng)絡通信接口電路3的一個輸入端，RS232/422網(wǎng)絡通信接口電路3的一個輸出端連接監(jiān)控計算機RS-232接口的輸入端，RS232/422網(wǎng)絡通信接口電路3的另一輸入端連接CPU1核心電路4的又一輸出端，CPU1核心電路4的另一輸入端連接RS232/422網(wǎng)絡通信接口電路3的又一輸出端，復位電路5的輸出端連接CPU1核心電路4的另一輸入端，CPU1核心電路4的又一輸出端連接信號顯示模塊7的輸入端，CPU1核心電路4的另一輸出端連接非易失性RAM存儲電路6的輸入端，非易失性RAM存儲電路6的輸出端連接CPU1核心電路4的又一輸入端，CPU1核心電路4的輸出端連接雙端口RAM電路8的一個輸入端，雙端口RAM電路8的一個輸出端連接CPU1核心電路4的輸入端，CPU2核心電路9的輸出端連接雙端口RAM電路8的一個輸入端，雙端口RAM電路8的一個輸出端連接CPU2核心電路9的一個輸入端，電源數(shù)據(jù)采集模塊10的輸出端連接CPU2核心電路9的一個輸入端，CPU2核心電路9的一個輸出端連接串口通信電路11的一個輸入端，串口通信電路11的一個輸出端連接CPU2核心電路9的另一輸入端，串口通信電路11的另一輸入端連接1到10個信號處理功能模塊12的輸出端，串口通信電路11的另一輸出端連接1到10個信號處理功能模塊12的輸入端。
CPU1核心電路4由型號為W78E516B的微控制器U1，晶振芯片T1、型號為62256的外部靜態(tài)RAM存儲器U2、型號為74LS373的地址鎖存器U3、型號為16V8的可編程邏輯器件U4組成，U1的腳20連晶振T1的一端，晶振T1的另外一端接U1的腳21，晶振T1的兩端連接兩電容一端，兩電容的另外一端接地，微控制器U1的腳1、腳5、腳7、腳16、腳17、腳34、腳23懸空，微控制器U1的腳A13、腳A14、腳A15連可編程邏輯器件U4的腳I5、腳I6、腳I7，微控制器U1的AD0-AD7這8個腳連地址鎖存器U3上D0-D7這8個腳，U1的腳33連接U3的腳11，并且微控制器U1上AD0-AD7這8個腳連靜態(tài)RAM存儲器U2上的腳D0-D7，微控制器U1的腳A8-A14連U2的腳A8-A14，U1的腳18、腳19連U2的腳27與腳22，U1的腳3連U4的腳2，U3的8個腳Q0-Q7連U2的A0-A7這8個腳，U3的腳Q0-Q7連U2的腳A0-A7；U1的腳6連通信接口電路2的一個輸出端，微控制器U1的腳11、腳13分別連RS232/422網(wǎng)絡通信接口電路3的輸入端與另一輸出端，U1的腳8、腳9連非易失性RAM存儲電路6的輸出端，U1的腳4連復位電路5的輸入端，U1的腳10連復位電路5的輸出端；RJ45網(wǎng)絡通信接口電路2由型號為RTL8019AS的以太網(wǎng)控制器U5組成與型號為MT0302的隔離耦合變壓器U11組成，其中，太網(wǎng)控制器U5的腳SD0-SD7連接微控制器U1的腳AD0-AD7，以太網(wǎng)控制器U5的腳5、腳6、腳7、腳8、腳9連接微控制器U1的腳A8-A12，U6的腳48連接U1的腳2，U5的腳30與腳29連接U1的腳18、腳19，U5的腳4連U1的腳14，U5的腳34連接U4的腳16，U4的腳15連U6的腳46，U4的腳45、腳46接U11的腳1、腳3，U5的腳11、腳12、腳13、腳14、腳18、腳19、腳20、腳21、腳22、腳23、腳24、腳25、腳26、腳27、腳28、腳44、腳52、腳83、腳86接地，U5的腳5、腳15、腳16、腳17、腳31、腳32、腳47、腳57、腳70、腳89接VCC，U5的腳58、腳59接U11的腳8與腳6，U5的腳50、腳51連晶振T2的兩端，U5的腳61、腳62、腳63接信號顯示模塊7的輸入端，U5的腳58、腳59分別連接44.9％精密電阻R30與R31的一端，精密電阻R30與R31的另一端連接電容C9的一端，電容C9另一端接地；CPU2核心電路9由型號為W78E516B的微控制器U7、型號為74HC138的譯碼器U10、型號為6264的外部RAM存儲器U9、型號為74HC573的地址鎖存器U8組成，雙端口RAM電路8主要由型號為7C136的雙端口RAM構(gòu)成，U7的腳11連接串口通信電路11的輸出端，U7的腳13串口通信電路11的輸入端，微控制器U7的腳AD0-AD7與U9的腳D0-D7、U8的腳D0-D7相連，U7的腳14連U6的腳41，U7的腳A8-A12連U9的腳A8-A12，U7的腳13、腳14、腳15連U10的腳1、腳2、腳3，U7的腳29、腳30、腳31連U10的腳1、腳2、腳3，U10的腳4、腳5接地，腳6接VCC，U9的腳A0-A7連U8的腳Q0-Q7。
嵌入式智能信號處理系統(tǒng)，軟件實現(xiàn)流程為a.內(nèi)CPU1核心電路4上CPU1的軟件實現(xiàn)流程為1)給CPU1上電或按CPU1的復位按鈕；2)初始化嵌入式系統(tǒng)；3)初始化串行口設置；4)從雙口RAM中讀取化網(wǎng)絡參數(shù)，初始化網(wǎng)絡設置；5)建立多任務的信號量；6)建立網(wǎng)絡數(shù)據(jù)查詢與雙口數(shù)據(jù)查詢與處理任務、接收的網(wǎng)絡數(shù)據(jù)處理任務以及TCP數(shù)據(jù)發(fā)送任務；7)運行網(wǎng)絡數(shù)據(jù)查詢與雙口RAM數(shù)據(jù)查詢與處理任務；8)判斷是否接收到網(wǎng)絡數(shù)據(jù)；若是，執(zhí)行步驟15；9)判斷雙口RAM中是否有上傳數(shù)據(jù)；10)若是，向監(jiān)控計算機發(fā)送上傳數(shù)據(jù)；11)判斷雙口RAM中是否有狀態(tài)數(shù)據(jù)；12)若是，向監(jiān)控計算機發(fā)送狀態(tài)數(shù)據(jù)并保存；13)判斷雙口RAM中是否有網(wǎng)絡設置成功信息，若否，返回步驟8；14)向監(jiān)控計算機發(fā)送狀態(tài)數(shù)據(jù)并保存，返回步驟8；15)運行接收的網(wǎng)絡數(shù)據(jù)處理任務；16)判斷數(shù)據(jù)是否是ARP數(shù)據(jù)包，若是，執(zhí)行步驟26；17)判斷數(shù)據(jù)是否是IP數(shù)據(jù)包，若否，執(zhí)行步驟26；18)判斷數(shù)據(jù)是否是TCP數(shù)據(jù)；19)若是，以TCP協(xié)議解包，執(zhí)行步驟22；
20)判斷是否是UDP數(shù)據(jù)，若否，執(zhí)行步驟26；21)以UDP協(xié)議解包；22)判斷是否是網(wǎng)絡參數(shù)設置或功能模塊控命令；23)若是，向雙口RAM存網(wǎng)絡設置信息或功能模塊控命令，執(zhí)行步驟27；24)判斷是否是網(wǎng)絡參數(shù)查詢或狀態(tài)數(shù)據(jù)查詢，若否，執(zhí)行步驟26；25)向監(jiān)控計算機發(fā)送網(wǎng)絡參數(shù)或狀態(tài)數(shù)據(jù)，執(zhí)行步驟27；26)運網(wǎng)絡正常以太網(wǎng)絡協(xié)議；27)結(jié)束網(wǎng)絡數(shù)據(jù)處理任務，若時間任務到，運行時間任務，否則運行網(wǎng)絡數(shù)據(jù)查詢與雙口數(shù)據(jù)查詢與處理任務；其中，步驟26執(zhí)行的是以太網(wǎng)絡協(xié)議，由嵌入式系統(tǒng)軟件提供；若CPU1接收的數(shù)據(jù)由串行中斷產(chǎn)生，則由中斷程序解包，執(zhí)行步驟20到步驟23，實現(xiàn)串行接收數(shù)據(jù)方式。
在CPU1、CPU2交換數(shù)據(jù)的雙口RAM中按數(shù)據(jù)類型分區(qū)，因此不同類型數(shù)據(jù)不會相互覆蓋；不同類型的數(shù)據(jù)頭部均設標致位，防止同類型數(shù)據(jù)未處理而被覆蓋；例如，功能模塊狀態(tài)數(shù)據(jù)由CPU2存入雙口RAM的一段地址中，其標志位置0xAA，CPU1讀取功能模塊狀態(tài)數(shù)據(jù)的標志位，如果為0xAA，表明是新數(shù)據(jù)，則從雙口RAM該地址段中讀取功能模塊狀態(tài)數(shù)據(jù)，讀取后將標志位其標志位置0xBB；CPU1讀取功能模塊狀態(tài)數(shù)據(jù)的標志位時如果為0xBB，表明無新數(shù)據(jù)，CPU1不讀相應的地址段，CPU2存入新功能模塊狀態(tài)數(shù)據(jù)時，先讀取其標志位置，如果是0xAA，表明CPU1沒有讀取數(shù)據(jù)，等待標志位置變?yōu)?xBB后，存入新功能模塊狀態(tài)數(shù)據(jù)，并將其標志位置0xAA。
b.內(nèi)CPU2核心電路9上CPU2的軟件實現(xiàn)流程為1)給CPU2上電或按CPU2的復位按鈕；2)從EEROM中讀取網(wǎng)絡參數(shù)并存入雙口RAM；3)從EEROM中的功能模塊地址中讀取一個功能模塊名稱和控制指令；4)查詢一地址的功能模塊名稱和狀態(tài)；5)判斷是否有數(shù)據(jù)返回，若否，執(zhí)行步驟11；6)將模塊名稱和狀態(tài)存入雙口RAM；7)判斷功能模塊名稱是否與步驟3讀取的名稱數(shù)據(jù)相同，若否，執(zhí)行步驟11；8)向功能模塊發(fā)送控制指令；9)等待功能模塊是否返回數(shù)據(jù)；10)若是，將返回數(shù)據(jù)存入雙口RAM；
11)判斷是否所有地址的功能模塊均已查詢結(jié)束，若否，返回步驟3查詢下一地址的功能模塊；12)查詢雙口RAM中是否有網(wǎng)絡設置命令，若否，執(zhí)行步驟15；13)向EEROM存儲設置；14)向雙口RAM存網(wǎng)絡設置成功信息；15)查詢雙口RAM中是否有功能模塊控制命令；16)若是，發(fā)送控制指令至指定地址的功能模塊；17)等待并查詢該功能模塊是否返回數(shù)據(jù)；18)若是，將返回數(shù)據(jù)存入雙口RAM；19)查詢一地址的功能模塊狀態(tài)；20)判斷功能模塊狀態(tài)是否改變，若否，執(zhí)行步驟22；21)將功能模塊名稱及狀態(tài)以及地址等信息存入雙口RAM；22)判斷是否所有地址功能模塊均查詢結(jié)束，若是，執(zhí)行步驟12，若否執(zhí)行步驟19查詢下一地址的功能模塊。
本發(fā)明所達到的有益效果是，具有設計結(jié)構(gòu)合理，工作可靠特點，能夠?qū)崿F(xiàn)對廣播電視系統(tǒng)內(nèi)各種視/音頻信號處理設備的網(wǎng)絡化管理。
下面結(jié)合附圖和具體實施方式
對本發(fā)明進一步說明。
圖1是本發(fā)明的系統(tǒng)結(jié)構(gòu)圖，圖2是本發(fā)明CPU1核心電路4的結(jié)構(gòu)圖。
圖3是本發(fā)明RJ45網(wǎng)絡通信接口電路結(jié)構(gòu)圖。
圖4是本發(fā)明CPU2核心電路9的結(jié)構(gòu)圖。
圖5是本發(fā)明雙端口RAM電路8的結(jié)構(gòu)圖。
圖6是本發(fā)明CPU1核心電路上CPU1的軟件流程圖。
圖7是本發(fā)明CPU2核心電路上CPU2的軟件流程圖。
圖中1是監(jiān)控計算機，2是RJ45網(wǎng)絡通信接口電路，3是RS232/422網(wǎng)絡通信接口電路，4是CPU1核心電路，5是復位電路，6是非易失性RAM存儲電路，7是信號顯示模塊，8是雙端口RAM電路，9是CPU2核心電路9，10是電源數(shù)據(jù)采集模塊，11是串口通信電路，12是信號處理功能模塊。
具體實施例方式
本發(fā)明由RJ45網(wǎng)絡通信接口電路2、RS232/422網(wǎng)絡通信接口電路3、CPU1核心電路4、復位電路5、非易失性RAM存儲電路6、信號顯示模塊7、雙端口RAM電路8、CPU2核心電路9、電源數(shù)據(jù)采集模塊10、串口通信電路11以及1～10個信號處理功能模塊12組成。監(jiān)控計算機1的以太網(wǎng)接口輸出端連接RJ45網(wǎng)絡通信接口電路2的輸入端，RJ45網(wǎng)絡通信接口電路2的輸出端連接監(jiān)控計算機以太網(wǎng)接口的輸入端，RJ45網(wǎng)絡通信接口電路2的另一輸入端連接CPU1核心電路4的一個輸出端，RJ45網(wǎng)絡通信接口電路2的另一輸出端連接CPU1核心電路4的一個輸入端，監(jiān)控計算機RS-232接口的輸出端連接RS232/422網(wǎng)絡通信接口電路3的一個輸入端，RS232/422網(wǎng)絡通信接口電路3的一個輸出端連接監(jiān)控計算機RS-232接口的輸入端，RS232/422網(wǎng)絡通信接口電路3的另一輸入端連接CPU1核心電路4的又一輸出端，CPU1核心電路4的另一輸入端連接RS232/422網(wǎng)絡通信接口電路3的又一輸出端，復位電路5的輸出端連接CPU1核心電路4的另一輸入端，CPU1核心電路4的又一輸出端連接信號顯示模塊7的輸入端，CPU1核心電路4的另一輸出端連接非易失性RAM存儲電路6的輸入端，非易失性RAM存儲電路6的輸出端連接CPU1核心電路4的又一輸入端，CPU1核心電路4的輸出端連接雙端口RAM電路8的一個輸入端，雙端口RAM電路8的一個輸出端連接CPU1核心電路4的輸入端，CPU2核心電路9的輸出端連接雙端口RAM電路8的一個輸入端，雙端口RAM電路8的一個輸出端連接CPU2核心電路9的一個輸入端，電源數(shù)據(jù)采集模塊10的輸出端連接CPU2核心電路9的一個輸入端，CPU2核心電路9的一個輸出端連接串口通信電路11的一個輸入端，串口通信電路11的一個輸出端連接CPU2核心電路9的另一輸入端，串口通信電路11的另一輸入端連接1到10個信號處理功能模塊12的輸出端，串口通信電路11的另一輸出端連接1到10個信號處理功能模塊12的輸入端。所述核心控制電路4由型號為W78E516B的微控制器U1，晶振芯片T1、型號為62256的外部靜態(tài)RAM存儲器U2、型號為74LS373的地址鎖存器U3、型號為16V8的可編程邏輯器件U4組成，其結(jié)構(gòu)如附圖2所示，U1的腳20連晶振T1的一端，晶振T1的另外一端接U1的腳21，晶振T1的兩端連接兩電容一端，兩電容的另外一端接地，微控制器U1的腳1、腳5、腳7、腳16、腳17、腳34、腳23懸空，微控制器U1的腳A13、腳A14、腳A15連可編程邏輯器件U4的腳I5、腳I6、腳I7，微控制器U1的AD0-AD7這8個腳連地址鎖存器U3上D0-D7這8個腳，U1的腳33連接U3的腳11，并且微控制器U1上AD0-AD7這8個腳連靜態(tài)RAM存儲器U2上的腳D0-D7，微控制器U1的腳A8-A14連U2的腳A8-A14，U1的腳18、腳19連U2的腳27與腳22，U1的腳3連U4的腳2，U3的8個腳Q0-Q7連U2的A0-A7這8個腳，U3的腳Q0-Q7連U2的腳A0-A7；U1的腳6連通信接口電路2的一個輸出端，微控制器U1的腳11、腳13分別連RS232/422網(wǎng)絡通信接口電路3的輸入端與另一輸出端，U1的腳8、腳9連非易失性RAM存儲電路6的輸出端，U1的腳4連復位電路5的輸入端，U1的腳10連復位電路5的輸出端；RJ45網(wǎng)絡通信接口電路2由型號為RTL8019AS的以太網(wǎng)控制器U5組成與型號為MT0302的隔離耦合變壓器U11組成，其結(jié)構(gòu)如附圖3所示，其中，太網(wǎng)控制器U5的腳SD0-SD7連接微控制器U1的腳AD0-AD7，以太網(wǎng)控制器U5的腳5、腳6、腳7、腳8、腳9連接微控制器U1的腳A8-A12，U6的腳48連接U1的腳2，U5的腳30與腳29連接U1的腳18、腳19，U5的腳4連U1的腳14，U5的腳34連接U4的腳16，U4的腳15連U6的腳46，U4的腳45、腳46接U11的腳1、腳3，U5的腳11、腳12、腳13、腳14、腳18、腳19、腳20、腳21、腳22、腳23、腳24、腳25、腳26、腳27、腳28、腳44、腳52、腳83、腳86接地，U5的腳5、腳15、腳16、腳17、腳31、腳32、腳47、腳57、腳70、腳89接VCC，U5的腳58、腳59接U11的腳8與腳6，U5的腳50、腳51連晶振T2的兩端，U5的腳61、腳62、腳63接信號顯示模塊7的輸入端，U5的腳58、腳59分別連接44.9％精密電阻R30與R31的一端，精密電阻R30與R31的另一端連接電容C9的一端，電容C9另一端接地；CPU2核心電路9由型號為W78E516B的微控制器U7、型號為74HC138的譯碼器U10、型號為6264的外部RAM存儲器U9、型號為74HC573的地址鎖存器U8組成，其結(jié)構(gòu)如附圖4所示，雙端口RAM電路8主要由型號為7C136的雙端口RAM構(gòu)成，其結(jié)構(gòu)如附圖5所示，U7的腳11連接串口通信電路11的輸出端，U7的腳13串口通信電路11的輸入端，微控制器U7的腳AD0-AD7與U9的腳D0-D7、U8的腳D0-D7相連，U7的腳14連U6的腳41，U7的腳A8-A12連U9的腳A8-A12，U7的腳13、腳14、腳15連U10的腳1、腳2、腳3，U7的腳29、腳30、腳31連U10的腳1、腳2、腳3，U10的腳4、腳5接地，腳6接VCC，U9的腳A0-A7連U8的腳Q0-Q7。
所述CPU1核心電路4上CPU1的軟件實現(xiàn)流程如附圖6所示，1)給CPU1上電或按CPU1的復位按鈕；2)初始化嵌入式系統(tǒng)；3)初始化串行口設置；4)從雙口RAM中讀取化網(wǎng)絡參數(shù)，初始化網(wǎng)絡設置；5)建立多任務的信號量；6)建立網(wǎng)絡數(shù)據(jù)查詢與雙口數(shù)據(jù)查詢與處理任務、接收的網(wǎng)絡數(shù)據(jù)處理任務以及TCP數(shù)據(jù)發(fā)送任務；7)運行網(wǎng)絡數(shù)據(jù)查詢與雙口RAM數(shù)據(jù)查詢與處理任務；8)判斷是否接收到網(wǎng)絡數(shù)據(jù)；若是，執(zhí)行步驟15；9)判斷雙口RAM中是否有上傳數(shù)據(jù)；10)若是，向監(jiān)控計算機發(fā)送上傳數(shù)據(jù)；11)判斷雙口RAM中是否有狀態(tài)數(shù)據(jù)；12)若是，向監(jiān)控計算機發(fā)送狀態(tài)數(shù)據(jù)并保存；13)判斷雙口RAM中是否有網(wǎng)絡設置成功信息，若否，返回步驟8；14)向監(jiān)控計算機發(fā)送狀態(tài)數(shù)據(jù)并保存，返回步驟8；15)運行接收的網(wǎng)絡數(shù)據(jù)處理任務；16)判斷數(shù)據(jù)是否是ARP數(shù)據(jù)包，若是，執(zhí)行步驟26；17)判斷數(shù)據(jù)是否是IP數(shù)據(jù)包，若否，執(zhí)行步驟26；18)判斷數(shù)據(jù)是否是TCP數(shù)據(jù)；19)若是，以TCP協(xié)議解包，執(zhí)行步驟22；20)判斷是否是UDP數(shù)據(jù)，若否，執(zhí)行步驟26；21)以UDP協(xié)議解包；22)判斷是否是網(wǎng)絡參數(shù)設置或功能模塊控命令；23)若是，向雙口RAM存網(wǎng)絡設置信息或功能模塊控命令，執(zhí)行步驟27；24)判斷是否是網(wǎng)絡參數(shù)查詢或狀態(tài)數(shù)據(jù)查詢，若否，執(zhí)行步驟26；25)向監(jiān)控計算機發(fā)送網(wǎng)絡參數(shù)或狀態(tài)數(shù)據(jù)，執(zhí)行步驟27；26)運網(wǎng)絡正常以太網(wǎng)絡協(xié)議；27)結(jié)束網(wǎng)絡數(shù)據(jù)處理任務，若時間任務到，運行時間任務，否則運行網(wǎng)絡數(shù)據(jù)查詢與雙口數(shù)據(jù)查詢與處理任務。
其中，步驟26執(zhí)行的是以太網(wǎng)絡協(xié)議，由嵌入式系統(tǒng)軟件提供。若CPU1接收的數(shù)據(jù)由串行中斷產(chǎn)生，則由中斷程序解包，執(zhí)行步驟20到步驟23，實現(xiàn)串行接收數(shù)據(jù)方式。在CPU1、CPU2交換數(shù)據(jù)的雙口RAM中按數(shù)據(jù)類型分區(qū)，因此不同類型數(shù)據(jù)不會相互覆蓋；不同類型的數(shù)據(jù)頭部均設標致位，防止同類型數(shù)據(jù)未處理而被覆蓋；例如，功能模塊狀態(tài)數(shù)據(jù)由CPU2存入雙口RAM的一段地址中，其標志位置0xAA，CPU1讀取功能模塊狀態(tài)數(shù)據(jù)的標志位，如果為0xAA，表明是新數(shù)據(jù)，則從雙口RAM該地址段中讀取功能模塊狀態(tài)數(shù)據(jù)，讀取后將標志位其標志位置0xBB；CPU1讀取功能模塊狀態(tài)數(shù)據(jù)的標志位時如果為0xBB，表明無新數(shù)據(jù)，CPU1不讀相應的地址段，CPU2存入新功能模塊狀態(tài)數(shù)據(jù)時，先讀取其標志位置，如果是0xAA，表明CPU1沒有讀取數(shù)據(jù)，等待標志位置變?yōu)?xBB后，存入新功能模塊狀態(tài)數(shù)據(jù)，并將其標志位置0xAA。
所述CPU2核心電路9上CPU2的軟件實現(xiàn)流程如附圖7所示，1)給CPU2上電或按CPU2的復位按鈕；2)從EEROM中讀取網(wǎng)絡參數(shù)并存入雙口RAM；3)從EEROM中的功能模塊地址中讀取一個功能模塊名稱和控制指令；4)查詢一地址的功能模塊名稱和狀態(tài)；5)判斷是否有數(shù)據(jù)返回，若否，執(zhí)行步驟11；6)將模塊名稱和狀態(tài)存入雙口RAM；7)判斷功能模塊名稱是否與步驟3讀取的名稱數(shù)據(jù)相同，若否，執(zhí)行步驟11；8)向功能模塊發(fā)送控制指令；9)等待功能模塊是否返回數(shù)據(jù)；10)若是，將返回數(shù)據(jù)存入雙口RAM；11)判斷是否所有地址的功能模塊均已查詢結(jié)束，若否，返回步驟3查詢下一地址的功能模塊；12)查詢雙口RAM中是否有網(wǎng)絡設置命令，若否，執(zhí)行步驟15；13)向EEROM存儲設置；14)向雙口RAM存網(wǎng)絡設置成功信息；15)查詢雙口RAM中是否有功能模塊控制命令；16)若是，發(fā)送控制指令至指定地址的功能模塊；17)等待并查詢該功能模塊是否返回數(shù)據(jù)；18)若是，將返回數(shù)據(jù)存入雙口RAM；19)查詢一地址的功能模塊狀態(tài)；20)判斷功能模塊狀態(tài)是否改變，若否，執(zhí)行步驟22；21)將功能模塊名稱及狀態(tài)以及地址等信息存入雙口RAM；22)判斷是否所有地址功能模塊均查詢結(jié)束，若是，執(zhí)行步驟12，若否執(zhí)行步驟19查詢下一地址的功能模塊。
權(quán)利要求
1.嵌入式智能信號處理系統(tǒng)，其特征在于，由RJ45網(wǎng)絡通信接口電路(2)、RS232/422網(wǎng)絡通信接口電路(3)、CPU1核心電路(4)、復位電路(5)、非易失性RAM存儲電路(6)、信號顯示模塊(7)、雙端口RAM電路(8)、CPU2核心電路(9)、電源數(shù)據(jù)采集模塊(10)、串口通信電路(11)以及1～10個信號處理功能模塊(12)組成；監(jiān)控計算機(1)的以太網(wǎng)接口輸出端連接RJ45網(wǎng)絡通信接口電路(2)的輸入端，RJ45網(wǎng)絡通信接口電路(2)的輸出端連接監(jiān)控計算機以太網(wǎng)接口的輸入端，RJ45網(wǎng)絡通信接口電路(2)的另一輸入端連接CPU1核心電路(4)的一個輸出端，RJ45網(wǎng)絡通信接口電路(2)的另一輸出端連接CPU1核心電路(4)的一個輸入端，監(jiān)控計算機RS-232接口的輸出端連接RS232/422網(wǎng)絡通信接口電路(3)的一個輸入端，RS232/422網(wǎng)絡通信接口電路(3)的一個輸出端連接監(jiān)控計算機RS-232接口的輸入端，RS232/422網(wǎng)絡通信接口電路(3)的另一輸入端連接CPU1核心電路(4)的又一輸出端，CPU1核心電路(4)的另一輸入端連接RS232/422網(wǎng)絡通信接口電路(3)的又一輸出端，復位電路(5)的輸出端連接CPU1核心電路(4)的另一輸入端，CPU1核心電路(4)的又一輸出端連接信號顯示模塊(7)的輸入端，CPU1核心電路(4)的另一輸出端連接非易失性RAM存儲電路(6)的輸入端，非易失性RAM存儲電路(6)的輸出端連接CPU1核心電路(4)的又一輸入端，CPU1核心電路(4)的輸出端連接雙端口RAM電路(8)的一個輸入端，雙端口RAM電路(8)的一個輸出端連接CPU1核心電路(4)的輸入端，CPU2核心電路(9)的輸出端連接雙端口RAM電路(8)的一個輸入端，雙端口RAM電路(8)的一個輸出端連接CPU2核心電路(9)的一個輸入端，電源數(shù)據(jù)采集模塊(0)的輸出端連接CPU2核心電路(9)的一個輸入端，CPU2核心電路(9)的一個輸出端連接串口通信電路(11)的一個輸入端，串口通信電路(11)的一個輸出端連接CPU2核心電路(9)的另一輸入端，串口通信電路(11)的另一輸入端連接1到10個信號處理功能模塊(12)的輸出端，串口通信電路(11)的另一輸出端連接1到10個信號處理功能模塊(12)的輸入端。
2.根據(jù)權(quán)利要求1所述的嵌入式智能信號處理系統(tǒng)，其特征在于，CPU1核心電路(4)由型號為W78E516B的微控制器U1，晶振芯片T1、型號為62256的外部靜態(tài)RAM存儲器U2、型號為74LS373的地址鎖存器U3、型號為16V8的可編程邏輯器件U4組成，U1的腳20連晶振T1的一端，晶振T1的另外一端接U1的腳21，晶振T1的兩端連接兩電容一端，兩電容的另外一端接地，微控制器U1的腳1、腳5、腳7、腳16、腳17、腳34、腳23懸空，微控制器U1的腳A13、腳A14、腳A15連可編程邏輯器件U4的腳I5、腳I6、腳I7，微控制器U1的AD0-AD7這8個腳連地址鎖存器U3上D0-D7這8個腳，U1的腳33連接U3的腳11，并且微控制器U1上AD0-AD7這8個腳連靜態(tài)RAM存儲器U2上的腳D0-D7，微控制器U1的腳A8-A14連U2的腳A8-A14，U1的腳18、腳19連U2的腳27與腳22，U1的腳3連U4的腳2，U3的8個腳Q0-Q7連U2的A0-A7這8個腳，U3的腳Q0-Q7連U2的腳A0-A7；U1的腳6連通信接口電路(2)的一個輸出端，微控制器U1的腳11、腳13分別連RS232/422網(wǎng)絡通信接口電路(3)的輸入端與另一輸出端，U1的腳8、腳9連非易失性RAM存儲電路(6)的輸出端，U1的腳4連復位電路(5)的輸入端，U1的腳10連復位電路(5)的輸出端；RJ45網(wǎng)絡通信接口電路(2)由型號為RTL8019AS的以太網(wǎng)控制器U5組成與型號為MT0302的隔離耦合變壓器U11組成，其中，太網(wǎng)控制器U5的腳SD0-SD7連接微控制器U1的腳AD0-AD7，以太網(wǎng)控制器U5的腳5、腳6、腳7、腳8、腳9連接微控制器U1的腳A8-A12，U6的腳48連接U1的腳2，U5的腳30與腳29連接U1的腳18、腳19，U5的腳4連U1的腳14，U5的腳34連接U4的腳16，U4的腳15連U6的腳46，U4的腳45、腳46接U11的腳1、腳3，U5的腳11、腳12、腳13、腳14、腳18、腳19、腳20、腳21、腳22、腳23、腳24、腳25、腳26、腳27、腳28、腳44、腳52、腳83、腳86接地，U5的腳5、腳15、腳16、腳17、腳31、腳32、腳47、腳57、腳70、腳89接VCC，U5的腳58、腳59接U11的腳8與腳6，U5的腳50、腳51連晶振T2的兩端，U5的腳61、腳62、腳63接信號顯示模塊(7)的輸入端，U5的腳58、腳59分別連接44.9％精密電阻R30與R31的一端，精密電阻R30與R31的另一端連接電容C9的一端，電容C9另一端接地。
3.根據(jù)權(quán)利要求1所述的嵌入式智能信號處理系統(tǒng)，其特征在于，CPU2核心電路(9)由型號為W78E516B的微控制器U7、型號為74HC138的譯碼器U10、型號為6264的外部RAM存儲器U9、型號為74HC573的地址鎖存器U8組成，雙端口RAM電路(8)主要由型號為7C136的雙端口RAM構(gòu)成，U7的腳11連接串口通信電路11的輸出端，U7的腳13串口通信電路(11)的輸入端，微控制器U7的腳AD0-AD7與U9的腳D0-D7、U8的腳D0-D7相連，U7的腳14連U6的腳41，U7的腳A8-A12連U9的腳A8-A12，U7的腳13、腳14、腳15連U10的腳1、腳2、腳3，U7的腳29、腳30、腳31連U10的腳1、腳2、腳3，U10的腳4、腳5接地，腳6接VCC，U9的腳A0-A7連U8的腳Q0-Q7。
4.在權(quán)利要求1所述的嵌入式智能信號處理系統(tǒng)中的軟件實現(xiàn)流程，其特征在于，a.內(nèi)CPU1核心電路(4)上CPU1的軟件實現(xiàn)流程為1)給CPU1上電或按CPU1的復位按鈕；2)初始化嵌入式系統(tǒng)；3)初始化串行口設置；4)從雙口RAM中讀取化網(wǎng)絡參數(shù)，初始化網(wǎng)絡設置；5)建立多任務的信號量；6)建立網(wǎng)絡數(shù)據(jù)查詢與雙口數(shù)據(jù)查詢與處理任務、接收的網(wǎng)絡數(shù)據(jù)處理任務以及TCP數(shù)據(jù)發(fā)送任務；7)運行網(wǎng)絡數(shù)據(jù)查詢與雙口RAM數(shù)據(jù)查詢與處理任務；8)判斷是否接收到網(wǎng)絡數(shù)據(jù)；若是，執(zhí)行步驟15；9)判斷雙口RAM中是否有上傳數(shù)據(jù)；10)若是，向監(jiān)控計算機發(fā)送上傳數(shù)據(jù)；11)判斷雙口RAM中是否有狀態(tài)數(shù)據(jù)；12)若是，向監(jiān)控計算機發(fā)送狀態(tài)數(shù)據(jù)并保存；13)判斷雙口RAM中是否有網(wǎng)絡設置成功信息，若否，返回步驟8；14)向監(jiān)控計算機發(fā)送狀態(tài)數(shù)據(jù)并保存，返回步驟8；15)運行接收的網(wǎng)絡數(shù)據(jù)處理任務；16)判斷數(shù)據(jù)是否是ARP數(shù)據(jù)包，若是，執(zhí)行步驟26；17)判斷數(shù)據(jù)是否是IP數(shù)據(jù)包，若否，執(zhí)行步驟26；18)判斷數(shù)據(jù)是否是TCP數(shù)據(jù)；19)若是，以TCP協(xié)議解包，執(zhí)行步驟22；20)判斷是否是UDP數(shù)據(jù)，若否，執(zhí)行步驟26；21)以UDP協(xié)議解包；22)判斷是否是網(wǎng)絡參數(shù)設置或功能模塊控命令；23)若是，向雙口RAM存網(wǎng)絡設置信息或功能模塊控命令，執(zhí)行步驟27；24)判斷是否是網(wǎng)絡參數(shù)查詢或狀態(tài)數(shù)據(jù)查詢，若否，執(zhí)行步驟26；25)向監(jiān)控計算機發(fā)送網(wǎng)絡參數(shù)或狀態(tài)數(shù)據(jù)，執(zhí)行步驟27；26)運網(wǎng)絡正常以太網(wǎng)絡協(xié)議；27)結(jié)束網(wǎng)絡數(shù)據(jù)處理任務，若時間任務到，運行時間任務，否則運行網(wǎng)絡數(shù)據(jù)查詢與雙口數(shù)據(jù)查詢與處理任務；b.內(nèi)CPU2核心電路(9)上CPU2的軟件實現(xiàn)流程為1)給CPU2上電或按CPU2的復位按鈕；2)從EEROM中讀取網(wǎng)絡參數(shù)并存入雙口RAM；3)從EEROM中的功能模塊地址中讀取一個功能模塊名稱和控制指令；4)查詢一地址的功能模塊名稱和狀態(tài)；5)判斷是否有數(shù)據(jù)返回，若否，執(zhí)行步驟11；6)將模塊名稱和狀態(tài)存入雙口RAM；7)判斷功能模塊名稱是否與步驟3讀取的名稱數(shù)據(jù)相同，若否，執(zhí)行步驟11；8)向功能模塊發(fā)送控制指令；9)等待功能模塊是否返回數(shù)據(jù)；10)若是，將返回數(shù)據(jù)存入雙口RAM；11)判斷是否所有地址的功能模塊均已查詢結(jié)束，若否，返回步驟3查詢下一地址的功能模塊；12)查詢雙口RAM中是否有網(wǎng)絡設置命令，若否，執(zhí)行步驟15；13)向EEROM存儲設置；14)向雙口RAM存網(wǎng)絡設置成功信息；15)查詢雙口RAM中是否有功能模塊控制命令；16)若是，發(fā)送控制指令至指定地址的功能模塊；17)等待并查詢該功能模塊是否返回數(shù)據(jù)；18)若是，將返回數(shù)據(jù)存入雙口RAM；19)查詢一地址的功能模塊狀態(tài)；20)判斷功能模塊狀態(tài)是否改變，若否，執(zhí)行步驟22；21)將功能模塊名稱及狀態(tài)以及地址等信息存入雙口RAM；22)判斷是否所有地址功能模塊均查詢結(jié)束，若是，執(zhí)行步驟12，若否執(zhí)行步驟19查詢下一地址的功能模塊。
5.根據(jù)權(quán)利要求4所述的嵌入式智能信號處理系統(tǒng)，其特征在于，所述的內(nèi)CPU1核心電路(4)上CPU1的軟件實現(xiàn)流程中，步驟26執(zhí)行的是以太網(wǎng)絡協(xié)議，由嵌入式系統(tǒng)軟件提供。
6.根據(jù)權(quán)利要求4所述的嵌入式智能信號處理系統(tǒng)，其特征在于，所述的內(nèi)CPU1核心電路(4)上CPU1的軟件實現(xiàn)流程中，CPU1接收的數(shù)據(jù)由串行中斷產(chǎn)生，則由中斷程序解包，執(zhí)行步驟20到步驟23，實現(xiàn)串行接收數(shù)據(jù)方式。
7.根據(jù)權(quán)利要求4所述的嵌入式智能信號處理系統(tǒng)，其特征在于，所述的內(nèi)CPU1核心電路(4)上CPU1的軟件實現(xiàn)流程中，在CPU1、CPU2交換數(shù)據(jù)的雙口RAM中按數(shù)據(jù)類型分區(qū)。
全文摘要
嵌入式智能信號處理系統(tǒng)屬于廣播電視系統(tǒng)中信號處理網(wǎng)絡化監(jiān)控技術領域。該系統(tǒng)由RJ45網(wǎng)絡通信接口電路2、RS232/422網(wǎng)絡通信接口電路3、CPU1核心電路4、復位電路5、非易失性RAM存儲電路6、信號顯示模塊7、雙端口RAM電路8、CPU2核心電路9、電源數(shù)據(jù)采集模塊10、串口通信電路11以及1～10個信號處理功能模塊12組成。系統(tǒng)提供嵌入式以太網(wǎng)接口、通用的網(wǎng)絡接口協(xié)議、迅捷的數(shù)據(jù)交換模式、合理的功能模塊地址讀取方式，采用獨特的雙CPU設計結(jié)構(gòu)，具有設計結(jié)構(gòu)合理、性能可靠、結(jié)構(gòu)緊湊、易于集成和實現(xiàn)標準化的優(yōu)點。適用于實現(xiàn)對廣播電視系統(tǒng)中視/音頻信號處理的網(wǎng)絡化監(jiān)控和管理領域。
文檔編號H04N7/00GK1805425SQ20051020082
公開日2006年7月19日 申請日期2005年12月19日 優(yōu)先權(quán)日2005年12月19日
發(fā)明者劉彥呈, 范木杰, 袁士春孫, 凡金, 程鵬 申請人:大連海事大學