專利名稱：用于可編程邏輯器件集成電路等的多通道通信電路的制作方法
技術(shù)領(lǐng)域：
0002本發(fā)明涉及用于諸如可編程邏輯器件(“PLD”)之類的集成電路的多通道通信電路，更具體地，是涉及便于不同數(shù)量的此類通道同步操作的電路。
背景技術(shù)：
0003參考文獻(xiàn)如Aung等人2001年3月13日提交的美國(guó)專利申請(qǐng)09/805,843，Lee等人的美國(guó)專利6,650,140，Venkata等人的美國(guó)專利6,750,675，Venkata等人的美國(guó)專利6,854,044，Lui等人的美國(guó)專利6,724,328，Venkata等人2002年12月10日提交的美國(guó)專利申請(qǐng)10/317,264，Venkata等人2003年8月8日提交的美國(guó)專利申請(qǐng)10/637,982，Lam等人2003年7月15日提交的美國(guó)專利申請(qǐng)10/621,074，Venkata等人2003年9月24日提交的美國(guó)專利申請(qǐng)10/670,813，Shumarayev于2005年8月24日提交的美國(guó)專利申請(qǐng)11/211,989，以及Shumarayev等人2005年9月19日提交的美國(guó)專利申請(qǐng)11/230,002，示出了在諸如PLD、現(xiàn)場(chǎng)可編程門陣列(“FPGA”)等集成電路上包含多通道收發(fā)器電路。在此為方便起見，本發(fā)明將所用應(yīng)用或能夠應(yīng)用本發(fā)明的集成電路通稱為PLD。這樣做僅是為了方便起見，不應(yīng)作為限定。
0004不同的通信協(xié)議要求使用不同數(shù)量的通道一起工作。到目前為止，某些PLD以四個(gè)通道為一組(所謂的四元組)提供通道用于這樣的通信。四元組中提供了用于允許四元組內(nèi)各種數(shù)量的通道一起使用的電路。但如果要求四個(gè)以上的通道在一起工作，則四元組的輸出之間的同步將成為四元組下游電路(如器件的可編程邏輯核心電路)的一項(xiàng)任務(wù)。
0005在多通道通信中使用多于四個(gè)通道(例如八個(gè)通道)的興趣持續(xù)提高。這使得要求使用核心邏輯電路來同步兩個(gè)(或更多)用來提供采用多于四個(gè)通道的通信鏈接的四元組的輸出，越來越不可取。另一方面，PLD產(chǎn)品的其它使用者仍對(duì)在任何特殊的通信鏈接中僅使用四個(gè)或更少的通道感興趣。因此擴(kuò)大器件上的四元組以包含多于四個(gè)通道(如八個(gè)通道)將變得浪費(fèi)。反之，當(dāng)使用者想要實(shí)現(xiàn)使用多于四個(gè)通道(如八個(gè)通道)的通信鏈路時(shí)，需要較好的方法來允許兩個(gè)(或更多)四元組在一起工作。
0006實(shí)現(xiàn)上述目的后，需要保持電路的模塊化。模塊化指的是這樣的電路的兩個(gè)(或更多)實(shí)例是相同的或基本相同的。模塊化有利于電路設(shè)計(jì)和驗(yàn)證，甚至還可能方便電路使用(例如，因?yàn)閺哪K到模塊的定時(shí)趨于一致)。希望模塊化以通道為基礎(chǔ)(即從一個(gè)通道到下一個(gè)通道)和/或以四元組為基礎(chǔ)(即從一個(gè)四元組到下一個(gè)四元組)。

發(fā)明內(nèi)容
0007一種根據(jù)本發(fā)明的集成電路可包括多個(gè)數(shù)據(jù)通信電路通道。所述通道可被分組為多個(gè)通道的子集(subplurality)。信號(hào)分發(fā)電路與每個(gè)子集相聯(lián)，允許信號(hào)按需分發(fā)到一個(gè)子集中的通道或者分發(fā)到兩個(gè)相鄰子集中的通道。每個(gè)通道本身可以是該通道中所用信號(hào)的一個(gè)替換源。
0008施加到與每個(gè)子集相聯(lián)的信號(hào)分發(fā)電路的信號(hào)的源可以是該子集中的通道之一。因此，取決于分發(fā)電路的使用方式，該通道可以是該子集中的所有通道的主通道，它另外還可以是相鄰子集中所有通道的主通道。
0009這些分發(fā)電路可處理的信號(hào)的例子有時(shí)鐘信號(hào)，寫使能信號(hào)，讀使能信號(hào)等。寫使能信號(hào)和讀使能信號(hào)之一或兩者都可以是單比特信號(hào)。這些信號(hào)之一或全部只能在跟隨復(fù)位釋放事件的預(yù)定數(shù)量的時(shí)鐘信號(hào)之后產(chǎn)生。
0010根據(jù)附圖以及后文的詳細(xì)描述，本發(fā)明進(jìn)一步的特征、本質(zhì)和各項(xiàng)優(yōu)點(diǎn)將更加明顯。


0011圖1是本發(fā)明某些可能方案的說明性實(shí)施例的簡(jiǎn)化示意方框圖。
0012圖2是本發(fā)明的某些其它可能方案的說明性實(shí)施例的簡(jiǎn)化示意方框圖。
0013圖3是根據(jù)本發(fā)明的用于實(shí)現(xiàn)圖2所示的進(jìn)一步可能特征的說明性實(shí)施例的簡(jiǎn)化示意方框圖。
0014圖4是根據(jù)本發(fā)明的圖1所示類型的電路的代表性部分的說明性實(shí)施例的簡(jiǎn)化示意方框圖。
0015圖5是根據(jù)本發(fā)明的圖2所示類型的電路的代表性部分的說明性實(shí)施例的簡(jiǎn)化示意方框圖。
0016圖6是根據(jù)本發(fā)明的圖2所示類型的電路的另一代表性部分的說明性實(shí)施例的簡(jiǎn)化示意方框圖。
0017圖7是根據(jù)本發(fā)明的說明圖1所示類型的原理如何應(yīng)用于圖2所示類型的特征的簡(jiǎn)化示意方框圖。
具體實(shí)施例方式
0018圖1所示的本發(fā)明的可能方案涉及四個(gè)(或少于四個(gè))通信通道(一個(gè)四元組)，或多于四個(gè)通信通道(例如多達(dá)八個(gè)通道；兩個(gè)四元組)可能需要的類型的信號(hào)的分發(fā)。這類信號(hào)的一個(gè)例子是時(shí)鐘信號(hào)。
0019圖1示出了在PLD上彼此相鄰的兩個(gè)代表性四元組20-0和20-1。當(dāng)四元組20-0和20-1一起使用時(shí)，四元組20-0是主四元組，四元組20-1是副四元組或從屬四元組。但四元組20-0和20-1不是必須同時(shí)使用的。任何一個(gè)或兩者都可獨(dú)立于另外一個(gè)使用，這種情況下，它們之間不存在主/副或主/從關(guān)系。
0020每個(gè)四元組20包含從30-0到30-3四個(gè)通道的數(shù)據(jù)信號(hào)通信電路。例如，每個(gè)通道30可以是所謂的高速串口收發(fā)器電路。這種電路可以接收串行數(shù)據(jù)輸入信號(hào)，從該輸入信號(hào)中恢復(fù)數(shù)據(jù)和時(shí)鐘信號(hào)，并將已恢復(fù)的數(shù)據(jù)轉(zhuǎn)換成并行格式，并將并行數(shù)據(jù)輸出到PLD的核心邏輯電路。每個(gè)通道30可以從所述核心邏輯電路接收并行數(shù)據(jù)，并將該并行數(shù)據(jù)轉(zhuǎn)換成串行格式，并將所得的串行數(shù)據(jù)作為串行數(shù)據(jù)輸出信號(hào)輸出。每個(gè)通道30還可以執(zhí)行其它任務(wù)，例如8比特/10比特編碼，10比特/8比特解碼等等。參見本說明書前面提及的參考文獻(xiàn)。
0021某些通信協(xié)議可能涉及僅使用一個(gè)通道30。其它通信協(xié)議可能會(huì)涉及幾個(gè)通道30的使用。在后一種情況下，在幾個(gè)通道的接收數(shù)據(jù)之間可能存在“偏斜”(skew)，為了正確地解析上述數(shù)據(jù)，可能有必要對(duì)數(shù)據(jù)(優(yōu)選地在通道30)進(jìn)行去偏斜。在多通道通信協(xié)議的發(fā)射機(jī)端，必須小心以避免傳送相互之間存在偏斜的幾個(gè)數(shù)據(jù)輸出信號(hào)。例如像這樣的要求可能使得在一起工作的通道30共享一個(gè)公共時(shí)鐘信號(hào)變得十分重要。圖1示出了通過任一四元組20中的多達(dá)四個(gè)的通道30，或者通過兩個(gè)四元組20中的多達(dá)八個(gè)的通道來實(shí)現(xiàn)這一點(diǎn)的電路排列。此外，圖1所示的時(shí)鐘分發(fā)電路可以是模塊化的(即，所有的四元組20(兩個(gè)或更多個(gè))可以是相同或基本相同的)。
0022除了上文描述的四個(gè)通道30，每個(gè)四元組20還包括時(shí)鐘乘法器(或管理)單元(“CMU”)電路40。每個(gè)CMU 40可以是包含該CMU的四元組20中的通道30所使用的時(shí)鐘信號(hào)源。另外，在將要實(shí)現(xiàn)的通信協(xié)議需要多于四個(gè)通道30的情況下，主四元組20-0中的CMU40可以是兩個(gè)四元組20-0和20-1中的通道30所使用的時(shí)鐘信號(hào)源。
0023圖1示出了提供給用于CMU 40所輸出的時(shí)鐘信號(hào)分發(fā)的導(dǎo)線段(conductor segments)的兩條并行的導(dǎo)線跡線(track)50a和50b。跡線50a中具有時(shí)鐘信號(hào)分發(fā)導(dǎo)線段52，其與每個(gè)四元組20相聯(lián)。換句話說，對(duì)于四元組20-0，跡線50a具有一個(gè)導(dǎo)線段52-0，其僅延伸通過四元組20-0中的電路元件30和40。類似地，對(duì)于四元組20-1，跡線50a具有一個(gè)導(dǎo)線段52-1，其僅延伸通過四元組20-1中的電路元件30和40。雖然軸向地彼此成直線排列在同一個(gè)跡線50a中，但是導(dǎo)線段52-0和跡線52-1并沒有相互連接。在每個(gè)四元組20中，相聯(lián)的導(dǎo)線段52從該四元組中的CMU 40處接收時(shí)鐘信號(hào)，并將信號(hào)分發(fā)到與該四元組中的每個(gè)通道30相聯(lián)的多路復(fù)用器(“mux”)60的一個(gè)輸入端。
0024在每個(gè)導(dǎo)線段52的上端附近，導(dǎo)線段分接到驅(qū)動(dòng)器或緩沖器電路54，其能驅(qū)動(dòng)上方的四元組20中的跡線50b中的導(dǎo)線段56。每個(gè)導(dǎo)線段56延伸通過相聯(lián)四元組20的所有通道30，并將該導(dǎo)線段上的時(shí)鐘信號(hào)分發(fā)到與該四元組中的每個(gè)通道30相聯(lián)的多路復(fù)用器60的第二輸入端。
0025從上述內(nèi)容可以看出，每個(gè)四元組20可使來自自有CMU 40的時(shí)鐘信號(hào)通過相聯(lián)的導(dǎo)線段52分發(fā)。在這種情況下，所有的多路復(fù)用器60將受控，以選擇其上端的輸入作為施加到相聯(lián)通道30的時(shí)鐘信號(hào)源?；蛘?，如果通信協(xié)議要求多于四個(gè)通道一起工作，則副四元組20-1中的通道30可以從主四元組中的CMU 40獲取時(shí)鐘信號(hào)。具體地，來自CMU 40的時(shí)鐘信號(hào)流經(jīng)導(dǎo)線段52-0，緩沖器54-0以及導(dǎo)線段56-1。主四元組20-0中的多路復(fù)用器60受控以選擇其上端的輸入施加到主四元組中的通道30。副四元組20-1中的多路復(fù)用器60受控以選擇其下端輸入施加到副四元組中的通道30。這樣，兩個(gè)四元組的所有通道30就可從主四元組20-0中的CMU 40接收相同的時(shí)鐘信號(hào)。此外，兩個(gè)(或全部)四元組20的元件52、54、56和60的型式或圖案(pattern)可以是相同的，如此，時(shí)鐘分發(fā)電路可以方便地模塊化，雖然它可能以“乘4”(即四個(gè)通道30一起工作)或“乘8”(即八個(gè)通道30一起工作)的模式操作。
0026應(yīng)當(dāng)意識(shí)到，圖1的四元組20的布置在圖1所示的部分之上和/或之下能夠無限地繼續(xù)。所有這些四元組可以如所示地模塊化，任意相鄰的兩個(gè)四元組可以按上面描述的“乘8”的模式操作。
0027圖2示出了本發(fā)明的其它可能的方案。(圖2示出不同于圖1中的元件排列，并省略了CMU 40以避免圖紙的過度擁擠。但兩幅圖都是關(guān)于類似類型的電路。)如圖2所示，每個(gè)通道30可包括本地時(shí)鐘電路110，時(shí)鐘源選擇多路復(fù)用器(“mux”)120和時(shí)鐘模塊電路130。每個(gè)通道30還可包括FIFO控制器電路140，F(xiàn)IFO控制器選擇多路復(fù)用器電路150和FIFO電路160。每個(gè)通道30中的本地時(shí)鐘電路110可產(chǎn)生在該通道中使用的最終時(shí)鐘信號(hào)。每個(gè)通道30中的時(shí)鐘模塊電路130執(zhí)行如下功能對(duì)串行比特率時(shí)鐘信號(hào)進(jìn)行分頻，以產(chǎn)生該通道內(nèi)使用的并行字節(jié)速率時(shí)鐘信號(hào)。每個(gè)通道30中的FIFO電路160執(zhí)行如下功能在數(shù)據(jù)進(jìn)入通道和數(shù)據(jù)離開通道的速率和時(shí)間之間緩沖數(shù)據(jù)。每個(gè)通道30中的FIFO控制器電路140執(zhí)行如下功能控制所在通道的FIFO電路160何時(shí)開始寫(接收)數(shù)據(jù)和讀(輸出)數(shù)據(jù)(例如在復(fù)位釋放(reset release)之后)。
0028如圖2所示，每個(gè)通道30能夠以“乘1”(“×1”)，“乘4”(“×4”)或“乘8”(“×8”)的模式操作。在×1模式，每個(gè)通道30關(guān)于其最終時(shí)鐘信號(hào)(來自電路110)和FIFO控制器(來自電路140)獨(dú)立操作。在×4模式，在四元組20中的多達(dá)四個(gè)通道30關(guān)于最終時(shí)鐘和FIFO控制器一起工作。在×8模式，兩個(gè)相鄰的四元組20中的多達(dá)八個(gè)通道30關(guān)于最終時(shí)鐘和FIFO控制器一起工作。
0029在下面關(guān)于圖2所示類型的操作電路的各種可能模式的描述中(尤其是×4和×8模式)，一般假設(shè)(為討論的簡(jiǎn)單起見)一個(gè)四元組中的所有四個(gè)通道都參與該四元組的×4操作，或者兩個(gè)相鄰四元組中的所有八個(gè)通道都參與這些四元組的×8操作。然而，這并不是必須的情況；如果需要，以×4或×8模式操作的四元組中的任何一個(gè)或多個(gè)通道可以獨(dú)立于其它通道進(jìn)行操作(以模式×1)。例如，如果通信協(xié)議要求使用6個(gè)通道30，兩個(gè)相鄰的四元組可以以×8模式操作，以支持該協(xié)議，或者這些四元組中沒有參與支持×6協(xié)議的兩個(gè)通道之一或全部可以以×1模式為其它用途獨(dú)立使用。
0030在×1模式，通道30中的導(dǎo)線170上的信號(hào)導(dǎo)致該通道中的多路復(fù)用器120和150選擇它們的最下端的輸入作為它們的輸出。因此，在×1模式，通道30中的時(shí)鐘模塊130從該通道的本地時(shí)鐘電路110獲取它的時(shí)鐘信號(hào)。類似地，×1模式下的通道30的FIFO 160從該通道的FIFO控制器電路140獲取它們的讀使能和寫使能信號(hào)。
0031在×4模式，在每個(gè)四元組20中的、以該模式操作的通道30-0擔(dān)任該四元組中的其它通道的主通道。具體說來，主通道30-0中的本地時(shí)鐘電路110的輸出信號(hào)被施加到四元組范圍內(nèi)的時(shí)鐘信號(hào)分發(fā)導(dǎo)線210a。導(dǎo)線210a上的信號(hào)被施加到所述四元組中的每個(gè)通道30中的多路復(fù)用器120的中間輸入。該四元組中的所有多路復(fù)用器120被相聯(lián)導(dǎo)線170上的×4-值信號(hào)所控制，以選擇其中間輸入作為施加到相聯(lián)時(shí)鐘模塊電路130的時(shí)鐘信號(hào)源。以這種方式，四元組20中的所有以×4模式操作的模塊30在同一個(gè)時(shí)鐘信號(hào)上操作，即，來自該四元組的主通道30-0的本地時(shí)鐘電路110的時(shí)鐘信號(hào)。這有助于消除或者至少有效地降低以×4模式操作的四元組20的通道30之間的時(shí)鐘偏斜。
0032除了為以×4模式操作的四元組20中的所有通道30提供主時(shí)鐘信號(hào)，這一四元組中的主通道30-0為該四元組中的所有通道提供寫使能和讀使能信號(hào)。主通道30-0中的FIFO控制器電路140輸出的寫使能和讀使能信號(hào)被施加到四元組范圍內(nèi)的寫和讀使能信號(hào)的分發(fā)導(dǎo)線220a。從導(dǎo)線220a這些信號(hào)被施加到該四元組中的所有通道30的多路復(fù)用器150的中間輸入。每個(gè)通道中的導(dǎo)線170上的×4-值信號(hào)導(dǎo)致所有多路復(fù)用器150選擇其中間的輸入作為施加到相聯(lián)FIFO160的多路復(fù)用器的輸出信號(hào)的源。因此，在以×4模式操作的四元組20中，該四元組中的所有的FIFO 160基本同時(shí)地從同一個(gè)源(相聯(lián)主通道30-0的FIFO控制器電路140)接收同樣的寫使能信號(hào)和讀使能信號(hào)。這有助于確保以×4模式操作的四元組20中的所有通道30將正確地響應(yīng)復(fù)位釋放事件。具體說來，在復(fù)位釋放事件之后，所有的通道將在預(yù)期的時(shí)間開始寫和讀。否則，由復(fù)位釋放信號(hào)在不同時(shí)間到達(dá)四元組中的各個(gè)通道30可能引起的問題，可通過只讓主通道30-0對(duì)這個(gè)信號(hào)作出響應(yīng)并為自身和以×4模式操作的四元組中的所有其它通道產(chǎn)生主寫使能和讀使能信號(hào)而得到避免。
0033現(xiàn)在轉(zhuǎn)向×8模式，時(shí)鐘分發(fā)導(dǎo)線210b延伸通過兩個(gè)相鄰的四元組20-0和20-1中的所有通道30。類似地，寫和讀使能信號(hào)分發(fā)導(dǎo)線220b延伸通過相鄰的兩個(gè)四元組中的所有的通道。這些導(dǎo)線210b和220b也可以從主四元組20-0中的主通道30-0接收到相同的信號(hào)，所述信號(hào)可施加到四元組20-0中的導(dǎo)線210a和220a。因此，導(dǎo)線210b和220b在四元組20-0和20-1的×8模式操作中使用。
0034導(dǎo)線210b上的信號(hào)被施加到四元組20-0和20-1中的所有通道30中的多路復(fù)用器120的最上端的輸入。在×8模式中，四元組20-0和20-1中的所有通道30中的導(dǎo)線170上的×8-值信號(hào)導(dǎo)致這八個(gè)通道的多路復(fù)用器120選擇其最上端的輸入用于施加到相聯(lián)的時(shí)鐘模塊電路130。因此，四元組20-0和20-1中的所有八個(gè)通道30在相同的時(shí)鐘信號(hào)(來自主四元組20-0中的主通道30-0的本地時(shí)鐘電路110)上操作。因?yàn)樗邪藗€(gè)通道在來自同一個(gè)源的相同時(shí)鐘信號(hào)上操作，通道之間的時(shí)鐘信號(hào)偏斜可以被消除，或至少大大降低(為了完全清楚，注意到在本實(shí)施例中，副四元組20-1中的主通道30-0的本地時(shí)鐘電路110的輸出信號(hào)沒有被施加到導(dǎo)線210b。兩個(gè)四元組中的電路可以是相同的，但從本地時(shí)鐘電路110到導(dǎo)線210a和210b的連接212a和212b可以是可控的(即可編程的)。以這種方式，只有20-0中的30-0的110的輸出信號(hào)被連接到210b上，且不存在信號(hào)爭(zhēng)用或沖突(contention)，因?yàn)?0-1中的30-0的110沒有連接到210b)。
0035主四元組20-0中的主通道30-0的FIFO控制器電路140的寫使能和讀使能輸出信號(hào)，以十分類似于×8模式的方式進(jìn)行處理。這些信號(hào)被施加到導(dǎo)線220b上，其連接到四元組20-0和20-1中的所有八個(gè)通道30的多路復(fù)用器150的最上端的輸入。所有八個(gè)通道的導(dǎo)線170上的×8-值信號(hào)導(dǎo)致所有八個(gè)多路復(fù)用器150選擇其最上端的輸入，用于施加到相聯(lián)FIFO 160。因此，所有八個(gè)通道在來自主四元組20-0中的主通道30-0的單個(gè)源140的寫使能和讀使能信號(hào)上操作。(再一次，從每個(gè)主通道30-0源到導(dǎo)線220a和220b的連接222a和222b可制成可控的(即可編程的)，以使兩個(gè)四元組的電路可以是模塊化的，而不在導(dǎo)線220b上產(chǎn)生信號(hào)爭(zhēng)用。通過僅使能與四元組20-0相聯(lián)的222b，而不使能與四元組20-1相聯(lián)的222b可避免這樣的爭(zhēng)用。)。
0036再一次指出，雖然上述描述一般沒有提到這一點(diǎn)，×4模式下的四元組或者×8模式下的四元組對(duì)中的實(shí)際上不被該四元組的×4模式操作或該四元組對(duì)的×8模式操作所需要的通道30，如有需要可以以×1模式獨(dú)立操作以作其它用途。
0037如圖2所示，本發(fā)明的一個(gè)可能的進(jìn)一步特征是使用從源140到目的地160的單比特的寫使能信號(hào)和/或單比特的讀使能信號(hào)。這節(jié)約了導(dǎo)線資源220并提高了目的地160對(duì)何時(shí)應(yīng)當(dāng)開始寫和讀的瞬時(shí)識(shí)別能力。
0038如圖2所示，本發(fā)明的另一個(gè)可能的特征是使主通道30-0在復(fù)位釋放后等待一定數(shù)目的時(shí)鐘周期，才發(fā)送寫使能和/或讀使能信號(hào)。這有助于確保當(dāng)寫使能信號(hào)的第一個(gè)上升沿和讀使能信號(hào)的第一個(gè)上升沿到達(dá)副通道時(shí)，所有的通道(尤其是副通道)都準(zhǔn)備好被釋放和操作。接著，這確保了所有通道在同樣的時(shí)鐘周期開始寫/讀，并且總是指向同一個(gè)FIFO地址。
0039圖3示出了實(shí)現(xiàn)前面段落所提到的特征的示例性電路，其可作為適當(dāng)?shù)腇IFO控制器電路140的一部分。在圖3所示的示例性實(shí)施例中，每個(gè)通道30的FIFO控制器電路包括了計(jì)數(shù)器電路310，解碼器電路320和鎖存器電路330。每個(gè)通道的計(jì)數(shù)器電路310和鎖存器電路330被施加到該通道的復(fù)位信號(hào)所復(fù)位。在復(fù)位釋放事件后，每個(gè)計(jì)數(shù)器310開始對(duì)施加到該通道的時(shí)鐘信號(hào)的周期進(jìn)行計(jì)數(shù)。每個(gè)計(jì)數(shù)器310的計(jì)數(shù)指示輸出信號(hào)被施加到相聯(lián)的解碼器320。當(dāng)施加到解碼器的計(jì)數(shù)指示輸出信號(hào)達(dá)到該解碼器所建立的某個(gè)閾值時(shí)，該解碼器輸出信號(hào)，該信號(hào)可被相聯(lián)的時(shí)鐘信號(hào)鎖存在相聯(lián)的鎖存器330中。此后，鎖存器330輸出寫使能信號(hào)，直到鎖存器被相聯(lián)的復(fù)位信號(hào)再一次復(fù)位。
0040在×1模式中，在前面段落所描述的方面中，每個(gè)通道30獨(dú)立操作。這意味著每個(gè)通道的多路復(fù)用器150選擇相聯(lián)的(“本地”)解碼器320的輸出，以施加到相聯(lián)的鎖存器330。在×4或×8模式，所有在一起工作的通道30從同一個(gè)源，即主通道30-0中的解碼器320的輸出，來獲取它們的鎖存器330的輸入。這通過使每個(gè)副通道30-1的多路復(fù)用器150等等從多路復(fù)用器的上端的輸入來獲取它的輸出而實(shí)現(xiàn)。以這種方式，所有一起工作的通道具有同步的寫使能信號(hào)。
0041每個(gè)電路322可以提供相聯(lián)的解碼器320所使用的閾值。每個(gè)電路322可以是可編程的，因此閾值可以設(shè)定為任何所需的值。
0042與圖3所示的相同的排列可被使用(被復(fù)制或者被增補(bǔ))以產(chǎn)生讀使能信號(hào)，其擁有與那些對(duì)圖3中的寫使能信號(hào)的描述相類似的特征。唯一的區(qū)別可以是將圖3中“寫使能”標(biāo)志改成“讀使能”。
0043圖4示出了圖1中的每個(gè)多路復(fù)用器60可被電路62所控制(選擇輸出哪個(gè)輸入信號(hào))，其可以是可編程的。同樣類型的控制可用于其它的多路復(fù)用器如120和150。
0044圖5示出了如圖2中的212和222的連接的示例性實(shí)現(xiàn)。每個(gè)這樣的連接可以包括用于選擇性地將水平導(dǎo)線連接到相聯(lián)的垂直導(dǎo)線的開關(guān)510(例如晶體管)。每個(gè)開關(guān)510被相聯(lián)的控制電路512所導(dǎo)通或斷開，該控制電路可以是可編程的。
0045圖6示出了導(dǎo)線170上的信號(hào)的源可以是控制電路610，其可以是可編程的。
0046上述的可編程的元件可以用多種不同的可能的方法中的任何一種來實(shí)現(xiàn)，如通過包含其它電路的集成電路上的配置隨機(jī)存儲(chǔ)器(“CRAM”)單元。
0047圖7示出了類似圖1所示的那些原理可以怎樣施加到如類似圖2所示的特征中去。圖7中，來自每個(gè)四元組20的主通道30-0(圖2)的電路110或140的信號(hào)被施加到與該四元組相聯(lián)的“a”導(dǎo)線段。這種“a”導(dǎo)線段可以是圖2的210類型或220類型的任一種?！癮”導(dǎo)線段延伸通過與該導(dǎo)線段相聯(lián)的四元組20中的四個(gè)通道，但沒有延伸到(在同一導(dǎo)線跡線內(nèi)的)相鄰四元組20?！癮”導(dǎo)線段與相聯(lián)的四元組20的每個(gè)通道的多路復(fù)用器120或150的中間輸入相連接。在靠近每個(gè)四元組20的底部，該四元組所相聯(lián)的“a”導(dǎo)線段通過緩沖器54與另一個(gè)跡線中的且與下方四元組相聯(lián)的“b”導(dǎo)線段相連接。每個(gè)“b”導(dǎo)線段延伸通過與該導(dǎo)線段相聯(lián)的四元組20中的四個(gè)通道，但沒有延伸到(在同一導(dǎo)線跡線之中的)相鄰四元組20。每個(gè)“b”導(dǎo)線段與相聯(lián)的四元組20的每個(gè)通道的多路復(fù)用器120或150的最上端的輸入相連接。
0048示于圖7的、所構(gòu)建的電路的×1操作與上文對(duì)圖2的描述一樣。
0049通過控制×4-模式四元組的通道的多路復(fù)用器120或150來選擇相聯(lián)的“a”導(dǎo)線段上的信號(hào)，圖7所示的任一或全部的典型四元組20可以以×4模式操作?！癰”導(dǎo)線信號(hào)在任何以×4模式操作的四元組中被忽略。
0050圖7所示的典型四元組20可以以如下方式一起工作在×8模式。在主四元組20-0中，多路復(fù)用器120或150受控去選擇相聯(lián)的“a”導(dǎo)線段上的信號(hào)。在副四元組20-1中多路復(fù)用器120或150受控去選擇相聯(lián)的“b”導(dǎo)線段上的信號(hào)。從圖7和已說明的內(nèi)容可以清楚看到，四元組20-0中的“a”導(dǎo)線段上的信號(hào)與四元組20-1的“b”導(dǎo)線段上的信號(hào)相同，從而達(dá)到所需的兩個(gè)四元組的×8操作。此外，如圖2所示，該×8-模式的主信號(hào)的源是主四元組20-0中的主通道30-0的電路110或140。這再一次與圖2的×8-模式的主信號(hào)的源相同。
0051類似于圖2的情況，在圖7中，在四元組×4模式或四元組對(duì)×8模式操作中的實(shí)際上不被需要的任何通道30，如有需要可以以×1模式獨(dú)立操作以作其它用途。
0052可以注意到(類似于圖1)，圖7所示的實(shí)施例在任意數(shù)量的相鄰四元組20之間可以是模塊化的。此外，這種擴(kuò)展陣列的任意兩個(gè)相鄰的四元組可以以×8模式在一起操作。圖7所示的排列可以用于圖2的主通道元件110和140的任何或全部的輸出信號(hào)。按照支持處理所需數(shù)量的信號(hào)的需求，圖7所示的實(shí)例被復(fù)制和被使用。
0053需要理解的是，上文所述僅是對(duì)本發(fā)明原理的示例性說明，本領(lǐng)域技術(shù)人員可以在不脫離本發(fā)明的范圍和精神的前提下做出各種修改。例如，所示的和所描述的實(shí)施例中所使用的各種類型的電路元件的數(shù)目?jī)H是示例性的，如果有需要，可以改為使用其它(更多或更少)數(shù)目的各種元件。僅作為這里的一個(gè)具體例子，四元組20的四個(gè)通道30可以替換為其它數(shù)目(多個(gè))的通道30的組，塊或者子集20。此處所示出具體的幾何排列也僅是示例性的，如有需要可以更改。例如，四元組20的其它排列(例如，不是垂直的列而是水平的行)也是同樣可能的。四元組中的主通道30-0的位置是任意的(雖然從降低×8模式偏斜的角度出發(fā)，主通道30-0最好靠近從該主通道獲取其×8主信號(hào)的副四元組)?！?模式中，主副四元組20的相對(duì)位置是任意的。
權(quán)利要求
1.一種集成電路，其包括多個(gè)數(shù)據(jù)通信電路通道，所述通道被分組為所述通道的多個(gè)子集；第一和第二信號(hào)分發(fā)導(dǎo)線，其與每個(gè)所述子集相聯(lián)，并且延伸鄰近所述相聯(lián)子集中的所有通道；用于將與每個(gè)子集相聯(lián)的所述第一導(dǎo)線連接到相鄰子集的所述第二導(dǎo)線的電路；以及用于允許每個(gè)子集中的每個(gè)通道從與該子集相聯(lián)的所述第一導(dǎo)線或第二導(dǎo)線獲取信號(hào)的電路。
2.根據(jù)權(quán)利要求1所述的集成電路，其中每個(gè)第一導(dǎo)線僅延伸鄰近所述相聯(lián)子集中的通道。
3.根據(jù)權(quán)利要求2所述的集成電路，其中每個(gè)第二導(dǎo)線僅延伸鄰近所述相聯(lián)子集中的通道。
4.根據(jù)權(quán)利要求1所述的集成電路，其中所述第一導(dǎo)線是第一導(dǎo)線跡線中分離的導(dǎo)線段，其延伸鄰近所述多個(gè)通道中的所有通道；且其中所述第二導(dǎo)線是第二導(dǎo)線跡線中分離的導(dǎo)線段，其延伸鄰近所述多個(gè)通道中的所有通道。
5.根據(jù)權(quán)利要求1所述的集成電路，其中所述用于連接的電路包括緩沖器電路。
6.根據(jù)權(quán)利要求1所述的集成電路，其進(jìn)一步包括信號(hào)源電路，其與每個(gè)所述子集相聯(lián)，用以將信號(hào)施加到與該子集相聯(lián)的所述第一導(dǎo)線。
7.根據(jù)權(quán)利要求6所述的集成電路，其中所述信號(hào)源電路是除所述相聯(lián)子集的通道以外的。
8.根據(jù)權(quán)利要求6所述的電路，其中所述信號(hào)源電路是所述相聯(lián)子集中通道之一內(nèi)的電路。
9.根據(jù)權(quán)利要求6所述的集成電路，其中所述信號(hào)源電路包括時(shí)鐘信號(hào)源電路。
10.根據(jù)權(quán)利要求6所述的集成電路，其中所述信號(hào)源電路包括寫使能信號(hào)源電路。
11.根據(jù)權(quán)利要求6所述的集成電路，其中所述信號(hào)源電路包括讀使能信號(hào)源電路。
12.根據(jù)權(quán)利要求10所述的集成電路，其中所述寫使能信號(hào)源電路包括用于在復(fù)位釋放事件后產(chǎn)生預(yù)定數(shù)目時(shí)鐘信號(hào)周期的寫使能信號(hào)的電路。
13.根據(jù)權(quán)利要求11所述的集成電路，其中所述讀使能信號(hào)源電路包括用于在復(fù)位釋放事件后，產(chǎn)生預(yù)定數(shù)目時(shí)鐘信號(hào)周期的讀使能信號(hào)的電路。
14.根據(jù)權(quán)利要求1所述的集成電路，其中所述用于允許的電路額外允許每個(gè)通道替換性地從該通道的電路中獲取所述信號(hào)。
15.一種集成電路，其包括多個(gè)數(shù)據(jù)通信電路通道，所述通道被分組為所述通道的多個(gè)子集；第一信號(hào)分發(fā)導(dǎo)線，其與每個(gè)所述子集相聯(lián)，并延伸鄰近所述相聯(lián)子集的所有通道；第二信號(hào)分發(fā)導(dǎo)線，其與一對(duì)相鄰子集相聯(lián)，并延伸鄰近所述相聯(lián)的對(duì)的所有通道；信號(hào)源電路，其與每個(gè)所述子集相聯(lián)，用于選擇性地將信號(hào)施加到與該子集相聯(lián)的所述第一和第二導(dǎo)線；以及用于允許每個(gè)子集中的每個(gè)通道從與該子集相聯(lián)的所述第一導(dǎo)線或者第二導(dǎo)線獲取信號(hào)的電路。
16.根據(jù)權(quán)利要求15所述的集成電路，其中所述與每個(gè)所述子集相聯(lián)的信號(hào)源電路是所述相聯(lián)子集中通道之一內(nèi)的電路。
17.根據(jù)權(quán)利要求15所述的集成電路，其中所述用于允許的電路額外地允許每個(gè)通道替代性地從該通道的電路中獲取所述信號(hào)。
18.一種集成電路，其包括多個(gè)數(shù)據(jù)通信電路通道，所述通道被分組為所述通道的多個(gè)子集；延伸鄰近所有所述通道的第一和第二導(dǎo)線跡線；所述第一跡線中的多個(gè)分離的第一導(dǎo)線段，這些段中的每一個(gè)延伸鄰近各自所述子集的所有所述通道；所述第二跡線中的多個(gè)分離的第二導(dǎo)線段，這些段中的每一個(gè)延伸鄰近各自所述子集的所有所述通道；與每個(gè)子集相聯(lián)的連接電路，其用于將與該子集相聯(lián)的所述第一導(dǎo)線連接到與相鄰子集相聯(lián)的所述第二導(dǎo)線；以及用于允許每個(gè)所述子集的每個(gè)所述通道從與該子集相聯(lián)的所述第一導(dǎo)線或者第二導(dǎo)線中獲取信號(hào)的電路。
19.根據(jù)權(quán)利要求18所述的集成電路，其中每個(gè)所述子集包括將信號(hào)施加到與該子集相聯(lián)的所述第一導(dǎo)線段的信號(hào)源電路。
20.根據(jù)權(quán)利要求19所述的集成電路，其中所述與每個(gè)所述子集相聯(lián)的源信號(hào)電路是所述相聯(lián)子集的通道之一內(nèi)的電路。
21.根據(jù)權(quán)利要求18所述的集成電路，其中所述用于允許的電路額外允許每個(gè)通道替代性地從該通道的電路獲取所述信號(hào)。
全文摘要
一種如可編程邏輯器件(“PLD”)的集成電路，其包括多個(gè)數(shù)據(jù)通信電路通道。該電路被提供用于在以各種規(guī)模分組的通道之間選擇性地共享信號(hào)(例如類型控制信號(hào))，以使所述器件可以更好地支持要求各種數(shù)量的通道的通信協(xié)議(例如一個(gè)通道相對(duì)獨(dú)立地操作，四個(gè)通道在一起工作，八個(gè)通道在一起工作，等等)。所共享的信號(hào)可以包括時(shí)鐘信號(hào)，F(xiàn)IFO寫使能信號(hào)，F(xiàn)IFO讀使能信號(hào)等。電路排列最好是模塊化的(即一個(gè)通道與下一個(gè)通道之間和/或一組通道與下一組通道之間是相同或基本相同的)，以方便諸如電路設(shè)計(jì)和驗(yàn)證之類的工作。
文檔編號(hào)H04J99/00GK1901438SQ200610106308
公開日2007年1月24日 申請(qǐng)日期2006年7月19日 優(yōu)先權(quán)日2005年7月19日
發(fā)明者T·德蘭, S·Y·舒馬拉耶夫, T·T·黃, N·薛, C·李, R·文卡塔 申請(qǐng)人:阿爾特拉公司