專利名稱：數(shù)據(jù)收發(fā)裝置及方法
技術領域：
本發(fā)明是關于一種數(shù)據(jù)收發(fā)裝置，特別關于一種應用串行傳輸?shù)臄?shù)據(jù)串行收發(fā)裝置及方法。
背景技術：
在已知的數(shù)據(jù)收發(fā)裝置中，由于并行傳輸速度受到限制，為了克服此限制，高速串行傳輸?shù)臄?shù)據(jù)收發(fā)裝置已逐漸地廣泛應用于通訊系統(tǒng)中。
如圖1所示，已知的數(shù)據(jù)收發(fā)裝置1是連接于一電路實體層(Electrical Physical Layer)20與一數(shù)據(jù)連接層(Data LinkLayer)21之間，其中數(shù)據(jù)收發(fā)裝置1包含多個信道10(第一信道至第n信道)，各信道10包含一解密器(de-scrambler)11、一解偏差器(de-skewer)12以及一時脈產(chǎn)生器13。其中，時脈產(chǎn)生器13產(chǎn)生一時脈信號CLK至解密器11及解偏差器12，然后解密器11及解偏差器12是依據(jù)此時脈信號CLK動作。
以第一信道10為例，電路實體層20將收到的封包PAK透過一串行并行轉換器(Serial-to-Parallel converter)(未顯示于圖)，將封包PAK中的串行數(shù)據(jù)轉換成并行數(shù)據(jù)后，再利用一8位/10位譯碼器(未顯示于圖)將封包PAK中的10位數(shù)據(jù)譯碼為一8位數(shù)據(jù)的封包PAK，其中封包PAK可為PCI Express系統(tǒng)中一發(fā)送端的一傳輸層(Transaction layer)(未顯示于圖中)所產(chǎn)生的一傳輸層封包(transaction layer packet，TLP)，此外第一信道10亦可以接收由發(fā)送端的一數(shù)據(jù)連接層(Data Link layer)(未顯示于圖中)所產(chǎn)生的一數(shù)據(jù)連接層封包(Data link layer packet，DLLP)。解密器11是與電路實體層20電性連接以接收封包PAK，并將封包PAK解密產(chǎn)生封包PAK′，之后將封包PAK′輸出至解偏差器12，然后解偏差器12解偏差(de-skew)封包PAK′產(chǎn)生封包PAK″，并依據(jù)一偏差量適當?shù)匮舆t發(fā)送封包PAK″，進而確保第一信道10與其他信道10(如第n信道10)中的封包PAK″能夠同步輸出至數(shù)據(jù)連接層21；其中，因數(shù)據(jù)收發(fā)裝置1中的各信道在傳遞各封包時具有非對等的關系，所以各信道在傳遞封包時會發(fā)生偏差的現(xiàn)象(未顯示于圖)，因而產(chǎn)生一相對應的偏差量。各信道可依據(jù)此相對應的偏差量將封包解偏差，使得各封包能夠同時送至數(shù)據(jù)連接層21。
然而，由于解偏差過程中必須將封包延遲發(fā)送，因此，解偏差器12內需要有足夠的緩沖區(qū)以暫存延遲的封包， 因而導致大量的電源損耗，以PCI EXPRESS系統(tǒng)來說，若第一信道10收到一邏輯閑置符號“00”(Logic idle symbol)，由于邏輯閑置符號“00”并不會被數(shù)據(jù)連接層21之后的電路所處理，但是為了維持第一信道10的正常運作，解偏差器12仍需持續(xù)運作以處理此邏輯閑置符號，在大量數(shù)據(jù)流的情況下，解偏差器12的持續(xù)運作會消耗大量的電源。
因此，如何提供一種能夠控制所提供的時脈信號的數(shù)據(jù)收發(fā)裝置，以期能夠因應當數(shù)據(jù)收發(fā)裝置傳輸邏輯閑置符號時，減少所需的工作電源并維持數(shù)據(jù)收發(fā)裝置的正常運作，正是當前重要課題之一。

發(fā)明內容
本發(fā)明是提供一種能夠偵測所傳輸?shù)姆獍倪壿嬮e置符號以減少相對應的電源消耗的數(shù)據(jù)收發(fā)裝置。
本發(fā)明的數(shù)據(jù)收發(fā)裝置包含一解密模塊、一解偏差模塊以及一控制模塊。在本發(fā)明中，解密模塊接收至少一封包并將封包解密后輸出，且依據(jù)封包的至少一有效符號以致能一有效信號。解偏差模塊是與解密模塊電性連接以接收已解密的封包并將此封包解偏差，控制模塊是與解密模塊及解偏差模塊電性連接，并接收此有效信號以產(chǎn)生一門控時脈信號，其中解偏差模塊是依據(jù)門控時脈信號運作(operating)，以進行封包的解偏差。
另外，本發(fā)明所述的數(shù)據(jù)收發(fā)裝置，其包含多個信道以及一控制模塊。在本發(fā)明中，各信道是具有一解密模塊及一解偏差模塊，解密模塊接收至少一封包并將封包解密后輸出，且依據(jù)封包的至少一有效符號致能一有效信號。解偏差模塊與解密模塊電性連接以接收已解密的封包并將此封包解偏差，控制模塊是與該等解密模塊及該等解偏差模塊電性連接，以接收該等有效信號并產(chǎn)生一門控時脈信號，其中各解偏差模塊是依據(jù)門控時脈信號運作，以進行各封包的解偏差。
本發(fā)明所述的數(shù)據(jù)收發(fā)裝置是偵測所接收的封包符號，當偵測到封包的有效符號(即非邏輯閑置符號)時，控制模塊才會提供工作時脈信號，換言之，當偵測到封包的邏輯閑置符號時，控制模塊暫停提供工作時脈信號，借以減少相對應的電源消耗，進而能夠有效地增加數(shù)據(jù)收發(fā)裝置的省電效能。


圖1是顯示已知數(shù)據(jù)收發(fā)裝置的一示意圖；圖2是顯示依本發(fā)明較佳實施例的數(shù)據(jù)收發(fā)裝置的一示意圖；圖3是顯示如圖2的數(shù)據(jù)收發(fā)裝置收發(fā)封包的一時脈運作示意圖；圖4是顯示依本發(fā)明較佳實施例的數(shù)據(jù)收發(fā)裝置的另一示意圖；圖5A是顯示如圖4的數(shù)據(jù)收發(fā)裝置收發(fā)封包的一時脈運作示意圖；圖5B是顯示如圖4的數(shù)據(jù)收發(fā)裝置收發(fā)封包的另一時脈運作示意圖；圖5C是顯示如圖4的數(shù)據(jù)收發(fā)裝置收發(fā)封包的另一時脈運作示意圖；圖6為本發(fā)明較佳實施例的數(shù)據(jù)收發(fā)方法的流程圖。
具體實施例方式
以下將參照相關圖式，說明依本發(fā)明較佳實施例的數(shù)據(jù)收發(fā)裝置。
以單一信道為例，如圖2所示，本發(fā)明較佳實施例的數(shù)據(jù)收發(fā)裝置3包含一解密模塊31、一解偏差模塊32以及一控制模塊33。
解密模塊31是自一電路實體層40接收至少一封包PAK、并將封包PAK解密，產(chǎn)生已解密的封包PAK′。之后依據(jù)封包PAK′內容中至少一有效符號致能一有效信號VAL，并將此有效信號VAL傳送至控制模塊33，同時解密模塊31亦將封包PAK′傳送至解偏差模塊32，解偏差模塊32是與解密模塊31電性連接以接收封包PAK′，并將封包PAK′解偏差。
控制模塊33是與解密模塊31及解偏差模塊32電性連接，且自解密模塊31接收有效信號VAL，并依據(jù)有效信號VAL與一時脈信號CLK產(chǎn)生至少一門控時脈信號GCL，然后，控制模塊33將門控時脈信號GCL傳送至解偏差模塊32，解偏差模塊32依據(jù)門控時脈信號GCL運作，以解偏差封包PAK′產(chǎn)生封包PAK″。
如圖3所示，其為數(shù)據(jù)收發(fā)裝置3中封包PAK′的時脈運作示意圖，為了使本實施例的數(shù)據(jù)收發(fā)裝置3更容易被理解，以下亦請參照圖2以詳加說明本實施例的具體實施方式
。
首先，解密模塊31是自一電路實體層40接收封包PAK，其中封包PAK可為PCI Express系統(tǒng)中由一發(fā)送端的一傳輸層(未顯示于圖中)所產(chǎn)生的一傳輸層封包(TLP)，或由發(fā)送端的一數(shù)據(jù)連接層(未顯示于圖中)所產(chǎn)生的一傳輸層封包(DLLP)。解密模塊31將封包PAK解密成為封包PAK′后，傳送封包PAK′至解偏差模塊32。解密模塊31并偵測封包PAK′的內容是否具有非邏輯閑置符號的有效符號，例如圖3中的stp、02、0E以及end等，其中在此定義各非“00”符號stp、02、0E以及end為一有效符號，而“00”符號則為邏輯閑置符號。當解密模塊31偵測到封包PAK′包含有效符號時，即依據(jù)封包PAK′的有效符號致能一有效信號VAL，并將有效信號VAL傳送至控制模塊33，在本實施例中，有效信號VAL是依據(jù)有效符號stp、02、0E以及end而在時間T1、T5、T12以及T16時致能。
在本實施例中，控制模塊33包含一延遲單元331、一運作控制單元332以及一門控單元333。
延遲單元331與解密模塊31電性連接以接收有效信號VAL，并依據(jù)數(shù)據(jù)收發(fā)裝置3接收封包PAK′時產(chǎn)生的一偏差量延遲有效信號VAL，進而產(chǎn)生一延遲信號DEL，如圖3所示，在本實施例中，數(shù)據(jù)收發(fā)裝置3是于單一信道中傳輸封包PAK′，因此無偏差現(xiàn)象，故解偏差量為0。而延遲單元331依據(jù)此為0的偏差量將有效信號VAL延遲一個時間單位T。詳言之，延遲單元33的延遲設定為其偏差量值再加一個延遲時間單位T以進行運作，例如當解偏差量值為1T時，則延遲單元33將有效信號VAL延遲2T以產(chǎn)生一延遲信號DEL。需注意，假使延遲單元331對有效信號VAL所延遲的時間不足時，則解偏差模塊32可能無法正常地傳送解偏差后的封包PAK″內容的符號。在本實施例中，由于有效信號VAL是在T1、T5、T12與T16時致能，經(jīng)延遲單元331延遲1T后，可得延遲信號DEL在時間T2、T6、T13以及T17時致能；接著，延遲單元331將延遲信號DEL傳送至運作控制單元332。
運作控制單元332(例如一或門OR gate)與延遲單元331及解密模塊31電性連接，以接收延遲信號DEL以及有效信號VAL，在本實施例中，運作控制單元332依據(jù)延遲信號DEL以及有效信號VAL而產(chǎn)生一控制信號CTL，如圖3所示。其中當延遲信號DEL以及有效信號VAL二者其中之一致能時，運作控制單元332設定控制信號CTL為致能，因此控制信號CTL在時間T1、T2、T5、T6、T12、T13、T16以及T17時致能；接著，運作控制單元332將控制信號CTL傳送至門控單元333。
如圖2所示，門控單元333(例如一與門AND gate與一閂Latch)接收一時脈產(chǎn)生模塊34產(chǎn)生的時脈信號CLK，并與運作控制單元332電性連接以接收控制信號CTL。門控單元333依據(jù)控制信號CTL與時脈信號CLK而產(chǎn)生門控時脈信號GCL。門控單元333首先將時脈信號CLK與控制信號CTL輸入閂以產(chǎn)生一門控信號CTL′，接著再將門控信號CTL′與時脈信號CLK透過與門產(chǎn)生門控時脈信號GCL，因此可知門控時脈信號GCL是在時脈信號CLK與門控信號CTL′兩者皆致能時致能。如圖3所示，其中門控信號CTL′是于時間T2、T3、T6、T7、T13、T14、T17以及T18時致能，因此門控時脈信號GCL在時間T2、T3、T6、T7、T13、T14、T17以及T18時致能為一般時脈信號，在其余時間則暫停；接著，門控單元333將門控時脈信號GCL傳送至解偏差模塊32以控制解偏差模塊32的運作。
解偏差模塊32自解密模塊31接收封包PAK′，并將封包PAK′暫存至儲存器中(未顯示于圖中)。解偏差模塊32并依據(jù)門控時脈信號GCL將封包PAK′解偏差產(chǎn)生封包PAK″，并將封包PAK″輸出至數(shù)據(jù)連接層41。如圖3所示，解偏差模塊32在時間T2、T3、T6、T7、T13、T14、T17與T18降已解偏差的封包PAK″輸出至數(shù)據(jù)連接層41。
另外，如圖4所示，為本發(fā)明另一較佳實施例的數(shù)據(jù)收發(fā)裝置5，其包含四個信道501～504以及一控制模塊53，其中各信道分別具有一解密模塊511～514及一解偏差模塊521～524。數(shù)據(jù)收發(fā)裝置5自一電路實體層60接收一封包PAK，其中封包PAK可為PCIExpress系統(tǒng)中由一發(fā)送端的一傳輸層(未顯示于圖中)所產(chǎn)生的一傳輸層封包(TLP)，或由發(fā)送端的一數(shù)據(jù)連接層(未顯示于圖中)所產(chǎn)生的一傳輸層封包(DLLP)，而且封包PAK拆成多個子封包PAK1至PAK4。
解密模塊511～514分別接收至少一子封包PAK1～PAK4并將子封包PAK1～PAK4解密產(chǎn)生子封包PAK1′～PAK4′，之后將子封包PAK1′～PAK4′分別輸出至解偏差模塊521～524。同時解密模塊511～514分別依據(jù)子封包PAK1′～PAK4′內容的有效符號致能一子有效信號VAL1～VAL4，并將該等子有效信號VAL1～VAL4傳送至控制模塊53。各解偏差模塊521～524分別與各解密模塊511～514電性連接以接收子封包PAK1′～PAK4′，并將子封包PAK1′～PAK4′解偏差以產(chǎn)生子封包PAK1″～PAK4″。
控制模塊53與各解密模塊511～514及各解偏差模塊521～524電性連接，以接收各解密模塊511～514傳送的子有效信號VAL1～VAL4，然后依據(jù)該等子有效信號VAL1～VAL4與時脈產(chǎn)生模塊54輸出的時脈信號CLK產(chǎn)生一門控時脈信號GCL，之后控制模塊53降該門控時脈信號GCL傳送至各該等解偏差模塊521～524，而各解偏差模塊521～524是依據(jù)門控時脈信號GCL對子封包PAK1′～PAK4′解偏差以產(chǎn)生子封包PAK1″～PAK4″。
詳言之，控制模塊53包含一延遲單元531、一運作控制單元532以及一個門控單元533。延遲單元531與各信道的解密模塊511～514電性連接，并包含延遲器5310以及一或門OR1。
首先一或門OR0與各解密模塊511～514連接以接收各子有效信號VAL1～VAL4，再依據(jù)各子有效信號VAL1～VAL4產(chǎn)生一有效信號VALT，并將此有效信號VALT傳送至延遲單元531以及運作控制單元532，其中有效信號VALT于子有效信號VAL1～VAL4其中任一個致能時即為致能。在本實施例中，延遲器5310依據(jù)各信道501～5O4間傳遞子封包PAK1′～PAK4′的偏差量延遲有效信號VALT，以產(chǎn)生延遲信號DEL，再由或門OR1輸出至運作控制單元532。延遲信號DEL的數(shù)量是與偏差量成正比，如偏差量為1則延遲信號DEL的數(shù)量為2，各延遲信號DEL間的延遲時間單位為1個時間單位T。
運作控制單元532(例如一或門OR2)與延遲單元531電性連接，并透過或門OR0與各信道解密模塊511～514電性連接，借以接收延遲信號DEL以及有效信號VALT。運作控制單元532依據(jù)延遲信號DEL以及有效信號VALT產(chǎn)生一控制信號CTL，并傳送至門控單元533。當延遲信號DEL以及有效信號VALT二者其中之一致能時，控制信號CTL即致能。
門控單元533(例如一與門(AND)與一閂(Latch))接收一時脈產(chǎn)生模塊54產(chǎn)生的時脈信號CLK，并與運作控制單元532電性連接以接收控制信號CTL。而門控單元533即依據(jù)控制信號CTL與時脈信號CLK而產(chǎn)生一門控時脈信號GCL。門控單元533首先將時脈信號CLK與控制信號CTL輸入閂以產(chǎn)生一門控信號CTL′，接著再將門控信號CTL′與時脈信號CLK透過與門產(chǎn)生門控時脈信號GCL，因此門控時脈信號GCL是在時脈信號CLK與門控信號CTL′兩者皆致能時致能。
最后解偏差模塊521～524分別自解密模塊511～514接收子封包PAK1′～PAK4′，并將子封包PAK1′～PAK4′分別暫存至儲存器中(未顯示于圖中)。解偏差模塊521～524并分別依據(jù)門控時脈信號GCL將子封包PAK1′～PAK4′解偏差以產(chǎn)生子封包PAK1″～PAK4″，并將子封包PAK1″～PAK4″輸出至數(shù)據(jù)連接層61。
如圖5A、圖5B以及圖5C所示，其為在數(shù)據(jù)收發(fā)裝置5中子封包PAK1′～PAK4′的時脈運作示意圖，為了使本實施例的數(shù)據(jù)收發(fā)裝置5更容易被理解，以下亦請參照圖4以詳加說明本實施例的具體實施方式
。
本實施例是以具有四個信道的數(shù)據(jù)收發(fā)裝置5為例，如圖5A所示，解密模塊511～514透過四個信道501～504分別接收子封包PAK1至PAK4，假設各信道皆未發(fā)生傳輸封包的偏差現(xiàn)象，子封包PAK1～PAK4在時間T1至T4期間分別在該等信道501～504中傳輸。該等信道的解密模塊511～514偵測解密后的子封包PAK1′至PAK4′的內容，并依據(jù)有效符號致能對應的子有效信號VAL1～VAL4。詳言之，在時間T1時，第一信道501與第二信道502的解密模塊511與512分別依據(jù)有效符號“stp”與“02”而致能對應的子有效信號VAL1與VAL2，在時間T4時第三信道503與第四信道504的解密模塊513與514分別依據(jù)有效符號“0E”與“end”致能對應的子有效信號VAL3與VAL4；接著，各信道的解密模塊511～514傳送各子有效信號VAL1～VAL4至控制模塊53。
控制模塊53依據(jù)各子有效信號VAL1～VAL4產(chǎn)生一有效信號VALT再進而產(chǎn)生延遲信號DEL，如圖5A所示，因子有效信號VAL1與VAL2于T1時致能，且子有效信號VAL3與VAL4于T4時致能，故有效信號VALT于T1與T4時致能。由于假設各信道并無發(fā)生偏差現(xiàn)象，亦表示各信道的解偏差量是為0，所以延遲單元531依據(jù)解偏差量為0將有效信號VALT延遲一個時間單位T，并產(chǎn)生一延遲信號DEL；如上述所言，延遲信號DEL是有效信號VALT延遲1T，因此延遲信號DEL是在時間T2以及T5時致能。
接著，運作控制單元532依據(jù)延遲信號DEL以及有效信號VALT產(chǎn)生一控制信號CTL，如圖5A所示，其中當延遲信號DEL以及有效信號VALT二者之一致能時，控制信號CTL是致能，故控制信號CTL在時間T1、T2、T4以及T5時是致能；接著，運作控制單元532將控制信號CTL分別傳送至門控單元533。
門控單元533首先將時脈信號CLK與控制信號CTL輸入閂以產(chǎn)生一門控信號CTL′，接著再將門控信號CTL′與時脈信號CLK透過與門產(chǎn)生門控時脈信號GCL。由上述可知控制信號CTL在時間T1、T2、T4以及T5時致能，門控信號CTL′在時間T2、T3、T5以及T6時致能，因此該門控時脈信號GCL在時間T2、T3、T5以及T6時致能為一般時脈信號，但于時間T4時為暫停。接著，門控單元533將門控時脈信號GCL傳送至各信道的解偏差模塊521～524以控制各解偏差模塊521～524的運作。
各信道的解偏差模塊521～524是分別依據(jù)門控時脈信號GCL運作，將子封包PAK1′至PAK4′解偏差成為子封包PAK1″至PAK4″，接著如圖5A所示，解偏差模塊521～524將子封包PAK1″至PAK4″在時間T2至T5同時輸出至數(shù)據(jù)連接層61。
本發(fā)明的另一實施例假設當各信道傳送子封包PAK1′至PAK4′時至少一信道發(fā)生偏差現(xiàn)象，如圖5B所示。第三信道503傳送子封包PAK3′時發(fā)生偏差現(xiàn)象，以致于第三信道的解密模塊531在時間T2接收到子封包PAK3′，比其他信道的解密模塊511、512與514接收到子封包的時間晚了1T，亦表示各信道間的偏差量是為1T，故延遲單位531將有效信號VALT分別延遲1T及2T以產(chǎn)生二個延遲信號DEL1與DEL2。如圖5B所示，子封包PAK1′與PAK2′于時間T1時包含有效符號，PAK3′于T5時，而PAK4′則于T4時，因此有效信號VALT是于T1、T4與T5時致能。延遲信號DEL1與DEL2分別為有效信號VALT延遲1T及2T，因此DEL1于T2、T5與T6時致能，DEL2于T3、T6與T7時致能。
當二延遲信號DEL1與DEL2以及有效信號VALT三者其中之一致能時，運作控制單元532設定控制信號CTL為致能，故控制信號CTL在時間T1至T7時是致能，而門控單元533即依據(jù)控制信號CTL與時脈信號CLK產(chǎn)生門控時脈信號GCL。如圖4所示，門控時脈信號GCL是時脈信號CLK與控制信號CTL經(jīng)過門控單元533的閂和與門而產(chǎn)生，故門控時脈信號GCL在時間T2至T8時為致能，并傳送至各信道的解偏差模塊521～524以控制各解偏差模塊521～524的運作。
接著，各信道的解偏差模塊521～524分別依據(jù)門控時脈信號GCL運作，將子封包PAK1′至PAK4′解偏差以產(chǎn)生子封包PAK1″至PAK4″，因為第三信道503發(fā)生偏差現(xiàn)象，所以其他信道的解偏差模塊521、522與524分別將子封包PAK1″、PAK2″以及PAK4″延遲2T，而第三信道503的解偏差模塊52將子封包PAK3″延遲1T，以便使各信道的子封包PAK1″至PAK4″可同時輸出至數(shù)據(jù)連接層61。在本實施例中，各信道的解偏差模塊521～524在時間T3至T6將子封包PAK1″至PAK4″同時輸出至數(shù)據(jù)連接層61。
另外，如圖5C所示，第三信道503傳送子封包PAK3′時發(fā)生偏差現(xiàn)象，以致于第三信道503的解密模塊513在時間T3接收到子封包PAK3′，比其他信道的解密模塊51接收到子封包的時間晚了2T，亦表示各信道間的偏差量是為2T，則延遲單元531是將各信道的解密模塊511至514所產(chǎn)生的有效信號VALT分別延遲1T、2T以及3T以產(chǎn)生三個延遲信號DEL1～DEL3。如圖5C所示，子封包PAK1′與PAK2′于時間T1時具有有效符號，子封包PAK3′于T6時，而子封包PAK4′則于T4時，因此有效信號VALT是于T1、T4與T6時致能。延遲信號DEL1～DEL3分別為有效信號VALT延遲1T、2T及3T，因此DEL1于T2、T5與T7時致能，DEL2于T3、T6與T8時致能，DEL3于T4、T7與T9時致能。當三個延遲信號DEL1～DEL3以及有效信號VALT四者之一致能時，運作控制單元532設定控制信號CTL是致能，故控制信號CTL在時間T1至T9時是致能，而門控單元533依據(jù)控制信號CTL與時脈信號CLK而產(chǎn)生門控時脈信號GCL，其中門控時脈信號GCL在時間T2至T10時為致能。門控單元533并將門控時脈信號GCL傳送至各信道的解偏差模塊521～524以控制各解偏差模塊521～524的運作。
接著，各信道的解偏差模塊521～524依據(jù)門控時脈信號GCL運作，將子封包PAK1′至PAK4′解偏差以產(chǎn)生子封包PAK1″至PAK4″。由于第三信道503發(fā)生偏差現(xiàn)象，其他信道的解偏差模塊521、522與524分別將子封包PAK1″、PAK2″以及PAK4″延遲3T，而第三信道503的解偏差模塊52將子封包PAK3″延遲1T，使各信道的子封包PAK1″至PAK4″可同時輸出至數(shù)據(jù)連接層61。在本實施例中，各信道的解偏差模塊521～524是于時間T4至T7將子封包PAK1″至PAK4″輸出至數(shù)據(jù)連接層61。
圖6是一較佳實施例的數(shù)據(jù)收發(fā)方法的流程圖，首先于步驟S01數(shù)據(jù)收發(fā)裝置接收一封包，并分拆成為多個子封包，各解密模塊分別解密各子封包并透過對應的信道傳送至各解偏差模塊。
接著于步驟S02，各解密模塊依據(jù)已解密的子封包其內容所包含的有效符號分別產(chǎn)生對應的子有效信號，接著再將各子有效信號合成一有效信號。有效信號的合成方式是于子有效信號其中任一個致能時即致能。
步驟S03則依據(jù)各信道間傳輸各子封包時發(fā)生的最大偏差量延遲有效信號以產(chǎn)生多個延遲信號。當各信道間無偏差時，延遲單元延遲有效信號1T以產(chǎn)生一個延遲信號；當各信道間最大延遲量為1T時，則分別延遲有效信號1T與2T以產(chǎn)生二個延遲信號；當各信道間最大延遲量為2T時，則分別延遲有效信號1T、2T與3T以產(chǎn)生三個延遲信號，依此類推。簡言之，延遲單元是將各信道間的最大偏差量再加上1T以作為其延遲量，再依據(jù)此延遲量延遲有效信號以產(chǎn)生與此延遲量數(shù)目相等的延遲信號，其中各延遲信號間時序相差1T。
于步驟S04，運作控制單元即依據(jù)步驟S03中產(chǎn)生的該等多個延遲信號與有效信號產(chǎn)生一控制信號，控制信號是于上述的該等多個延遲信號與有效信號其中任一個致能時致能。
步驟S05則依據(jù)運作控制單元輸出的控制信號與一時脈產(chǎn)生模塊輸出的時脈信號產(chǎn)生一門控時脈信號。當控制信號與時脈信號皆致能時，門控時脈信號即致能，但由于控制信號與時脈信號需先經(jīng)過延遲，因此實際輸出的門控時脈信號是較控制信號與時脈信號皆致能的時脈延后致能。
最后于步驟S06，各解偏差模塊分別解偏差對應的解密模塊所傳送的子封包，并依據(jù)門控時脈信號輸出已解偏差的子封包，使各信道可同步傳輸該等子封包至數(shù)據(jù)連接層，而無任何偏差發(fā)生。
綜上所述，因本發(fā)明的數(shù)據(jù)收發(fā)裝置是偵測所接收的封包的內容，當偵測到封包的有效符號(即非邏輯閑置符號)時，控制模塊才會提供工作時脈信號，換言之，當偵測到封包的邏輯閑置符號時，控制模塊暫停提供工作時脈信號，借以減少相對應的電源消耗，因此能夠適當?shù)乜刂茢?shù)據(jù)收發(fā)裝置傳輸封包的運作，進而能夠有效地增加通訊裝置的省電效能。除了四個信道的外，本發(fā)明的數(shù)據(jù)收發(fā)裝置亦可具有其他數(shù)量的信道，并對應具有與信道數(shù)量相等的解密模塊與解偏差模塊，其封包的傳輸亦如上述實施例的法則。
雖然本發(fā)明已通過較佳實施例說明如上，但該較佳實施例并非用以限定本發(fā)明。本領域的技術人員，在不脫離本發(fā)明的精神和范圍內，應有能力對該較佳實施例做出各種更改和補充，因此本發(fā)明的保護范圍以權利要求書的范圍為準。
附圖中符號的簡單說明如下1、3、5數(shù)據(jù)收發(fā)裝置10信道
11解密器12解偏差器13時脈產(chǎn)生器20、40、60電路實體層21、41、61數(shù)據(jù)連接層31、511～514解密模塊32、521～524解偏差模塊33、53控制模塊331、531延遲單元332、532運作控制單元333、533門控單元34、54時脈產(chǎn)生模塊501第一信道502第二信道503第三信道504第四信道5310延遲器OR0～OR2或門PAK、PAK′、PAK″封包PAK1～PAK4、PAK1′～PAK4′、PAK1″～PAK4″子封包T1～T18時間stp、02、0E、end、00符號CLK時脈信號VAL、VALT有效信號VAL1～VAL4子有效信號DEL、DEL1～DEL3延遲信號CTL控制信號
CTL′門控信號GCL門控時脈信號S01～S06數(shù)據(jù)收發(fā)方法的步驟
權利要求
1.一種數(shù)據(jù)收發(fā)裝置，其特征在于，所述數(shù)據(jù)收發(fā)裝置包含至少一信道，該信道是具有一解密模塊，接收至少一封包并將該封包解密，且依據(jù)該封包的至少一有效符號致能一有效信號；一解偏差模塊，與該解密模塊電性連接并將該封包解偏差；以及一控制模塊，與該解密模塊和該解偏差模塊電性連接，接收該有效信號以產(chǎn)生一門控時脈信號；其中該解偏差模塊是分別依據(jù)該門控時脈信號運作，以進行該封包的解偏差。
2.根據(jù)權利要求1所述的數(shù)據(jù)收發(fā)裝置，其特征在于，更包含一時脈產(chǎn)生模塊，是產(chǎn)生一時脈信號，該控制模塊是門控該時脈信號以產(chǎn)生該門控時脈信號，并將該門控時脈信號輸入至該解偏差模塊。
3.根據(jù)權利要求1所述的數(shù)據(jù)收發(fā)裝置，其特征在于，該有效信號于該封包其中一個包含該有效符號時致能。
4.根據(jù)權利要求2所述的數(shù)據(jù)收發(fā)裝置，其特征在于，該控制模塊是依據(jù)該有效信號和該時脈信號產(chǎn)生該門控時脈信號，使該解偏差模塊根據(jù)該門控時脈信號解偏差并輸出該封包。
5.根據(jù)權利要求2所述的數(shù)據(jù)收發(fā)裝置，其特征在于，該控制模塊包含一延遲單元，是與該解密模塊電性連接，并延遲該有效信號以產(chǎn)生至少一延遲信號；一運作控制單元，是與該解密模塊與該延遲單元電性連接，并依據(jù)該有效信號與該延遲信號對應產(chǎn)生至少一控制信號；以及一門控單元，是接收該時脈信號，并與該運作控制單元電性連接，且依據(jù)該控制信號門控該時脈信號以產(chǎn)生該門控時脈信號。
6.根據(jù)權利要求5所述的數(shù)據(jù)收發(fā)裝置，其特征在于，當該有效信號與該延遲信號其中之一致能時，該控制信號為致能。
7.根據(jù)權利要求5所述的數(shù)據(jù)收發(fā)裝置，其特征在于，該延遲單元是依據(jù)一偏差量延遲該有效信號以產(chǎn)生該延遲信號。
8.根據(jù)權利要求7所述的數(shù)據(jù)收發(fā)裝置，其特征在于，該延遲單元是依據(jù)該偏差量延遲該有效信號以產(chǎn)生多個延遲時間互異的該延遲信號，當該有效信號與該延遲信號其中之一致能時，該運作控制單元是設定該控制信號為致能。
9.根據(jù)權利要求5所述的數(shù)據(jù)收發(fā)裝置，其特征在于，該門控單元依據(jù)該控制信號與該時脈信號產(chǎn)生一門控信號，該門控信號與該時脈信號致能時，該門控時脈信號為致能。
10.一種數(shù)據(jù)收發(fā)方法，其特征在于，所述數(shù)據(jù)收發(fā)方法用于至少一信道間傳送至少一封包，每一該信道包含一解密模塊與一解偏差模塊，該數(shù)據(jù)收發(fā)方法的步驟包含依據(jù)該封包的至少一有效符號產(chǎn)生一有效信號；以及依據(jù)該有效信號與該信道的一偏差量產(chǎn)生一門控時脈信號。
11.根據(jù)權利要求10所述的數(shù)據(jù)收發(fā)方法，其特征在于，依據(jù)該封包的該有效符號產(chǎn)生該有效信號的步驟更包含依據(jù)每一該信道所傳送的每一該封包的該有效符號分別致能一對應的子有效信號；以及該子有效信號其中任一個為致能時，致能該有效信號。
12.根據(jù)權利要求10所述的數(shù)據(jù)收發(fā)方法，其特征在于，依據(jù)該有效信號與該信道的該偏差量產(chǎn)生該門控時脈信號的步驟更包含依據(jù)該偏差量延遲該有效信號以產(chǎn)生至少一延遲信號；依據(jù)該延遲信號與該有效信號以產(chǎn)生一控制信號；以及依據(jù)該控制信號與一時脈信號以產(chǎn)生該門控時脈信號。
13.根據(jù)權利要求12所述的數(shù)據(jù)收發(fā)方法，其特征在于，依據(jù)該偏差量延遲該有效信號以產(chǎn)生該延遲信號的步驟包含延遲該有效信號該偏差量加1次以產(chǎn)生該偏差量加1個的該延遲信號。
14.根據(jù)權利要求12所述的數(shù)據(jù)收發(fā)方法，其特征在于，依據(jù)該延遲信號與該有效信號以產(chǎn)生該控制信號的步驟包含當該延遲信號與該有效信號其中任一個致能時，該控制信號為致能。
15.根據(jù)權利要求12所述的數(shù)據(jù)收發(fā)方法，其特征在于，依據(jù)該控制信號與該時脈信號以產(chǎn)生該門控時脈信號的步驟包含當該控制信號與該時脈信號致能時，該門控時脈信號為致能。
全文摘要
本發(fā)明提供一種數(shù)據(jù)收發(fā)裝置及方法，上述裝置是包含一解密模塊、一解偏差模塊以及一控制模塊，其中解密模塊是接收至少一封包并將封包解密后輸出，并依據(jù)封包的至少一有效符號以產(chǎn)生一有效信號，解偏差模塊是與解密模塊電性連接以接收已解密的封包并將此封包解偏差，控制模塊是與解密模塊及解偏差模塊電性連接，并接收有效信號以產(chǎn)生一門控時脈信號，其中解偏差模塊是依據(jù)門控時脈信號運作，以進行封包的解偏差。本發(fā)明所述的數(shù)據(jù)收發(fā)裝置及方法可以在傳輸邏輯閑置符號時，減少所需的工作電源并維持數(shù)據(jù)收發(fā)裝置的正常運作。
文檔編號H04L1/00GK1937428SQ20061011186
公開日2007年3月28日 申請日期2006年8月29日 優(yōu)先權日2006年8月29日
發(fā)明者曾紋郁, 鄭淵綜 申請人:威盛電子股份有限公司