專利名稱：Td－scdma及3g終端數(shù)字基帶調(diào)制器的制作方法
技術(shù)領(lǐng)域：
本文提出一種技術(shù)領(lǐng)先的TD-SCDMA及第三代移動通信(3G，含cdma2000、UMTS、TD-SCDMA等)終端的數(shù)字基帶調(diào)制器。屬移動通信技術(shù)領(lǐng)域。
背景技術(shù)：
TD-SCDMA及3G終端數(shù)字基帶調(diào)制器負責(zé)完成對TD-SCDMA及3G終端發(fā)送給基站的上行(反向)業(yè)務(wù)數(shù)據(jù)，以及在接入信道、上行(反向)公共控制信道及上行(反向)專用控制信道中發(fā)送的數(shù)據(jù)進行數(shù)字基帶調(diào)制處理。數(shù)字基帶調(diào)制主要包括以下操作對要發(fā)送的編碼數(shù)據(jù)完成信道化調(diào)制，如OVSF(正交速率可變函數(shù))調(diào)制；對已完成信道化調(diào)制的數(shù)據(jù)進行擾碼調(diào)制；基帶濾波。
本文提出的數(shù)字基帶調(diào)制處理屬于物理層功能，由終端基帶芯片中的硬件數(shù)字基帶調(diào)制器、DSP(數(shù)字信號處理器)軟件(稱之為DSP固件)，以及CPU、其它相關(guān)硬件共同完成。

發(fā)明內(nèi)容
設(shè)計目的提供一種終端帶芯片的TD-SCDMA及3G終端的數(shù)字基帶調(diào)制器。
設(shè)計方案一、基本功能本文提出的終端基帶芯片的TD-SCDMA及3G終端的數(shù)字基帶調(diào)制器(記作MOD)，與終端中的硬件信道編碼器(記作CHEN)一起集成在終端基帶芯片中，構(gòu)成“信道編碼與調(diào)制器”模塊。在該模塊中，數(shù)字基帶調(diào)制器負責(zé)完成前述功能對要發(fā)送的編碼數(shù)據(jù)完成信道化調(diào)制；對已完成信道化調(diào)制的數(shù)據(jù)進行擾碼調(diào)制；基帶濾波。
在該模塊中，硬件信道編碼器負責(zé)完成傳輸高速率數(shù)據(jù)業(yè)務(wù)時的Turbo信道編碼，它實現(xiàn)如下功能接收從DSP傳輸過來的數(shù)據(jù)幀，并且寫入幀緩存器；計算數(shù)據(jù)幀的CRC校驗比特；對增加CRC尾比特的數(shù)據(jù)幀做Turbo編碼；僅在編碼后數(shù)據(jù)長度超出信道幀長度的情況下，做符號打孔；對編碼后數(shù)據(jù)做塊交織。
在(數(shù)字基帶)調(diào)制器(本文中如不加特別說明，均簡寫為調(diào)制器)中包含信道調(diào)制器，記作MOD_RC(或RC)。信道調(diào)制器RC模塊的功能及處理過程包括與DSP接口，并獲得上行(或反向)低速傳輸信道數(shù)據(jù)；在傳輸高速數(shù)據(jù)時，與硬件信道編碼器(CHEN)接口以接收高速數(shù)據(jù)；與使能后的數(shù)字基帶解調(diào)器(記作DEMOD)子系統(tǒng)同步；在使能之后，以4.8KHz的周期對DSP產(chǎn)生中斷信號；為全部碼道產(chǎn)生信道化碼；將未調(diào)制的數(shù)據(jù)符號組成幀，并完成信道化調(diào)制；通過調(diào)整碼片偏移的方法，產(chǎn)生短擾碼碼片偏移序號；產(chǎn)生擾碼并完成擾碼調(diào)制；完成正交I-Q調(diào)制；在發(fā)送到模擬基帶處理子系統(tǒng)(記作BBA)之前對IQ信道數(shù)據(jù)進行基帶濾波；為功放產(chǎn)生功控信號。
二、系統(tǒng)框架信道編碼器和調(diào)制器模塊與以下外部子系統(tǒng)之間存在接口及輸入/輸出DSP核(DSPcore)；時鐘產(chǎn)生器；DSP可編程中斷控制器(DSP PIC)；CPU子系統(tǒng)；射頻單元；模擬基帶單元(BBA)；數(shù)字基帶解調(diào)器(DEMOD)；射頻功率放大器；測試模式控制器；外部測試接口。
圖1說明的是信道編碼器和調(diào)制器模塊(記作CH_MOD_BLK)與上述外部子系統(tǒng)之間的接口。在圖1中，信道編碼器和調(diào)制器模塊(CH_MOD)與外部子系統(tǒng)接口的各個信號描述如下表所示。
表1-1 信道編碼器和調(diào)制器模塊外部接口描述



從圖1可以看出信道編碼器和調(diào)制器模塊可以分成三個主要功能塊時鐘和配置模塊(CLK_CFG_BLK)；調(diào)制器(MOD)；硬件信道編碼器(CHEN)。
時鐘和配置模塊產(chǎn)生以下信號時鐘信號；復(fù)位信號；無線承載/無線配置模式的使能信號(rc_sel)；與DSP接口，以讀寫表1-2列出的調(diào)制器中與DSP有關(guān)的寄存器。
所有與DSP有關(guān)的寄存器都放置在時鐘和配置模塊中，使MOD，CHEN模塊能夠直接對他們進行訪問。這些寄存器也能夠直接被DSP讀出。
內(nèi)存映射寄存器(與DSP有關(guān)的寄存器)在表1中列出。
表1 內(nèi)存映射寄存器



除了上述內(nèi)存映射寄存器外，時鐘和配置模塊包括時鐘生成模塊。時鐘生成模塊有2個輸入時鐘mod_clk(此時鐘是16倍碼片的速率)DSP時鐘——”clkout_dsp”內(nèi)部16倍速碼片時鐘由時鐘生成模塊產(chǎn)生，并在調(diào)制器選擇信號RC_SEL信號門控下，作為CHEN模塊，以及RC模塊的時鐘源。當(dāng)模塊RC選擇高數(shù)據(jù)速率工作時，該16倍速時鐘輸入給CHEN模塊將被使能。
內(nèi)部16倍速碼片時鐘是從一個本地緩存器輸出，該本地緩存器的輸入為19.66MHz時鐘mod_clk信號，目的是控制調(diào)制器與解調(diào)器之間的時鐘誤差小于皮秒級的規(guī)定值。
同步復(fù)位信號srst_b，是通過用門控的內(nèi)部16倍速時鐘對調(diào)制器復(fù)位信號mod_rst_b再同步而產(chǎn)生，以保證所有的寄存器在復(fù)位去激活后處于確定的狀態(tài)。這也是在掃描模式(scan_mode)的一個功能，即測試模式選擇信號scan_mode信號為高電平時，同步復(fù)位信號srst_b信號應(yīng)為高電平，從而使所有內(nèi)部寄存器的任何可能的復(fù)位狀態(tài)為無效。此模塊中的mod_clk來自主時鐘模塊(時鐘產(chǎn)生器)。
三、數(shù)字基帶調(diào)制器MOD的實現(xiàn)方案如圖1所示，數(shù)字基帶調(diào)制器MOD由以下2個子模塊構(gòu)成調(diào)制控制器MOD_CTRL；信道調(diào)制器RC。
圖3給出調(diào)制器MOD的內(nèi)部子模塊構(gòu)建及與CLK_CFG_BLK的接口。
調(diào)制控制器MOD_CTRL可以使整個調(diào)制器MOD的定時與解調(diào)器DEMOD的定時同步，并控制MOD的所有子模塊。如圖2所示，調(diào)制控制器MOD_CTRL可以分解為兩個功能模塊定時解碼器(TIM_DECOD)；長擾碼生成器(LPN_GEN)。
定時解碼器TIM_DECOD是TD-SCDMA及3G終端數(shù)字基帶調(diào)制器至關(guān)重要的組成部分。TIM_DECOD通過解調(diào)器DEMOD的主定時(時鐘產(chǎn)生器)得到調(diào)制器MOD的短擾碼的定時，并產(chǎn)生發(fā)送幀序號；模96序號；模6序號；所有數(shù)據(jù)信道的使能信號；調(diào)制器對DSP的中斷信號；對其他功能模塊的控制信號；圖4是定時解碼器模塊的框圖。
如圖4所示，定時解碼器TIM_DECOD由以下幾個子模塊構(gòu)成特殊功能加法器；使能信號發(fā)生器；序號解碼器；中斷信號生成器；功率控制信號生成器；定時控制信號生成器。
這些子模塊的主要功能為(1)特殊功能加法器用于計算定時調(diào)整后的調(diào)制器MOD擾碼序號，它是用利用調(diào)制器短擾碼定時相對于解調(diào)器TD-SCDMA主定時(時鐘產(chǎn)生器)的偏移而獲得。
(2)使能信號發(fā)生器生成所有調(diào)制器MOD所使用的使能信號。所有的使能信號都是脈沖序列，每一個脈沖寬度為1/16chip。
(3)序號解碼器用于為固件解碼出調(diào)制器MOD定時；(4)中斷生成器對DSP可編程中斷控制器(PIC)產(chǎn)生調(diào)制器中斷。此中斷在每一個要調(diào)制的數(shù)據(jù)符號開始的時候產(chǎn)生。中斷速率為4.8KHz。
(5)功率控制信號生成器用于生成功率控制信號。
(6)定時控制信號生成器為基帶濾波器BBF和模擬基帶單元BBA產(chǎn)生時鐘控制信號表1-3給出上述子模塊的輸入輸出信號的定義。
表1-3 MOD_CTRL子模塊的輸入輸出信號的定義




如圖5所示，長擾碼生成器可進一步分解為以下4個功能子模塊控制邏輯；LFSR(線性反饋移位寄存器)&MASK(掩碼)寄存器；輔助計數(shù)器。
這些子模塊的主要功能為(1)控制邏輯根據(jù)來自數(shù)據(jù)接口DATA_IF和解調(diào)器定時TIM_DEMOD的控制信號，為長擾碼生成器的其它子模塊產(chǎn)生合適的加載/使能信號。
(2)LFSR(線性反饋移位寄存器)&MASK(掩碼)寄存器用于生成長擾碼。LFSR具有狀態(tài)矢量。用于擾碼調(diào)制的長擾碼的每一個碼片是由LFSR狀態(tài)矢量同長碼掩碼的模2內(nèi)積而產(chǎn)生。
可以控制LFSR通過固件控制加載解調(diào)器DEMOD主LFSR狀態(tài)。由于DEMOD的LFSR狀態(tài)在碼片邊界改變，由控制邏輯子模塊產(chǎn)生的LFSR加載使能信號，在LFSR使能信號與chip_en信號同時出現(xiàn)時，將保持一個以上的16個碼片組成的碼片周期。這樣就保證了在加載MOD的LFSR狀態(tài)之后，MOD的LFSR狀態(tài)與DEMOD主LFSR狀態(tài)一致，直至下一次調(diào)整。
用于產(chǎn)生每一個信道長碼的長碼掩碼都要與PCG邊界再同步。也就是說，即使DSP不更新掩碼，它也將在硬件中自動加載PCG。長碼掩碼根據(jù)調(diào)制器傳輸信道的類型而改變。接入信道長碼掩碼用于接入信道。對于反向業(yè)務(wù)信道，公共長碼掩碼和私有長碼掩碼都將被使用。因此，對于反向業(yè)務(wù)信道，將使用兩個不同的掩碼，并且出于保密的原因，可能會在通話中更換掩碼。如果連續(xù)的幀的長碼掩碼是不同的，DSP必須在一個交織幀的最后一個PCG更換掩碼。
(3)輔助計數(shù)器用于調(diào)整LFSR的提前或延遲。此減數(shù)計數(shù)器在記到0時停止。
信道調(diào)制器RC完成以下功能生成信道化碼并完成信道化調(diào)制；擴展調(diào)制；基帶濾波。
上述所有功能在基帶濾波(BBF)模塊中完成。它生成信道化碼，從MOD_CTRL的長擾碼生成器收到長擾碼。
基帶濾波(BBF)模塊完成信道化調(diào)制；擴展調(diào)制；過采樣速率下的I/Q序列低通濾波；發(fā)送I/Q序列用于D/A轉(zhuǎn)換。
基帶濾波器的設(shè)計如圖6所示，采用48-抽頭的FIR(有限長沖激響應(yīng))濾波器構(gòu)成低通基帶濾波器。這48個抽頭系數(shù)，從h(0)到h(47)，是對稱的，即h(k)＝h(47-k)，k是從0到47之間的數(shù)。利用過采樣的零填充以及FIR系數(shù)對稱性帶來的優(yōu)越性，我們可以采用表1-41給出的參數(shù)來設(shè)計濾波器。這一設(shè)計帶來的第一個主要好處是計算出1個48抽頭的濾波值，它僅需要16個(調(diào)制器內(nèi)部)時鐘周期。第二個主要好處是可使被用來保存抽頭系數(shù)數(shù)值的ROM的大小降低到最低限度。
表1-41 ROM存儲的基帶濾波器抽頭系數(shù)

在表1-41中，Hk是帶有符號的11比特值，同時是2的補碼(圖中2’s complement，即2的補碼)，并且有Hk＝大于h(k)×974的最小整數(shù)。
選擇974作為放大因子，可以保證FIR可能輸出的最大值等于2047，這是12比特有符號數(shù)的最大值。利用此種方法，在將FIR輸出的最高8位傳輸給BBA單元以完成D/A轉(zhuǎn)換時，不會帶來任何解析精度上的浪費。
48-抽頭的FIR濾波器對采樣速率為4倍碼片速率的過采樣(每個采樣值為12比特)數(shù)據(jù)流進行濾波，這樣，在每個碼片上產(chǎn)生4個濾波輸出(每個濾波輸出對應(yīng)于一個采樣值)。我們用術(shù)語“相位”來表示同一個碼片的每一個濾波輸出的(濾波)計算結(jié)果。每一個相位是由相同的12比特采樣數(shù)據(jù)與不同的一組12比特FIR系數(shù)的乘法和累加的結(jié)果。
這就要求有2個以碼片速率為時鐘的12比特移位寄存器來存儲I/Q信道的12個數(shù)據(jù)比特。每一個相位寬度為1/4碼片，因而每一個碼片中含有4×16個(調(diào)制器內(nèi)部)時鐘脈沖。所有的12系數(shù)的相乘運算應(yīng)在一個相位周期內(nèi)完成。所以，(每一路基帶濾波)硬件應(yīng)在16個(調(diào)制器內(nèi)部)時鐘周期內(nèi)完成3次(12系數(shù))乘法。這就解釋了，為何當(dāng)我們采用碼片的16倍速時鐘作為調(diào)制器的時鐘時，需要為I信道提供3個補碼(complementor)，為Q信道提供另外3個補碼。
需要采用2的補碼(2’s complement)，是因為在基帶濾波中，將二進制中的比特1看作是實際數(shù)字-1，將二進制中的比特0看作是實際數(shù)字1。
第3個12比特的移位寄存器用于保存每一個數(shù)據(jù)碼片的相應(yīng)掩碼模式。
四、調(diào)制器的操作過程本文提出的調(diào)制器有四種操作狀態(tài)模式調(diào)制器關(guān)閉模式；調(diào)制器初始化模式；調(diào)制工作模式；調(diào)制器終止模式。
1.調(diào)制器關(guān)閉模式在調(diào)制器關(guān)閉模式時，CPU關(guān)閉調(diào)制器的時鐘從而使調(diào)制器不工作。時鐘生成器發(fā)給調(diào)制器的異步復(fù)位信號(低電平有效)應(yīng)保持無效(高電平)。調(diào)制器控制寄存器的最低比特位LSB(調(diào)制器MOD使能指示比特MOD_EN)為0。
2.調(diào)制器初始化當(dāng)移動臺要發(fā)送接入信道或者反向業(yè)務(wù)信道數(shù)據(jù)時，在發(fā)送數(shù)據(jù)之前先要把完成初始化步驟。
(1)首先，CPU將(通過時鐘產(chǎn)生器)使能調(diào)制器的時鐘。
(2)然后，它至少等待3個調(diào)制器時鐘周期，才對調(diào)制器提供異步復(fù)位信號；(3)異步復(fù)位信號要保持至少2個調(diào)制器時鐘周期有效，然后才被去激活。
(4)同時，CPU將所有必要的信息如PA預(yù)熱時間等，發(fā)送給DSP。
(5)在調(diào)制器發(fā)送數(shù)據(jù)時，CPU要拉高2個控制比特——CPU空閑信號IDLE_B和CPU進入休眠模式信號SLEEP_B的電平，以實現(xiàn)調(diào)制器控制PA啟動工作。
(6)在調(diào)制器異步復(fù)位信號被CPU去激活后，DSP應(yīng)對以下寄存器PA預(yù)熱寄存器；短擾碼調(diào)整寄存器；長擾碼調(diào)整寄存器；長碼掩碼寄存器；設(shè)置適當(dāng)?shù)臄?shù)值。
其中，除了長碼掩碼寄存器外，所有的DSP內(nèi)存映射寄存器的值都被初始化為0。
要指出的是，調(diào)制器寄存器的值隨時可寫，但只有在使用其控制作用時才有效，其控制作用由寫入的比特決定。
(7)初始化最后一步，對調(diào)制器的控制寄存器進行初始化。
1)如果調(diào)制器MOD使能指示比特MOD_EN為0，調(diào)制器不提供定時(發(fā)送幀序號、發(fā)送符號序號)，并且大部分內(nèi)部寄存器將不會改變。
如果控制寄存器所有位都被置1時，他們將會立刻生效、產(chǎn)生作用，即使MOD_EN為0。也就是說，LFSR將被下載(包括主長碼狀態(tài)的當(dāng)前值)、提前或延遲(根據(jù)長擾碼調(diào)整寄存器的值)，然后才能被凍結(jié)，直至MOD_EN被置為1。
2)在調(diào)制器復(fù)位后，功率放大器使能控制mod_pa_on信號被拉低，以確保PA關(guān)閉。
3)除非工作在測試模式和與BBA/PA接口發(fā)生改變，否則，調(diào)制器控制寄存器的高比特應(yīng)被置為0。
3.調(diào)制工作模式(1)當(dāng)調(diào)制器使能時(MOD_EN應(yīng)被置成1)，通過將來自調(diào)制器的主擾碼序號與短擾碼調(diào)整值SPN_ADJUST[10:0]相加，即可立即獲得調(diào)制器的短擾碼序號。
(2)然后，調(diào)制器硬件利用調(diào)制器短擾碼序號，解碼出調(diào)制器傳輸幀序號和符號比特序號。這些序號可由DSP從調(diào)制器狀態(tài)寄存器讀出。
(3)只要調(diào)制器處于使能狀態(tài)下，在每一個發(fā)送符號的起始時刻，調(diào)制器產(chǎn)生一個發(fā)送給DSP中斷處理器的中斷。
(4)然而，在長碼時間校準完成前，即使收到中斷信號，DSP也不應(yīng)寫任何有效的發(fā)送數(shù)據(jù)給調(diào)制器。在長碼時間校準期間，DSP可以在中斷處理控制器中屏蔽此中斷信號。
(5)與調(diào)制器的短擾碼自動時間調(diào)整不同，調(diào)制器的長擾碼時間調(diào)整應(yīng)由DSP觸發(fā)。DSP通過將調(diào)制器控制寄存器的相關(guān)控制比特置成1，通知調(diào)制器下載主長碼狀態(tài)到它的LFSR中。
(6)調(diào)制器的硬件在下載完成自動復(fù)位上述相關(guān)控制比特。
(7)DSP將不斷地檢測直到檢測到上述相關(guān)控制比特變?yōu)?。
(8)由于DSP的時鐘比調(diào)制器的時鐘快很多，所以在DSP檢測到0之后至少在3個DSP時鐘周期不啟動其它的長擾碼的下載。這是對固件的一個約束，以保證當(dāng)這一比特處于被調(diào)制器復(fù)位的過程中，DSP不會將此比特置位為1。
(9)當(dāng)對上述相關(guān)控制比特寫入1時，也會引起硬件更新2個信道的信道掩碼。
(10)在主長碼狀態(tài)寫入到調(diào)制器的LFSR中后，DSP將根據(jù)長擾碼調(diào)整寄存器的值提前或延遲長碼。調(diào)整的方向取決于調(diào)制器控制寄存器的LPN_ADJ_DIR比特。
(11)DSP通過將調(diào)制器控制寄存器的LPN_ADJ比特置成1，激活長碼時間調(diào)整。
(12)在長擾碼時間調(diào)整完成后，硬件自動復(fù)位LPN_ADJ比特。
(13)由于上述同樣的原因，DSP當(dāng)檢測到LPN_ADJ比特為0后至少等待3個DSP時鐘周期。
(14)在調(diào)整好長碼時間同步后，DSP可以開始傳送數(shù)據(jù)。
(15)因為幀交織對于調(diào)制器硬件來說是透明的，調(diào)制器忽視幀邊界。
(16)在每一個PCG開始，調(diào)制器硬件更新每一個信道的真實長擾碼掩碼。
(17)因為此掩碼必須與幀邊界對齊，所以DSP應(yīng)在一個交織幀的最后一個PCG更新長擾碼。
4.調(diào)制器終止(1)在下一幀第0個符號的起始時刻，DSP收到來自調(diào)制器的中斷，DSP應(yīng)至少等待13個碼片周期確保BBF送出FIR中殘余的數(shù)據(jù)，以及調(diào)制器關(guān)閉PA。
(2)然后，DSP通過將MOD_EN置成0，使調(diào)制器不工作。
(3)同時DSP確保關(guān)閉PA。
(4)之后，DSP可通知CPU關(guān)閉調(diào)制器的時鐘。


圖1是信道編碼器和調(diào)制器模塊架構(gòu)框圖。
圖2是調(diào)制控制器框圖。
圖3是調(diào)制器框圖。
圖4是定時解碼器框圖。
圖5是長擾碼生成器框圖。
圖6是基帶濾波模塊框圖。
具體實施例方式
圖1說明的是信道編碼器和調(diào)制器模塊與外部子系統(tǒng)之間的接口。從圖1可以看出信道編碼器和調(diào)制器模塊可以分成三個主要功能塊時鐘和配置模塊(CLK_CFG_BLK)；調(diào)制器(MOD)；硬件信道編碼器(CHEN)；時鐘和配置模塊產(chǎn)生以下信號時鐘信號復(fù)位信號；無線承載/無線配置模式的使能信號(rc_sel)；與DSP接口，以讀寫表1-2列出的調(diào)制器中與DSP有關(guān)的寄存器。
所有與DSP有關(guān)的寄存器都放置在時鐘和配置模塊中，使MOD，CHEN模塊能夠直接對他們進行訪問。這些寄存器也能夠直接被DSP讀出。
除了內(nèi)存映射寄存器外，時鐘和配置模塊包括時鐘生成模塊。時鐘生成模塊有2個輸入時鐘mod_clk(此時鐘是16倍碼片的速率)DSP時鐘——”clkout_dsp”內(nèi)部16倍速碼片時鐘由時鐘生成模塊產(chǎn)生，并在調(diào)制器選擇信號RC_SEL信號門控下，作為CHEN模塊，以及RC模塊的時鐘源。當(dāng)模塊RC選擇高數(shù)據(jù)速率工作時，該16倍速時鐘輸入給CHEN模塊將被使能。
內(nèi)部16倍速碼片時鐘是從一個本地緩存器輸出，該本地緩存器的輸入為19.66MHz時鐘mod_clk信號，目的是控制調(diào)制器與解調(diào)器之間的時鐘誤差小于皮秒級的規(guī)定值。
同步復(fù)位信號srst_b，是通過用門控的內(nèi)部16倍速時鐘對調(diào)制器復(fù)位信號mod_rst_b再同步而產(chǎn)生，以保證所有的寄存器在復(fù)位去激活后處于確定的狀態(tài)。這也是在掃描模式(scan_mode)的一個功能，即測試模式選擇信號scan_mode信號為高電平時，同步復(fù)位信號srst_b信號應(yīng)為高電平，從而使所有內(nèi)部寄存器的任何可能的復(fù)位狀態(tài)為無效。此模塊中的mod_clk來自主時鐘模塊(時鐘產(chǎn)生器)。
圖3給出調(diào)制器MOD的內(nèi)部子模塊構(gòu)建及與CLK_CFG_BLK的接口。
圖2是調(diào)制控制器框圖。調(diào)制控制器MOD_CTRL可以使整個調(diào)制器MOD的定時與解調(diào)器DEMOD的定時同步，并控制MOD的所有子模塊。如圖2所示，調(diào)制控制器MOD_CTRL可以分解為兩個功能模塊定時解碼器(TIM_DECOD)；長擾碼生成器(LPN_GEN)定時解碼器TIM_DECOD是TD-SCDMA及3G終端數(shù)字基帶調(diào)制器至關(guān)重要的組成部分。TIM_DECOD通過解調(diào)器DEMOD的主定時(時鐘產(chǎn)生器)得到調(diào)制器MOD的短擾碼的定時，并產(chǎn)生發(fā)送幀序號；模96序號；模6序號；所有數(shù)據(jù)信道的使能信號；調(diào)制器對DSP的中斷信號；對其他功能模塊的控制信號。
如圖4所示，定時解碼器TIM_DECOD由以下幾個子模塊構(gòu)成特殊功能加法器；使能信號發(fā)生器；序號解碼器；中斷信號生成器；功率控制信號生成器；定時控制信號生成器。
這些子模塊的主要功能為(1)特殊功能加法器用于計算定時調(diào)整后的調(diào)制器MOD擾碼序號，它是用利用調(diào)制器短擾碼定時相對于解調(diào)器TD-SCDMA主定時(時鐘產(chǎn)生器)的偏移而獲得。
(2)使能信號發(fā)生器生成所有調(diào)制器MOD所使用的使能信號。所有的使能信號都是脈沖序列，每一個脈沖寬度為1/16chip。
(3)序號解碼器用于為固件解碼出調(diào)制器MOD定時(4)中斷生成器對DSP可編程中斷控制器(PIC)產(chǎn)生調(diào)制器中斷。此中斷在每一個要調(diào)制的數(shù)據(jù)符號開始的時候產(chǎn)生。中斷速率為4.8KHz。
(5)功率控制信號生成器用于生成功率控制信號。
(6)定時控制信號生成器為基帶濾波器BBF和模擬基帶單元BBA產(chǎn)生時鐘控制信號如圖5所示，長擾碼生成器可進一步分解為以下4個功能子模塊控制邏輯；LFSR(線性反饋移位寄存器)&MASK(掩碼)寄存器；輔助計數(shù)器。
這些子模塊的主要功能為(1)控制邏輯根據(jù)來自數(shù)據(jù)接口DATA_IF和解調(diào)器定時TIM_DEMOD的控制信號，為長擾碼生成器的其它子模塊產(chǎn)生合適的加載/使能信號。
(2)LFSR(線性反饋移位寄存器)&MASK(掩碼)寄存器用于生成長擾碼。LFSR具有狀態(tài)矢量。用于擾碼調(diào)制的長擾碼的每一個碼片是由LFSR狀態(tài)矢量同長碼掩碼的模2內(nèi)積而產(chǎn)生。
可以控制LFSR通過固件控制加載解調(diào)器DEMOD主LFSR狀態(tài)。由于DEMOD的LFSR狀態(tài)在碼片邊界改變，由控制邏輯子模塊產(chǎn)生的LFSR加載使能信號，在LFSR使能信號與chip_en信號同時出現(xiàn)時，將保持一個以上的16個碼片組成的碼片周期。這樣就保證了在加載MOD的LFSR狀態(tài)之后，MOD的LFSR狀態(tài)與DEMOD主LFSR狀態(tài)一致，直至下一次調(diào)整。
用于產(chǎn)生每一個信道長碼的長碼掩碼都要與PCG邊界再同步。也就是說，即使DSP不更新掩碼，它也將在硬件中自動加載PCG。長碼掩碼根據(jù)調(diào)制器傳輸信道的類型而改變。接入信道長碼掩碼用于接入信道。對于反向業(yè)務(wù)信道，公共長碼掩碼和私有長碼掩碼都將被使用。因此，對于反向業(yè)務(wù)信道，將使用兩個不同的掩碼，并且出于保密的原因，可能會在通話中更換掩碼。如果連續(xù)的幀的長碼掩碼是不同的，DSP必須在一個交織幀的最后一個PCG更換掩碼。
(3)輔助計數(shù)器用于調(diào)整LFSR的提前或延遲。此減數(shù)計數(shù)器在記到0時停止。
如圖6所示基帶濾波器的設(shè)計，采用48-抽頭的FIR(有限長沖激響應(yīng))濾波器構(gòu)成低通基帶濾波器。這48個抽頭系數(shù)，從h(0)到h(47)，是對稱的，即h(k)＝h(47-k)，k是從0到47之間的數(shù)。利用過采樣的零填充以及FIR系數(shù)對稱性帶來的優(yōu)越性，我們可以采用表1-41給出的參數(shù)來設(shè)計濾波器。這一設(shè)計帶來的第一個主要好處是計算出1個48抽頭的濾波值，它僅需要16個(調(diào)制器內(nèi)部)時鐘周期。第二個主要好處是可使被用來保存抽頭系數(shù)數(shù)值的ROM的大小降低到最低限度。
48-抽頭的FIR濾波器對采樣速率為4倍碼片速率的過采樣(每個采樣值為12比特)數(shù)據(jù)流進行濾波，這樣，在每個碼片上產(chǎn)生4個濾波輸出(每個濾波輸出對應(yīng)于一個采樣值)。我們用術(shù)語“相位”來表示同一個碼片的每一個濾波輸出的(濾波)計算結(jié)果。每一個相位是由相同的12比特采樣數(shù)據(jù)與不同的一組12比特FIR系數(shù)的乘法和累加的結(jié)果。
這就要求有2個以碼片速率為時鐘的12比特移位寄存器來存儲I/Q信道的12個數(shù)據(jù)比特。每一個相位寬度為1/4碼片，因而每一個碼片中含有4×16個(調(diào)制器內(nèi)部)時鐘脈沖。所有的12系數(shù)的相乘運算應(yīng)在一個相位周期內(nèi)完成。所以，(每一路基帶濾波)硬件應(yīng)在16個(調(diào)制器內(nèi)部)時鐘周期內(nèi)完成3次(12系數(shù))乘法。這就解釋了，為何當(dāng)我們采用碼片的16倍速時鐘作為調(diào)制器的時鐘時，需要為I信道提供3個補碼(complementor)，為Q信道提供另外3個補碼。
需要采用2的補碼(2’s complement)，是因為在基帶濾波中，將二進制中的比特1看作是實際數(shù)字-1，將二進制中的比特0看作是實際數(shù)字1。
第3個12比特的移位寄存器用于保存每一個數(shù)據(jù)碼片的相應(yīng)掩碼模式。
需要理解到的是上述實施例雖然對本發(fā)明作了比較詳細的說明，但是這些說明，只是對本發(fā)明的簡單說明，而不是對本發(fā)明的限制，任何不超出本發(fā)明實質(zhì)精神內(nèi)的發(fā)明創(chuàng)造，均落入本發(fā)明的保護范圍內(nèi)。
權(quán)利要求
1.一種用于TD-SCDMA及第三代移動通信終端的數(shù)字基帶調(diào)制器，其特征是(1)與硬件信道編碼器一起集成在終端基帶芯片中，構(gòu)成“信道編碼與調(diào)制器”模塊；(2)該“信道編碼器和調(diào)制器”模塊主要包含三個功能塊①時鐘和配置模塊，②數(shù)字基帶調(diào)制器，③硬件信道編碼器，其中，時鐘和配置模塊完成以下功能①產(chǎn)生時鐘信號，②產(chǎn)生復(fù)位信號，③產(chǎn)生無線承載/無線配置模式的使能信號，④與DSP接口，以讀寫調(diào)制器中與DSP有關(guān)的寄存器；(3)該“信道編碼器和調(diào)制器”模塊與以下外部子系統(tǒng)之間存在接口及輸入/輸出①DSP核，②時鐘產(chǎn)生器，③DSP可編程中斷控制器，④CPU子系統(tǒng)，⑤射頻單元，⑥模擬基帶單元，⑦數(shù)字基帶解調(diào)器，⑧射頻功率放大器，⑨測試模式控制器，⑩外部測試接口。
2.權(quán)利要求1所述終端的數(shù)字基帶調(diào)制器，其特征是(1)數(shù)字基帶調(diào)制器由以下2個子模塊構(gòu)成①調(diào)制控制器，②信道調(diào)制器；(2)數(shù)字基帶調(diào)制器中的調(diào)制控制器可以使整個調(diào)制器的定時與解調(diào)器的定時同步，并控制調(diào)制器的所有子模塊且調(diào)制控制器包含為兩個功能模塊①定時解碼器，②長擾碼生成器；(3)數(shù)字基帶調(diào)制器中的信道調(diào)制器完成以下功能①生成信道化碼并完成信道化調(diào)制，②擴展調(diào)制，③基帶濾波。
3.權(quán)利要求2所述調(diào)制控制器中的定時解碼器，其特征是(1)調(diào)制控制器中的定時解碼器是TD-SCDMA及3G終端數(shù)字基帶調(diào)制器至關(guān)重要的組成部分；定時解碼器通過解調(diào)器的主定時(時鐘產(chǎn)生器)得到調(diào)制器的擾碼的定時，并產(chǎn)生①發(fā)送幀序號，②所有數(shù)據(jù)信道的使能信號，③調(diào)制器對DSP的中斷信號，④對其他功能模塊的控制信號；(2)調(diào)制控制器中的定時解碼器由以下幾個子模塊構(gòu)成①特殊功能加法器，②使能信號發(fā)生器，③序號解碼器，④中斷信號生成器，⑤功率控制信號生成器，⑥定時控制信號生成器。
4.權(quán)利要求1所述數(shù)字基帶調(diào)制器，在操作使用上的特征是為該調(diào)制器定義了四種操作狀態(tài)模式①調(diào)制器關(guān)閉模式，②調(diào)制器初始化模式，③調(diào)制工作模式，④調(diào)制器終止模式。
全文摘要
本發(fā)明提出一種技術(shù)領(lǐng)先的TD－SCDMA及第三代移動通信(3G，含cdma2000、UMTS、TD－SCDMA等)終端的數(shù)字基帶調(diào)制器，用于完成TD－SCDMA/3G終端的信道化調(diào)制、擾碼調(diào)制、基帶濾波等功能。該調(diào)制器由調(diào)制控制器、信道調(diào)制器等2個功能塊構(gòu)成，調(diào)制控制器包含有定時解碼器、長擾碼生成器，其中，定時解碼器是該調(diào)制器的核心器件，用于通過解調(diào)器的主定時得到調(diào)制器的擾碼的定時，并產(chǎn)生發(fā)送幀序號、所有數(shù)據(jù)信道的使能信號、調(diào)制器對DSP的中斷信號、對其他功能模塊的控制信號等。信道調(diào)制器完成生成信道化碼并完成信道化調(diào)制、擴展調(diào)制、基帶濾波等功能。該調(diào)制器具有調(diào)制器關(guān)閉模式、調(diào)制器初始化模式、調(diào)制工作模式、調(diào)制器終止模式等四種操作狀態(tài)模式。
文檔編號H04B1/38GK101075856SQ200610154639
公開日2007年11月21日 申請日期2006年11月13日 優(yōu)先權(quán)日2006年11月13日
發(fā)明者葛晨, 許曉斌, 許雪琦 申請人:浙江華立通信集團有限公司