專利名稱：：用于圖像傳感器的具有共享模擬-數(shù)字轉(zhuǎn)換器和ram存儲(chǔ)器的讀出電路的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明大體上涉及半導(dǎo)體成像裝置，且明確地說，涉及一種具有像素單元陣列和用于讀取所述單元的列電路的CMOS有源像素傳感器(APS)成像器。技術(shù)背景當(dāng)前關(guān)注于用作低成本成像裝置的CMOS有源像素成像器。圖1展示信號(hào)處理系統(tǒng)100，其包含CMOS有源像素傳感器("APS")像素陣列230和控制器232,所述控制器232提供計(jì)時(shí)和控制信號(hào)以使得能夠以所屬領(lǐng)域的技術(shù)人員普遍己知的方式讀出存儲(chǔ)在像素中的信號(hào)。示范性陣列具有MXN像素的尺寸，其中陣列230的大小取決于特定應(yīng)用。使用列并行讀出結(jié)構(gòu)一次一行地讀出成像器像素。控制器232通過控制行尋址電路234和行驅(qū)動(dòng)器240的操作而選擇陣列230中的特定像素行。存儲(chǔ)在選定像素行中的電荷信號(hào)以上述方式在列線170(見圖2)上提供到讀出電路242。接著使用列尋址電路244依次讀出從所述列的每一者讀取的像素信號(hào)。圖2更詳細(xì)地展示圖1的系統(tǒng)100的一部分。每一陣列列349包含多行像素350。來自特定列349中的像素350的信號(hào)被讀出到讀出電路242。通常，每一像素列349被讀出到相關(guān)聯(lián)的模擬-數(shù)字區(qū)塊，所述模擬-數(shù)字區(qū)塊包含模擬-數(shù)字轉(zhuǎn)換器("ADC")361和存儲(chǔ)器存儲(chǔ)位置363?；蛘撸隽猩系南袼剌敵鲆来喂?yīng)到一個(gè)具有用于存儲(chǔ)數(shù)字像素信號(hào)的相關(guān)聯(lián)存儲(chǔ)器的模擬-數(shù)字區(qū)塊。通常，由模擬-數(shù)字轉(zhuǎn)換器361提供的數(shù)字值是十二位值。信號(hào)向數(shù)字形式轉(zhuǎn)換的結(jié)果臨時(shí)存儲(chǔ)在與模擬-數(shù)字轉(zhuǎn)換器361相關(guān)聯(lián)的存儲(chǔ)位置363中。隨后從存儲(chǔ)位置363處讀出數(shù)字信號(hào)并在讀出電路242下游進(jìn)行處理。通常，讀出電路242包含其它電路，但圖2未展示。舉例來說，取樣與保持電路耦合在列349與其相關(guān)聯(lián)ADC361之間。另外，增益電路或若干增益電路可耦合在列349與其相關(guān)聯(lián)ADC361之間。存儲(chǔ)位置363(通常是RAM或DRAM存儲(chǔ)器(也稱為RAM區(qū)塊或核心))是模擬-數(shù)字處理區(qū)塊的重要部分。因?yàn)樵絹碓叫枰獪p小電子成像電路的大小，所以需要減小模擬-數(shù)字區(qū)塊的大小。因?yàn)檫€需要增加電子成像電路的速度，所以還需要增加讀出電路的處理速度。
發(fā)明內(nèi)容本發(fā)明提供一種改進(jìn)的模擬-數(shù)字處理電路區(qū)塊和操作方法。用作模擬-數(shù)字存儲(chǔ)器的RAM區(qū)塊由一個(gè)以上模擬-數(shù)字轉(zhuǎn)換器(ADC)共享，并存儲(chǔ)來自像素陣列的一列以上像素的數(shù)據(jù)。所述ADC每一者處理來自相關(guān)聯(lián)第一列中的像素的信號(hào)，并將所提取的數(shù)字值存儲(chǔ)在與所述列相關(guān)聯(lián)的存儲(chǔ)器位置中。接著，ADC每一者處理來自相關(guān)聯(lián)第二列中的像素的信號(hào)，并將所提取的數(shù)字值存儲(chǔ)在與所述列相關(guān)聯(lián)的存儲(chǔ)器位置中。當(dāng)ADC正處理并存儲(chǔ)從當(dāng)前讀取的列接收的像素信號(hào)時(shí)，讀出電路從先前列讀出所存儲(chǔ)的數(shù)字信號(hào)，并將數(shù)字信號(hào)提供到數(shù)據(jù)路徑以供在下游處理。ADC使用斜坡式并行處理來并行地處理來自像素的信號(hào)并將其從模擬轉(zhuǎn)換為數(shù)字。在斜坡式并行處理中，斜坡大體上同時(shí)向ADC電路提供從低信號(hào)電平(例如，數(shù)字0值)開始并遞增行進(jìn)到高信號(hào)電平(例如，最大數(shù)字電平)的變化斜坡參考信號(hào)。大體上同時(shí)，數(shù)字計(jì)數(shù)器向ADC電路提供待存儲(chǔ)的數(shù)字代碼。當(dāng)斜坡參考信號(hào)變化時(shí)，在每一ADC電路處將其與從像素接收的信號(hào)進(jìn)行比較。當(dāng)斜坡參考信號(hào)超過正被轉(zhuǎn)換的信號(hào)時(shí)，ADC電路中的ADC比較器改變狀態(tài)且將數(shù)字計(jì)數(shù)器代碼值存儲(chǔ)在與ADC相關(guān)聯(lián)的存儲(chǔ)器位置中。如果一個(gè)以上ADC電路大體上同時(shí)改變狀態(tài)，那么大體上同時(shí)向一個(gè)以上存儲(chǔ)器位置進(jìn)行寫入。在本發(fā)明的另一方面，用作模擬-數(shù)字存儲(chǔ)器的RAM區(qū)塊由一個(gè)以上模擬-數(shù)字轉(zhuǎn)換器(ADC)共享，并存儲(chǔ)來自像素陣列的一列以上和一行以上像素的數(shù)據(jù)。所述ADC每一者處理來自處于第一行的相關(guān)聯(lián)第一列中的像素的信號(hào)，并將所提取的數(shù)字值存儲(chǔ)在與所述列和行相關(guān)聯(lián)的存儲(chǔ)器位置中。接著，ADC每一者處理來自處于第一行的相關(guān)聯(lián)第二列中的像素的信號(hào)，并將所提取的數(shù)字值存儲(chǔ)在與所述列和行相關(guān)聯(lián)的存儲(chǔ)器位置中。接著，ADC每一者處理來自處于第二行的相關(guān)聯(lián)第一列中的像素的信號(hào)，并將所提取的數(shù)字值存儲(chǔ)在與所述列和行相關(guān)聯(lián)的存儲(chǔ)器位置中。接著，ADC每一者處理來自處于第二行的相關(guān)聯(lián)第二列中的像素的信號(hào)，并將所提取的數(shù)字值存儲(chǔ)在與所述列和行相關(guān)聯(lián)的存儲(chǔ)器位置中。當(dāng)ADC正處理并存儲(chǔ)從當(dāng)前讀取的行接收的像素信號(hào)時(shí)，讀出電路從先前行讀出所存儲(chǔ)的數(shù)字信號(hào)并將所述數(shù)字信號(hào)提供到數(shù)據(jù)路徑以供在下游處理。ADC使用斜坡式并行處理來并行處理來自像素的信號(hào)并將其從模擬轉(zhuǎn)換為數(shù)字。從結(jié)合附圖提供的以下具體實(shí)施方式中將更容易理解本發(fā)明的這些和其它特征及優(yōu)點(diǎn)，在附圖中圖1是常規(guī)APS系統(tǒng)的方框圖；圖2是圖1的像素陣列和讀出電路的一部分的方框圖；圖3是根據(jù)本發(fā)明示范性實(shí)施例的具有APS陣列和相關(guān)聯(lián)處理電路的數(shù)字系統(tǒng)的圖表的方框圖；圖4是更詳細(xì)地展示圖3的像素陣列和讀出電路的一部分的方框圖；圖5是更詳細(xì)地展示圖4的像素陣列和讀出電路的一部分的方框圖；圖6是更詳細(xì)地展示圖5的像素陣列和讀出電路的一部分的方框圖；圖7是用于以圖3-6的像素陣列和讀出電路實(shí)施單寫入和讀取操作的時(shí)序圖；圖8是用于以圖3-6的像素陣列和讀出電路實(shí)施多寫入操作的時(shí)序圖；圖9是展示并入有至少一個(gè)根據(jù)本發(fā)明實(shí)施例構(gòu)造的成像裝置的處理器系統(tǒng)的方框圖；圖10是根據(jù)本發(fā)明另一示范性實(shí)施例的具有APS陣列和相關(guān)聯(lián)處理電路的數(shù)字系統(tǒng)的圖表的方框圖；圖ll是更詳細(xì)地展示圖IO的像素陣列和讀出電路的一部分的方框圖；以及圖12是更詳細(xì)地展示圖10和11的像素陣列和讀出電路的一部分的方框圖。具體實(shí)施方式在以下詳細(xì)描述中，參看了附圖，所述附圖形成其一部分且在附圖中以說明方式展示本發(fā)明的特定示范性實(shí)施例。這些實(shí)施例經(jīng)充分詳細(xì)地描述以使得所屬領(lǐng)域的技術(shù)人員能夠制作和使用本發(fā)明，且應(yīng)了解，在不脫離本發(fā)明精神和范圍的情況下可對(duì)所揭示的特定實(shí)施例作出結(jié)構(gòu)、邏輯或其它變化。圖3描繪根據(jù)本發(fā)明示范性實(shí)施例的包含有源像素傳感器("APS")陣列的信號(hào)處理系統(tǒng)400。所述信號(hào)處理系統(tǒng)400在若干方面不同于圖1的系統(tǒng)100，下文更詳細(xì)地描述所述若干方面。APS系統(tǒng)400包含連接到讀出電路442的像素陣列230。讀出電路442與常規(guī)讀出電路242(圖1)的不同之處在于，此實(shí)施例的讀出電路442使用一個(gè)ADC461對(duì)來自像素陣列230的兩個(gè)列而不是一個(gè)列的模擬信號(hào)進(jìn)行讀出和數(shù)字轉(zhuǎn)換。此外，存在與每一ADC461相關(guān)聯(lián)的一對(duì)存儲(chǔ)器位置，每一存儲(chǔ)器位置處于各自存儲(chǔ)器庫(0、1)中用于存儲(chǔ)表示來自像素列中各自一者的轉(zhuǎn)換結(jié)果的數(shù)字代碼。若干對(duì)存儲(chǔ)器位置在RAM區(qū)塊中分組在一起。讀出電路442包含多個(gè)模擬-數(shù)字轉(zhuǎn)換器461;—對(duì)存儲(chǔ)位置474a、474b，其在與每一ADC461相關(guān)聯(lián)的隨機(jī)存取存儲(chǔ)器(RAM)區(qū)塊463的各自庫(0、1)內(nèi)；以及數(shù)據(jù)路徑444，其接收RAM區(qū)塊463中所存儲(chǔ)的數(shù)字值并將其供應(yīng)到下游處理電路。每一ADC461耦合到像素陣列230的一對(duì)列349并從所述列349接收像素信號(hào)。如果像素陣列230被認(rèn)為是多個(gè)奇列和偶列，那么所述對(duì)像素列349將由"奇"和"偶"列349組成(如圖3中描繪)。ADC461耦合到兩個(gè)列349的信號(hào)線469經(jīng)展示為單個(gè)線，且僅表示如何組合信號(hào)路徑。舉例來說，兩個(gè)列信號(hào)路徑可被多路復(fù)用到每一ADC461。應(yīng)了解，雖然圖3所示的示范性實(shí)施例對(duì)于每一ADC461具有兩個(gè)像素列，但也可能使每一ADC461處理兩個(gè)以上像素列且具有兩個(gè)以上相關(guān)聯(lián)的存儲(chǔ)器位置用于分別存儲(chǔ)表示列信號(hào)的數(shù)字值。RAM區(qū)塊463的大小取決于所需的結(jié)構(gòu)。在圖3實(shí)施例中，ADC461在兩個(gè)列之間多路復(fù)用，且RAM區(qū)塊463對(duì)于每一ADC461具有處于RAM區(qū)塊463內(nèi)的一對(duì)相關(guān)聯(lián)存儲(chǔ)器位置。如圖3中所見，RAM區(qū)塊463與四個(gè)ADC461相關(guān)聯(lián)。因而，至少四對(duì)相關(guān)聯(lián)存儲(chǔ)器位置處于RAM區(qū)塊463中。每一存儲(chǔ)器位置的大小取決于需要存儲(chǔ)的信息的大小。常規(guī)上，由ADC461產(chǎn)生的數(shù)字代碼為十二位長(zhǎng)。舉例來說，為了有效，RAM區(qū)塊463至少具有用于存儲(chǔ)針對(duì)共享列數(shù)目的斜坡值(下文進(jìn)一步論述)的數(shù)字表示形式的存儲(chǔ)器位那樣多的存儲(chǔ)器位。因此，RAM區(qū)塊的尺寸表示為RAM尺寸二NumSh*NumADC*數(shù)據(jù)寬度。(1)其中NumSh是每一ADC461的共享列的數(shù)目，NumADC是共享RAM區(qū)塊463的ADC461的數(shù)目(即，2N)，且數(shù)據(jù)寬度是所存儲(chǔ)數(shù)據(jù)的大小。因此，如果每一ADC461具有兩個(gè)共享列349(例如，偶列和奇列)，那么NumSh=2。如果四個(gè)ADC461共享RAM區(qū)塊463，那么2N-4且N二2。如果設(shè)法存儲(chǔ)的斜坡值的寬度為十二位寬，那么數(shù)據(jù)寬度為12。RAM尺寸-NumSh*2N*數(shù)據(jù)寬度。(2)=2*22*12。(3)因此，所述實(shí)例中的RAM區(qū)塊的尺寸為2X4X12。如上文指示，RAM區(qū)塊463可與任何數(shù)目的ADC相關(guān)聯(lián)且不限于奇數(shù)數(shù)目或二的冪(例如，2、4、8等)。例如，見以下表l。然而，多少ADC461將與RAM區(qū)塊463相關(guān)聯(lián)的決策可能受例如大小、復(fù)雜性、電路等其它因素限制。<table>tableseeoriginaldocumentpage13</column></row><table>表1在圖3實(shí)施例中，在從像素陣列230讀出信號(hào)期間，ADC461從像素350逐行接收信號(hào)，如此項(xiàng)技術(shù)中已知的。當(dāng)兩個(gè)列349共享ADC461時(shí)，在不同時(shí)間處理來自兩個(gè)列的信號(hào)。舉例來說，對(duì)于選定行，每一ADC461大體上同時(shí)從其各自奇列349中的像素350接收信號(hào)并對(duì)所述信號(hào)進(jìn)行處理。在不同(在前或隨后)時(shí)間，每一ADC461大體上同時(shí)從其各自偶列349中的像素350接收信號(hào)并對(duì)所述信號(hào)進(jìn)行處理。下文更詳細(xì)地論述ADC461對(duì)信號(hào)的處理。在像素信號(hào)由ADC461處理之后，將所得信號(hào)存儲(chǔ)在區(qū)塊463的相關(guān)聯(lián)存儲(chǔ)器位置中。相關(guān)聯(lián)存儲(chǔ)器區(qū)塊463可以是靜態(tài)隨機(jī)存取存儲(chǔ)器("SRAM")。使用SRAM存儲(chǔ)器提供優(yōu)于動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器("DRAM")的若干優(yōu)點(diǎn)，如此項(xiàng)技術(shù)中已知的。由于SRAM通常不必像DRAM那樣要更新，因而并入有SRAM單元的存儲(chǔ)器系統(tǒng)不必將執(zhí)行更新操作的時(shí)間編入預(yù)算或并入有執(zhí)行更新操作所必需的電路。因此，使用SRAM單元增加了信號(hào)處理速度。圖4更詳細(xì)地展示圖3的讀出電路442。如圖4中所見，讀出電路442包含多個(gè)(例如，四個(gè))ADC461、存儲(chǔ)器區(qū)塊463、數(shù)據(jù)總線444和斜坡信號(hào)產(chǎn)生電路480。斜坡信號(hào)產(chǎn)生電路480在線483上將斜坡比較信號(hào)提供到每個(gè)ADC461，使得每一ADC461大體上同時(shí)具備相同的值。每一RAM區(qū)塊463耦合到總線444以用于將信號(hào)的輸出提供到下游電路。斜坡信號(hào)產(chǎn)生電路480還在線485上將對(duì)應(yīng)于線483上的斜坡模擬值的數(shù)字化代碼提供到每個(gè)RAM區(qū)塊463，使得每一RAM區(qū)塊463大體上同時(shí)具備相同的值。如下文參看圖6所論述，三周期延遲并入到ADC區(qū)塊中以使數(shù)字化代碼信號(hào)的接收與斜坡比較信號(hào)的接收同步。因此，在信號(hào)線483上提供相應(yīng)的模擬斜坡比較信號(hào)(在時(shí)間TO處)之后三個(gè)時(shí)鐘周期時(shí)，在信號(hào)線485上提供數(shù)字化代碼(在時(shí)間T3處)。每個(gè)RAM區(qū)塊463接收線484上的庫信號(hào)、線486上的讀取地址信號(hào)、線488上的時(shí)鐘信號(hào)和線482上的ce信號(hào)。庫信號(hào)指示選擇RAM區(qū)塊463的哪個(gè)庫來用于寫入或讀取。讀取地址信號(hào)指示選擇RAM區(qū)塊463內(nèi)的哪個(gè)位置來用于讀取。時(shí)鐘信號(hào)由相關(guān)聯(lián)電路上的時(shí)鐘(未圖示)提供。ce信號(hào)是控制緩沖器的狀態(tài)的緩沖器狀態(tài)選擇信號(hào)(下文進(jìn)一步論述)。圖4描繪一群組ADC461和相關(guān)聯(lián)RAM區(qū)塊463;應(yīng)了解，圖4僅表示可包含在整個(gè)APS系統(tǒng)400中的許多電路中的幾個(gè)電路。因此，所有ADC461和RAM463均耦合到斜坡信號(hào)產(chǎn)生電路480，且大體上同時(shí)具備線483上的模擬斜坡信號(hào)和線485上的數(shù)字化代碼。因而，每一ADC461和RAM區(qū)塊463可在大體上并行的過程中處理信息。圖5相對(duì)于一個(gè)ADC461信號(hào)處理電路和RAM區(qū)塊463的相關(guān)聯(lián)部分而更詳細(xì)地展示圖3和4的讀出電路442。如圖5中所見，讀出電路442包含ADC461、RAM區(qū)塊463、數(shù)據(jù)路徑444和斜坡電路信號(hào)產(chǎn)生480。ADC461包含ADC比較器462。ADC461從相關(guān)聯(lián)的列349(圖3)接收線469上的模擬像素信號(hào)。如上文指示，ADC461交替地從其兩個(gè)相關(guān)聯(lián)的列(即，偶列和奇列)中的一者接收信號(hào)，將模擬像素信號(hào)與逐步增加的斜坡信號(hào)進(jìn)行比較，直到檢測(cè)到匹配為止。斜坡比較信號(hào)值在線483上提供到ADC461。當(dāng)從像素接收的模擬信號(hào)的值小于斜坡值信號(hào)時(shí)，比較器462在線467上提供邏輯"假"信號(hào)(例如，邏輯"低")。當(dāng)模擬信號(hào)的值不小于斜坡值信號(hào)時(shí)，比較器462"翻轉(zhuǎn)"并在線467上提供邏輯"真"(例如，邏輯"高")信號(hào)。再次參看圖5，RAM區(qū)塊463包含脈沖控制區(qū)塊472、(分別)兩個(gè)存儲(chǔ)器地址解碼器473a、473b、兩個(gè)存儲(chǔ)器位置474a、474b和數(shù)據(jù)多路復(fù)用器("MUX")490。每一RAM區(qū)塊463具有若干對(duì)存儲(chǔ)器位置474a、474b用于存儲(chǔ)來自與ADC461相關(guān)聯(lián)的一對(duì)列的信號(hào)。一個(gè)存儲(chǔ)器位置是第一存儲(chǔ)器庫(0)的一部分，且另一存儲(chǔ)器位置是第二存儲(chǔ)器庫(1)的一部分。每一存儲(chǔ)器庫對(duì)應(yīng)于來自奇列的像素信號(hào)或來自偶列的像素信號(hào)。因此，舉例來說，庫0(例如，存儲(chǔ)器位置474a)包含用于來自與ADC461相關(guān)聯(lián)的奇列的像素的每一者的存儲(chǔ)器存儲(chǔ)位置，而庫1(例如，存儲(chǔ)器位置474b)包含用于來自與ADC461相關(guān)聯(lián)的偶列的像素的存儲(chǔ)器存儲(chǔ)位置。RAM區(qū)塊463接收信號(hào)線467上的來自比較器462的邏輯信號(hào)、信號(hào)線484上的庫選擇信號(hào)和信號(hào)線485上的表示模擬斜坡信號(hào)的數(shù)字化代碼。RAM區(qū)塊463還接收線486上的讀取地址信號(hào)、線488上的時(shí)鐘信號(hào)和線482上的讀取信號(hào)(即，ce信號(hào))。RAM區(qū)塊463在數(shù)據(jù)路徑444上將數(shù)據(jù)提供到下游電路。斜坡電路480在信號(hào)線483上提供全局斜坡信號(hào)(例如，模擬電平信號(hào))且在信號(hào)線485上提供全局?jǐn)?shù)字代碼。如已知的，斜坡信號(hào)產(chǎn)生電路480提供多個(gè)參考模擬值電平和相應(yīng)的數(shù)字代碼，其通常以最小值電平開始并增加到最大值電平(或反之亦然)。注意到，斜坡信號(hào)產(chǎn)生電路480在線483上提供模擬斜坡信號(hào)，且在指定的延遲(例如，三個(gè)時(shí)鐘周期)之后，在線485上提供相應(yīng)的數(shù)字代碼。此延遲可依據(jù)特定電路實(shí)施方案而變化。脈沖控制區(qū)塊472與各自存儲(chǔ)器解碼器473a、473b—起控制對(duì)存儲(chǔ)器位置474a、474b的寫入存取，且在下文更詳細(xì)地論述。存儲(chǔ)器位置474a、474b分別存儲(chǔ)表示來自奇和偶列像素的模擬信號(hào)的一組數(shù)字代碼。當(dāng)脈沖控制區(qū)塊472在線467上從比較器462接收真信號(hào)時(shí)，三個(gè)時(shí)鐘周期之后提供在線485上且進(jìn)而提供在線491上的數(shù)字代碼數(shù)據(jù)依據(jù)線484上提供的庫信號(hào)而存儲(chǔ)在所述存儲(chǔ)器位置474a、474b的一者中。斜坡代碼數(shù)據(jù)是由比較器462進(jìn)行比較的像素輸出信號(hào)的相應(yīng)數(shù)字表示形式。線484上提供的庫信號(hào)被提供到緩沖器499，所述緩沖器499充當(dāng)線491上的開關(guān)。當(dāng)庫信號(hào)被提供到緩沖器499中的一者且所述信號(hào)被提供并反轉(zhuǎn)到其它緩沖器499時(shí)，于是存儲(chǔ)器位置474a、474b根據(jù)庫信號(hào)的邏輯狀態(tài)而同時(shí)相互排斥地耦合到線485上提供的斜坡值信號(hào)。如上文指示，存儲(chǔ)器庫中的一者被啟用以用于讀出，而另一者被啟用以用于寫入。因而，在線484上提供到脈沖控制區(qū)塊472的庫信號(hào)還被提供到多路復(fù)用器4卯。多路復(fù)用器490依據(jù)如線486上的讀取地址信號(hào)所確定的哪個(gè)存儲(chǔ)器庫(例如，庫0、庫l)以及哪個(gè)存儲(chǔ)器位置被啟用以用于讀出，來切換排斥地通過各自線491將存儲(chǔ)器位置474a或474b耦合到緩沖器492。因此，如果存儲(chǔ)器庫0被啟用以用于讀出且線486上提供的讀取地址信號(hào)指示存儲(chǔ)器位置474a用于讀出，那么多路復(fù)用器490通過其相關(guān)聯(lián)的線491將存儲(chǔ)器庫474a耦合到緩沖器492，且緩沖器499不將存儲(chǔ)器庫474a耦合到線485。同時(shí)，多路復(fù)用器490通過其相關(guān)聯(lián)的線491將存儲(chǔ)器位置474b從緩沖器492處解除耦合。大體上同時(shí)，依據(jù)線467上的信號(hào)的值而定，啟用庫l以用于寫入信號(hào)線485上的數(shù)字代碼值。存儲(chǔ)在緩沖器492中的信號(hào)響應(yīng)于線482上提供的ce信號(hào)而選擇性地提供到線444。線444上的信號(hào)被提供到下游以由其它電路進(jìn)一步處理。圖6更詳細(xì)地展示RAM區(qū)塊463的脈沖控制區(qū)塊472和存儲(chǔ)器解碼器473。脈沖控制區(qū)塊472包含緩沖器571、573、575和兩個(gè)與電路511。盡管圖5中描繪為單獨(dú)元件，但在某些實(shí)施方案中，脈沖控制區(qū)塊472和存儲(chǔ)器解碼器473a、473b可構(gòu)成為單個(gè)電路的一部分。此外，在圖6中，存儲(chǔ)器解碼器473是代表性描繪，其展示為一個(gè)電路以代替圖5中描繪的兩個(gè)單獨(dú)電路473a、473b。存儲(chǔ)器解碼器473包含多路復(fù)用器517。如通常已知的，比較器異步地操作和提供結(jié)果，即其可在任何時(shí)間改變狀態(tài)，且狀態(tài)變化與用于控制ADC斜坡代碼或RAM區(qū)塊存儲(chǔ)器的時(shí)鐘沒有關(guān)系。因此，在同步系統(tǒng)(例如成像器裝置)中，重要的是使信號(hào)流再同步。如圖6所示，脈沖控制區(qū)塊472包含三個(gè)緩沖器電路571、573、575。每一緩沖器電路571、573、575為信號(hào)傳播通過脈沖控制區(qū)塊472添加時(shí)鐘周期延遲。因此，為信號(hào)傳播通過脈沖控制區(qū)塊472添加三時(shí)鐘周期延遲。盡管描繪為具有三時(shí)鐘周期延遲，但可設(shè)計(jì)任何數(shù)量的延遲作為系統(tǒng)的一部分。脈沖控制區(qū)塊472在線467上接收比較器462的結(jié)果。使用線488上提供的時(shí)鐘信號(hào)和緩沖器電路571、573、575,脈沖控制區(qū)塊472將來自比較器462的異步信號(hào)轉(zhuǎn)換為同步信號(hào)，所述同步信號(hào)被提供到邏輯與電路511。邏輯與電路511還接收信號(hào)線484上的庫選擇信號(hào)。存儲(chǔ)器解碼器電路473基于從比較器接收的信號(hào)和庫選擇信號(hào)確定是否啟用存儲(chǔ)器位置以用于寫入存取，并基于所述確定而提供適當(dāng)信號(hào)。存儲(chǔ)器解碼器473包含多路復(fù)用器517,且除了從脈沖控制區(qū)塊472接收的信號(hào)外還接收讀取地址信號(hào)和庫信號(hào)。每一多路復(fù)用器517與存儲(chǔ)器位置474a、474b相關(guān)聯(lián)，并將信號(hào)提供到其相關(guān)聯(lián)的存儲(chǔ)器庫。來自每一多路復(fù)用器517的信號(hào)是寫入啟用信號(hào)、讀取啟用信號(hào)或空信號(hào)(例如，無信號(hào)或指示無啟用的信號(hào))。存儲(chǔ)器解碼器473還控制對(duì)RAM區(qū)塊463中的各個(gè)存儲(chǔ)器位置的存取。如上文指示，為了簡(jiǎn)單起見，圖5和6僅描繪一個(gè)ADC區(qū)塊(即，ADC461和RAM區(qū)塊463內(nèi)的相應(yīng)存儲(chǔ)器位置)，但表示多個(gè)此類ADC區(qū)塊。因而，盡管存儲(chǔ)器展示為單獨(dú)的存儲(chǔ)器位置474a、474b，但在本發(fā)明的一方面中，RAM區(qū)塊463中的所有存儲(chǔ)器位置474a、474b均是一個(gè)存儲(chǔ)器區(qū)塊的一部分。因此，提供到存儲(chǔ)器解碼器473的讀取地址信號(hào)和寫入信號(hào)指示存儲(chǔ)器區(qū)塊內(nèi)的特定位置。如果多路復(fù)用器517將寫入信號(hào)提供到存儲(chǔ)器位置474a、474b，那么存儲(chǔ)器474a、474b存儲(chǔ)線491上提供的數(shù)字斜坡代碼值信號(hào)。從存儲(chǔ)器位置474a、474b的讀取如下進(jìn)行。在讀取地址信號(hào)線486上提供讀取地址，所述讀取地址被提供到存儲(chǔ)器解碼器電路473。讀取地址指定RAM區(qū)塊463內(nèi)的哪個(gè)存儲(chǔ)器位置。解碼器電路473基于所述讀取地址信號(hào)和庫信號(hào)確定是否啟用存儲(chǔ)器庫中的存儲(chǔ)器位置以用于讀取存取，并基于所述確定而提供適當(dāng)信號(hào)。地址線486的數(shù)目取決于需要尋址的存儲(chǔ)器位置474a、474b對(duì)的數(shù)目。舉例來說，如圖3-6所表明，RAM區(qū)塊463對(duì)于每一ADC461具有一對(duì)存儲(chǔ)器位置474a、474b，但僅展示一對(duì)。圖7描繪表示圖3-6的電路的單寫入操作的時(shí)序圖。當(dāng)ADC461的輸出為邏輯高或真時(shí)(例如，比較器462翻轉(zhuǎn))，三個(gè)時(shí)鐘周期之后啟用存儲(chǔ)器以用于寫入。當(dāng)啟用存儲(chǔ)器時(shí)，將斜坡值信號(hào)的值存儲(chǔ)在存儲(chǔ)器位置中。在圖7中，描繪四個(gè)信號(hào)時(shí)鐘信號(hào)("clk")、比較器輸出信號(hào)("COmp_op")、庫X寫入信號(hào)("bankX_We")和ADC斜坡代碼值信號(hào)("ADC代碼")。比較器輸出信號(hào)compjn表示比較器的狀態(tài)。當(dāng)來自像素的模擬信號(hào)大于來自斜坡電路的模擬信號(hào)時(shí)(假定斜坡信號(hào)方向?yàn)樽钚〉阶畲?，于是比較器提供邏輯假或低信號(hào)。當(dāng)來自像素的信號(hào)等于或小于來自斜坡電路的信號(hào)時(shí)，于是比較器提供邏輯真或高信號(hào)。庫X寫入信號(hào)指示是否啟用庫X內(nèi)的位置以用于存儲(chǔ)數(shù)據(jù)。在具有兩個(gè)庫(例如，庫0—一由存儲(chǔ)器位置474a組成或者庫1—一由存儲(chǔ)器位置474b組成)的存儲(chǔ)器系統(tǒng)中，出于描繪目的而假定所述庫中的一者(例如，庫0)先前已被選擇作為待寫入的庫。另一庫(例如，庫1)先前已被選擇作為待讀取的庫。圖7中未展示用于庫1的操作的信號(hào)。ADC數(shù)字代碼值信號(hào)是提供到比較器的模擬斜坡信號(hào)的數(shù)字表示形式。盡管將本發(fā)明描述為對(duì)存儲(chǔ)器庫交替地進(jìn)行寫入/讀取，但本發(fā)明并不限于此。在預(yù)期的實(shí)施例中，在由脈沖控制區(qū)塊472再同步之后，比較器輸出的上升邊緣針對(duì)去往RAM474a、474b的相應(yīng)信號(hào)線而產(chǎn)生稍許大于一個(gè)周期長(zhǎng)的寫入控制脈沖bankX—wc。舉例來說，如圖7中所見，單寫入操作的操作在時(shí)間t0處開始，此時(shí)比較器輸出comp-叩翻轉(zhuǎn)，從而指示已識(shí)別到模擬像素信號(hào)的數(shù)字表示形式。三個(gè)時(shí)鐘周期之后，在時(shí)間t3處，產(chǎn)生bankX—we并啟用庫X中的存儲(chǔ)器位置以用于寫入。X的值取決于此時(shí)正向什么存儲(chǔ)器庫進(jìn)行寫入。舉例來說，如果正向存儲(chǔ)器庫0(例如，存儲(chǔ)器位置474a)進(jìn)行寫入，那么X對(duì)應(yīng)于存儲(chǔ)器庫O(例如，存儲(chǔ)器位置474a)的邏輯表示形式。在時(shí)間t3處，此時(shí)的數(shù)字斜坡代碼值被寫入到存儲(chǔ)器位置474a。因此，從像素接收到的信號(hào)的數(shù)字表示形式存儲(chǔ)在存儲(chǔ)器位置474a中。圖8描繪表示由圖3-6的電路執(zhí)行的多寫入和讀取操作的時(shí)序圖。圖8描繪若干ADC處理從其各自相關(guān)聯(lián)像素接收的信號(hào)并將那些比較的結(jié)果提供到RAM區(qū)塊中的相關(guān)聯(lián)位置的邏輯信號(hào)的時(shí)序。在圖8中，描繪十四個(gè)信號(hào)時(shí)鐘信號(hào)("clk")、四個(gè)比較器輸出信號(hào)("comp—叩X")、四個(gè)庫寫入信號(hào)("bankl—weX)、ADC斜坡值信號(hào)("ADC代碼")、庫信號(hào)、ce信號(hào)、讀取地址和數(shù)據(jù)輸出信號(hào)。比較器輸出信號(hào)表示四個(gè)比較器輸出的各自狀態(tài)。當(dāng)來自像素的信號(hào)不對(duì)應(yīng)于來自斜坡電路的信號(hào)時(shí)，于是比較器提供邏輯假或低信號(hào)。當(dāng)來自像素的信號(hào)對(duì)應(yīng)于來自斜坡電路的信號(hào)時(shí)，于是比較器提供邏輯真或高信號(hào)。庫寫入信號(hào)指示是否啟用庫1內(nèi)的位置X以用于存儲(chǔ)數(shù)據(jù)。在具有兩個(gè)庫(例如，庫0和庫1)的存儲(chǔ)器系統(tǒng)中，出于描繪目的而假定所述庫中的一者(例如，庫l)先前已被選擇作為待寫入的庫。另一庫(例如，庫0)先前已被選擇作為待讀取的庫。圖8中未展示用于庫0的操作的信號(hào)。因?yàn)閳D4-6描繪具有四組存儲(chǔ)器位置474a、474b的RAM區(qū)塊463，所以庫寫入信號(hào)X指示啟用所述四組存儲(chǔ)器位置中的哪一者以用于存儲(chǔ)數(shù)據(jù)。在預(yù)期的實(shí)施例中，在再同步之后，比較器輸出的上升邊緣經(jīng)轉(zhuǎn)換為一個(gè)周期長(zhǎng)的脈沖，其用作針對(duì)去往RAM474a、474b的相應(yīng)信號(hào)線的寫入控制。多寫入操作的操作在時(shí)間tO處開始，此時(shí)來自第一ADC461的比較器輸出翻轉(zhuǎn)，從而指示已識(shí)別到從第一像素接收的信號(hào)的數(shù)字表示形式。三個(gè)時(shí)鐘周期之后，在時(shí)間t3處，啟用庫1中的第一位置存儲(chǔ)器位置474a以用于寫入。在時(shí)間t3處，此時(shí)的數(shù)字代碼值被寫入到第一存儲(chǔ)器位置474a。因此，從像素接收的信號(hào)的數(shù)字表示形式存儲(chǔ)在第一存儲(chǔ)器位置474a中。此外，在時(shí)間tl處，來自第二、第三和第四ADC461的比較器輸出翻轉(zhuǎn)，從而指示已識(shí)別到從第二、第三和第四像素接收的各自信號(hào)的數(shù)字表示形式。三個(gè)時(shí)鐘周期之后，在時(shí)間t4處，啟用庫1中的第二、第三和第四存儲(chǔ)器位置474a以用于寫入。在時(shí)間t4處，此時(shí)的斜坡值被寫入到第二、第三和第四存儲(chǔ)器位置474a。因此，從第二、第三和第四像素接收的信號(hào)的數(shù)字表示形式存儲(chǔ)在第二、第三和第四存儲(chǔ)器位置474a中。圖8還描繪表示圖3-6的電路的多讀取操作的時(shí)序圖。舉例來說，讀取操作的操作在時(shí)間tO處開始且?guī)煨盘?hào)為邏輯低(即，0)，此時(shí)與啟用庫1以用于寫入大體上同時(shí)啟用庫0以用于讀取。在時(shí)間t0處，線484上提供的庫選擇信號(hào)啟用與存儲(chǔ)器位置474b相關(guān)聯(lián)的緩沖器499以使線存儲(chǔ)器位置474b與各自線485隔離。庫選擇信號(hào)還將存儲(chǔ)器位置474b耦合到各自緩沖器492。在時(shí)間tl處，當(dāng)在ce信號(hào)線482上提供ce信號(hào)時(shí)，從存儲(chǔ)器位置(例如，存儲(chǔ)器位置474b)讀取數(shù)據(jù)，且通過其相關(guān)聯(lián)的多路復(fù)用器490和緩沖器492而將數(shù)據(jù)提供到線444從而到達(dá)下游電路。在提供存儲(chǔ)器位置的讀取地址之后的一個(gè)時(shí)鐘周期中，從所存儲(chǔ)的存儲(chǔ)器位置將數(shù)據(jù)提供到下游。圖10描繪根據(jù)本發(fā)明另一示范性實(shí)施例的包含有源像素傳感器陣列的信號(hào)處理系統(tǒng)1200。信號(hào)處理系統(tǒng)1200在若干方面不同于圖3的系統(tǒng)400，下文更詳細(xì)地描述所述若干方面。APS系統(tǒng)1200包含連接到讀出電路1242的像素陣列230。讀出電路1242與讀出電路342(圖3)的不同之處在于，此實(shí)施例的讀出電路1242使用一個(gè)ADC461對(duì)來自像素陣列230的兩個(gè)列和兩個(gè)行而不是像素陣列230的兩個(gè)列和單個(gè)行的模擬信號(hào)進(jìn)行讀出和數(shù)字轉(zhuǎn)換。此外，存在與每一ADC461相關(guān)聯(lián)的兩對(duì)存儲(chǔ)器位置，每對(duì)存儲(chǔ)器位置處于各自存儲(chǔ)器庫(0、1)中用于存儲(chǔ)表示來自像素列中的各自一者的轉(zhuǎn)換結(jié)果的數(shù)字代碼。若干對(duì)存儲(chǔ)器位置在RAM區(qū)塊中分組在一起。讀出電路1242包含多個(gè)模擬-數(shù)字轉(zhuǎn)換器461;兩對(duì)存儲(chǔ)位置1274a、1274b和1274c、1274d，其在與每一ADC461相關(guān)聯(lián)的隨機(jī)存取存儲(chǔ)器(RAM)區(qū)塊1263的各自庫(0、1)內(nèi)；以及數(shù)據(jù)路徑444，其接收RAM區(qū)塊1263中所存儲(chǔ)的數(shù)字值并將所述數(shù)字值供應(yīng)到下游處理電路。每一ADC461耦合到像素陣列230的一對(duì)列349和一對(duì)行348，并從所述列349和所述行348接收像素信號(hào)。如果像素陣列230被認(rèn)為是多個(gè)奇列和偶列，那么所述對(duì)像素列349將由"奇"和"偶"列349組成(如圖10中描繪)。如果像素陣列230被認(rèn)為是多個(gè)奇行和偶行，那么所述對(duì)像素行348將由"奇"禾Q"偶"行348組成(如圖10中描繪)。將ADC461耦合到兩個(gè)列349的信號(hào)線469經(jīng)展示為單個(gè)線，且僅表示如何組合信號(hào)路徑。舉例來說，兩個(gè)列信號(hào)路徑可被多路復(fù)用到每一ADC461。應(yīng)了解，雖然圖IO所示的示范性實(shí)施例對(duì)于每一ADC461具有兩個(gè)像素列，但也可能使每一ADC461處理兩個(gè)以上像素列且具有兩個(gè)以上相關(guān)聯(lián)存儲(chǔ)器位置用于分別存儲(chǔ)表示列信號(hào)的數(shù)字值。RAM區(qū)塊1263的大小取決于所需的結(jié)構(gòu)。在圖10實(shí)施例中，ADC1261在兩個(gè)列和兩個(gè)行之間多路復(fù)用，且RAM區(qū)塊1263對(duì)于每一ADC461具有處于RAM區(qū)塊1263內(nèi)的兩對(duì)相關(guān)聯(lián)存儲(chǔ)器位置。如圖10中所見，RAM區(qū)塊1263與四個(gè)ADC461相關(guān)聯(lián)。因而，至少八對(duì)相關(guān)聯(lián)存儲(chǔ)器位置處于RAM區(qū)塊1263中。每一存儲(chǔ)器位置的大小取決于需要存儲(chǔ)的信息的大小。常規(guī)上，由ADC461產(chǎn)生的數(shù)字代碼為十二位長(zhǎng)。舉例來說，為了有效，RAM區(qū)塊1263至少具有用于存儲(chǔ)針對(duì)共享列的數(shù)目的斜坡值(下文進(jìn)一步論述)的數(shù)字表示形式的存儲(chǔ)器位那樣多的存儲(chǔ)器位。在圖10實(shí)施例中，在從像素陣列230讀出信號(hào)期間，ADC461從像素350逐行接收信號(hào)，如此項(xiàng)技術(shù)中已知的。當(dāng)兩個(gè)列349共享ADC461時(shí)，在不同時(shí)間處理來自兩個(gè)列349和兩個(gè)行的信號(hào)。舉例來說，對(duì)于選定的行，每一ADC461大體上同時(shí)從奇行348的其各自奇列349中的像素350接收信號(hào)并對(duì)所述信號(hào)進(jìn)行處理。在不同(在前或隨后)時(shí)間，每一ADC461大體上同時(shí)從奇行348的其各自偶列349中的像素350接收信號(hào)并對(duì)所述信號(hào)進(jìn)行處理。在不同(在前或隨后)時(shí)間，每一ADC461大體上同時(shí)從偶行348的其各自奇列349中的像素350接收信號(hào)并對(duì)所述信號(hào)進(jìn)行處理。在不同(在前或隨后)時(shí)間，每一ADC461大體上同時(shí)從偶行348的其各自偶列349中的像素350接收信號(hào)并對(duì)所述信號(hào)進(jìn)行處理。在像素信號(hào)由ADC461處理之后，將所得信號(hào)存儲(chǔ)在區(qū)塊1263的相關(guān)聯(lián)存儲(chǔ)器位置中。舉例來說，將表示來自奇列349和奇行348中的像素350的信號(hào)的數(shù)字信號(hào)存儲(chǔ)在存儲(chǔ)器位置1274a中；將表示來自偶列349和奇行348中的像素350的信號(hào)的數(shù)字信號(hào)存儲(chǔ)在存儲(chǔ)器位置1274b中；將表示來自奇列349和偶行348中的像素350的信號(hào)的數(shù)字信號(hào)存儲(chǔ)在存儲(chǔ)器位置1274c中；且將表示來自偶列349和偶行348中的像素350的信號(hào)的數(shù)字信號(hào)存儲(chǔ)在存儲(chǔ)器位置1274d中。圖11相對(duì)于一個(gè)ADC461信號(hào)處理電路和RAM區(qū)塊1263的相關(guān)聯(lián)部分更詳細(xì)地展示圖10的讀出電路1242。如圖ll中所見，讀出電路1242包含ADC461、RAM區(qū)塊1263、數(shù)據(jù)路徑444和斜坡電路信號(hào)產(chǎn)生480。ADC461包含ADC比較器462。ADC461在線469上從相關(guān)聯(lián)的列349(圖10)接收模擬像素信號(hào)。如上文指示，ADC461交替地從其兩個(gè)相關(guān)聯(lián)的列(即，偶列和奇列)以及兩個(gè)相關(guān)聯(lián)的行(即，偶行和奇行)中的一者接收信號(hào)，將模擬像素信號(hào)與逐步增加的斜坡信號(hào)進(jìn)行比較，直到檢測(cè)到匹配為止。斜坡比較信號(hào)值在線483上提供到ADC461。當(dāng)從像素接收的模擬信號(hào)的值小于斜坡值信號(hào)時(shí)，比較器462在線467上提供邏輯"假"信號(hào)(例如，邏輯"低")。當(dāng)模擬信號(hào)的值不小于斜坡值信號(hào)時(shí)，比較器462"翻轉(zhuǎn)"并在線467上提供邏輯"真"(例如，邏輯"高")信號(hào)。再次參看圖11，RAM區(qū)塊1263包含脈沖控制區(qū)塊1272、(分別)四個(gè)存儲(chǔ)器地址解碼器I273a、1273b、1273c、1273d、四個(gè)存儲(chǔ)器位置1274a、1274b,1274c、1274d以及數(shù)據(jù)多路復(fù)用器("MUX")1290。每一RAM區(qū)塊1263具有兩對(duì)存儲(chǔ)器位置474a、474c和474b、474d用于存儲(chǔ)來自與ADC461相關(guān)聯(lián)的一對(duì)列中的兩個(gè)行的信號(hào)。兩個(gè)存儲(chǔ)器位置是第一存儲(chǔ)器庫(0)的一部分，且其它存儲(chǔ)器位置是第二存儲(chǔ)器庫(1)的一部分。每一存儲(chǔ)器庫對(duì)應(yīng)于來自奇行中的奇列和偶列的像素信號(hào)或來自偶行中的奇列和偶列的像素信號(hào)。因此，舉例來說，庫0(例如，存儲(chǔ)器位置1274a和1274b)包含用于來自與ADC461相關(guān)聯(lián)的奇行中的奇列和偶列的像素的每一者的存儲(chǔ)器存儲(chǔ)位置，而庫1(例如，存儲(chǔ)器位置1274c和1274d)包含用于來自與ADC461相關(guān)聯(lián)的偶行中的奇列和偶列的像素的存儲(chǔ)器存儲(chǔ)位置。RAM區(qū)塊1263接收信號(hào)線467上的來自比較器462的邏輯信號(hào)、信號(hào)線484上的庫選擇信號(hào)和信號(hào)線485上的表示模擬斜坡信號(hào)的數(shù)字化代碼。RAM區(qū)塊463還接收線486上的讀取地址信號(hào)、線488上的時(shí)鐘信號(hào)和線482上的讀取信號(hào)(S卩，ce信號(hào))。RAM區(qū)塊463在數(shù)據(jù)路徑444上將數(shù)據(jù)提供到下游電路。斜坡電路480在信號(hào)線483上提供全局斜坡信號(hào)(例如，模擬電平信號(hào))且在信號(hào)線485上提供全局?jǐn)?shù)字代碼。如已知的，斜坡信號(hào)產(chǎn)生電路480提供多個(gè)參考模擬值電平和相應(yīng)的數(shù)字代碼，其通常以最小值電平開始并增加到最大值電平(或反之亦然)。注意到，斜坡信號(hào)產(chǎn)生電路480在線483上提供模擬斜坡信號(hào)，且在指定的延遲(例如，三個(gè)時(shí)鐘周期)之后，在線485上提供相應(yīng)的數(shù)字代碼。此延遲可依據(jù)特定電路實(shí)施方案而變化。脈沖控制區(qū)塊1272與各自存儲(chǔ)器解碼器1273a、1273b、1273c、1273d—起控制對(duì)存儲(chǔ)器位置1274a、1274b、1274c、1274d的寫入存取。存儲(chǔ)器位置1274a、1274b分別存儲(chǔ)表示來自奇行中的奇和偶列像素的模擬信號(hào)的一組數(shù)字代碼。存儲(chǔ)器位置1274c、1274d分別存儲(chǔ)表示來自偶行中的奇和偶列像素的模擬信號(hào)的一組數(shù)字代碼。當(dāng)脈沖控制區(qū)塊1272在線467上從比較器462接收真信號(hào)時(shí)，三個(gè)時(shí)鐘周期之后提供在線485上且進(jìn)而提供在線491上的數(shù)字代碼數(shù)據(jù)依據(jù)線484上提供的庫信號(hào)和線1297上提供的行信號(hào)而存儲(chǔ)在存儲(chǔ)器位置1274a、1274b、1274c、1274d的一者中。斜坡代碼數(shù)據(jù)是由比較器462進(jìn)行比較的像素輸出信號(hào)的相應(yīng)數(shù)字表示形式。線484上提供的庫信號(hào)被提供到緩沖器499，所述緩沖器499充當(dāng)線491上的開關(guān)。當(dāng)庫信號(hào)被提供到緩沖器499中的一者且所述信號(hào)被提供并反轉(zhuǎn)到其它緩沖器499時(shí)，于是存儲(chǔ)器位置1274a、1274b、1274c、1274d根據(jù)庫信號(hào)的邏輯狀態(tài)而同時(shí)相互排斥地耦合到線485上提供的斜坡值信號(hào)。如上文指示，存儲(chǔ)器庫中的一者被啟用以用于讀出，而另一者被啟用以用于寫入。因而，在線484上提供到脈沖控制區(qū)塊472的庫信號(hào)還被提供到多路復(fù)用器490。在一個(gè)示范性實(shí)施例中，一次讀出庫中的一個(gè)位置。舉例來說，如果選擇庫1，那么選擇1274c以用于讀出。在另一示范性實(shí)施例中，一次讀出一庫。舉例來說，如果選擇庫1，那么選擇1274c和1274d以用于讀出，其中輸出被交錯(cuò)或連接。多路復(fù)用器1290依據(jù)如線486上的讀取地址信號(hào)所確定的哪個(gè)存儲(chǔ)器庫(例如，庫0、庫l)以及哪個(gè)存儲(chǔ)器位置被啟用以用于讀出，來切換排斥地通過各自線491將存儲(chǔ)器位置1274a或1274b或1274c或1274d耦合到緩沖器492。因此，如果存儲(chǔ)器庫0被啟用以用于讀出且線486上提供的讀取地址信號(hào)指示存儲(chǔ)器位置1274a用于讀出，那么多路復(fù)用器1290通過其相關(guān)聯(lián)的線491將存儲(chǔ)器庫1274a耦合到緩沖器492，且緩沖器499不將存儲(chǔ)器庫1274b、1274c、1274d耦合到線485。同時(shí)，多路復(fù)用器1290通過其相關(guān)聯(lián)的線491將存儲(chǔ)器位置1274b、1274c、1274d從緩沖器492處解除耦合。大體上同時(shí)，依據(jù)線467上的信號(hào)的值而定，啟用庫1以用于寫入信號(hào)線485上的數(shù)字代碼值。存儲(chǔ)在緩沖器492中的信號(hào)響應(yīng)于線482上提供的ce信號(hào)而選擇性地提供到線444。線444上的信號(hào)被提供到下游以由其它電路進(jìn)一步處理。圖12更詳細(xì)地展示RAM區(qū)塊1263的脈沖控制區(qū)塊1272和存儲(chǔ)器解碼器1273。脈沖控制區(qū)塊1272包含緩沖器571、573、575、四個(gè)與電路1211和四個(gè)與電路1213。盡管在圖12中被描繪為單獨(dú)元件，但在某些實(shí)施方案中，脈沖控制區(qū)塊1272和存儲(chǔ)器解碼器1273a、1273b可構(gòu)成為單個(gè)電路的一部分。脈沖控制區(qū)塊1272在線467上接收比較器462的結(jié)果。使用線488上提供的時(shí)鐘信號(hào)和緩沖器電路571、573、575，脈沖控制區(qū)塊1272將來自比較器462的異步信號(hào)轉(zhuǎn)換為同步信號(hào)，所述同步信號(hào)被提供到邏輯與電路1211。邏輯與電路1211還接收信號(hào)線484上的庫選擇信號(hào)。存儲(chǔ)器解碼器1273基于從比較器接收的信號(hào)和庫選擇信號(hào)而確定是否啟用存儲(chǔ)器位置以用于寫入存取，并基于所述確定而提供適當(dāng)信號(hào)。存儲(chǔ)器解碼器1273包含多路復(fù)用器1217,且除了從脈沖控制區(qū)塊1272接收的信號(hào)外還接收讀取地址信號(hào)、庫信號(hào)和行信號(hào)。與電路1213接收線486上的讀取地址信號(hào)和線1297上的行信號(hào)，所述信號(hào)分別同時(shí)進(jìn)行與運(yùn)算，且將結(jié)果提供到相關(guān)聯(lián)的多路復(fù)用器1217。每一多路復(fù)用器1217與存儲(chǔ)器位置1274a、1274b、1274c、1274d相關(guān)聯(lián)，并將信號(hào)提供到其相關(guān)聯(lián)的存儲(chǔ)器庫。來自每一多路復(fù)用器1217的信號(hào)是寫入啟用信號(hào)、讀取啟用信號(hào)或空信號(hào)(例如，無信號(hào)或指示無啟用的信號(hào))。以與上文所描述的類似方式進(jìn)行對(duì)存儲(chǔ)器位置1274a、1274b、1274c、1274d的讀取和寫入，唯一顯著不同之處是確定正對(duì)哪個(gè)行進(jìn)行讀取或?qū)懭?。存?chǔ)器解碼器1273還控制對(duì)RAM區(qū)塊1263中的各個(gè)存儲(chǔ)器位置的存取。為了簡(jiǎn)單起見，圖11和12僅描繪一個(gè)ADC區(qū)塊(即，ADC461和RAM區(qū)塊1263內(nèi)的相應(yīng)存儲(chǔ)器位置)，但表示多個(gè)此類ADC區(qū)塊。因而，盡管存儲(chǔ)器經(jīng)展示為單獨(dú)的存儲(chǔ)器位置1274a、1274b、1274c、1274d，但在本發(fā)明的一方面中，RAM區(qū)塊1263中的所有存儲(chǔ)器位置1274a、1274b、1274c、1274d均是一個(gè)存儲(chǔ)器區(qū)塊的一部分。因此，提供到存儲(chǔ)器解碼器1273的讀取地址信號(hào)和寫入信號(hào)指示存儲(chǔ)器區(qū)塊內(nèi)的特定位置。如果多路復(fù)用器1217將寫入信號(hào)提供到存儲(chǔ)器位置1274a、1274b，那么存儲(chǔ)器1274a、1274b存儲(chǔ)線491上提供的數(shù)字斜坡代碼值信號(hào)。圖9展示系統(tǒng)1100，其是經(jīng)修改以包含含有如圖3-8和相關(guān)聯(lián)論述所例示的讀出系統(tǒng)的成像裝置400的典型處理器系統(tǒng)。所述系統(tǒng)示范性表示具有可包含圖像傳感器裝置的數(shù)字電路的系統(tǒng)。在不作限制的情況下，此類系統(tǒng)可包含計(jì)算機(jī)系統(tǒng)、相機(jī)系統(tǒng)、掃描儀、機(jī)器視覺、車輛導(dǎo)航、視頻電話、監(jiān)視系統(tǒng)、自動(dòng)聚焦系統(tǒng)、星象跟蹤儀系統(tǒng)、運(yùn)動(dòng)檢測(cè)系統(tǒng)、圖象穩(wěn)定化系統(tǒng)和其它圖像獲取或處理系統(tǒng)。系統(tǒng)1100(例如，相機(jī)系統(tǒng))通常包括中央處理單元(CPU)1110(例如微處理器)，其經(jīng)由總線1170而與輸入/輸出(I/O)裝置1150通信。成像裝置400也經(jīng)由總線1170而與CPU1110通信。系統(tǒng)IIOO還包含隨機(jī)存取存儲(chǔ)器(RAM)1160，且可包含可移除存儲(chǔ)器1130(例如快閃存儲(chǔ)器)，其也經(jīng)由總線1170而與CPU1110通信。成像裝置400可與處理器(例如，CPU、數(shù)字信號(hào)處理器或微處理器)組合，其中單個(gè)集成電路上或與處理器不同的芯片上具有或不具有存儲(chǔ)器存儲(chǔ)裝置。應(yīng)了解，本發(fā)明的其它實(shí)施例包含一種制造電路IIOO的方法。舉例來說，在一個(gè)示范性實(shí)施例中，一種制造CMOS讀出電路的方法包含以下步驟使用已知的半導(dǎo)體制作技術(shù)在襯底的對(duì)應(yīng)于單個(gè)集成電路的部分上方提供如上所述的至少一像素陣列和讀出電路442(圖5)。ADC和存儲(chǔ)器的共享使用減小了讀出電路的大小。通過使用SRAM存儲(chǔ)器代替DRAM存儲(chǔ)器，還通過減小存儲(chǔ)器所需的物理空間而減小了讀出電路的大小。還通過消除對(duì)相關(guān)聯(lián)的更新電路的需要而減小含有存儲(chǔ)器的電路的大小。使用SRAM還通過不必花費(fèi)時(shí)間執(zhí)行更新操作而增加讀出電路的操作速度。雖然已參照特定示范性實(shí)施例描述和說明了本發(fā)明，但應(yīng)了解，可在不脫離本發(fā)明精神和范圍的情況下作出許多修改和替代。舉例來說，盡管相對(duì)于在兩個(gè)列之間共享的單個(gè)ADC和相關(guān)聯(lián)存儲(chǔ)器而展示了本發(fā)明，但本發(fā)明并不打算限于此。ADC和相關(guān)聯(lián)的存儲(chǔ)器可適于由兩個(gè)或兩個(gè)以上的任何數(shù)目的像素陣列列共享。以上描述內(nèi)容中展示的每一信號(hào)線均是表示性的且可表示多個(gè)信號(hào)線，例如總線(例如地址或數(shù)字代碼總線)。因此，不應(yīng)認(rèn)為本發(fā)明受前述描述內(nèi)容限制，而是本發(fā)明僅由權(quán)利要求書的范圍限制。權(quán)利要求1.一種用于成像裝置的讀出電路，其包括模擬-數(shù)字轉(zhuǎn)換電路，其經(jīng)耦合以從像素陣列的多個(gè)列接收像素信號(hào)；以及存儲(chǔ)器，其選擇性地耦合到所述模擬-數(shù)字電路且具有用于分別存儲(chǔ)表示所述存儲(chǔ)器陣列的所述多個(gè)列上的信號(hào)的數(shù)字信號(hào)的多個(gè)存儲(chǔ)器位置。2.根據(jù)權(quán)利要求l所述的讀出電路，其中所述存儲(chǔ)器進(jìn)一步包括第一和第二存儲(chǔ)器位置，所述第一和第二存儲(chǔ)器位置適于每次相互排斥地啟用以用于寫入操作。3.根據(jù)權(quán)利要求2所述的讀出電路，其中所述第一和第二存儲(chǔ)器位置適于每次相互排斥地啟用以用于讀取操作。4.根據(jù)權(quán)利要求3所述的讀出電路，其中當(dāng)所述第一和第二存儲(chǔ)器位置中的一者適于用于讀取操作時(shí)，所述第一和第二存儲(chǔ)器位置中的另一者適于用于寫入操作。5.根據(jù)權(quán)利要求4所述的讀出電路，其中所述第一和第二存儲(chǔ)器位置處于不同的存儲(chǔ)器庫中。6.—種用于成像裝置的讀出電路，其包括模擬-數(shù)字轉(zhuǎn)換電路，其耦合到像素陣列的第一列中的像素并耦合到所述像素陣列的第二列中的第二像素；以及存儲(chǔ)器，其選擇性地耦合到所述模擬-數(shù)字電路且具有用于分別存儲(chǔ)表示來自所述第一和第二像素的信號(hào)的數(shù)字信號(hào)的第一和第二存儲(chǔ)器位置。7.根據(jù)權(quán)利要求6所述的讀出電路，其中所述第一和第二存儲(chǔ)器位置處于不同的存儲(chǔ)器庫中。8.根據(jù)權(quán)利要求7所述的讀出電路，其中所述第一和第二存儲(chǔ)器位置適于相互排斥地啟用以用于寫入操作。9.根據(jù)權(quán)利要求7所述的讀出電路，其進(jìn)一步包括第二模擬-數(shù)字轉(zhuǎn)換電路，其耦合到所述像素陣列的第三列中的第三像素并耦合到所述像素陣列的第四列中的第四像素，其中所述存儲(chǔ)器包括用于分別存儲(chǔ)表示來自所述第三和第四像素的信號(hào)的數(shù)字信號(hào)的第三和第四存儲(chǔ)器位置。10.根據(jù)權(quán)利要求9所述的讀出電路，其中所述第三和第四存儲(chǔ)器位置處于不同的存儲(chǔ)器庫中。11.根據(jù)權(quán)利要求9所述的讀出電路，其中所述第三存儲(chǔ)器位置適于在所述第一存儲(chǔ)器位置被啟用以用于寫入操作的大體上同時(shí)被啟用以用于寫入操作，所述第三存儲(chǔ)器位置適于在所述第一存儲(chǔ)器位置被啟用以用于讀取操作的大體上同時(shí)被啟用以用于讀取操作。12.—種用于CMOS成像裝置的讀出電路，其包括-多個(gè)模擬-數(shù)字轉(zhuǎn)換電路，其每一者耦合到像素陣列的多個(gè)列線以及多個(gè)存儲(chǔ)器位置，所述存儲(chǔ)器位置用于分別存儲(chǔ)表示所述列線上的模擬信號(hào)值的數(shù)字?jǐn)?shù)據(jù)。13.根據(jù)權(quán)利要求12所述的讀出電路，其中所述多個(gè)存儲(chǔ)器位置處于第一和第二存儲(chǔ)器庫中。14.根據(jù)權(quán)利要求13所述的讀出電路，其中所述第一和第二存儲(chǔ)器庫中的一者被啟用以用于讀取操作，大體上同時(shí)所述第一和第二存儲(chǔ)器庫中的另一者被啟用以用于寫入操作。15.—種用于成像裝置的讀出電路，其包括多個(gè)模擬-數(shù)字轉(zhuǎn)換電路，每一電路分別耦合到像素陣列中的相關(guān)聯(lián)第一像素列和相關(guān)聯(lián)第二像素列；以及斜坡信號(hào)產(chǎn)生器，其耦合到所述多個(gè)模擬-數(shù)字轉(zhuǎn)換電路，所述產(chǎn)生器將共同斜坡比較信號(hào)提供到每一模擬-數(shù)字轉(zhuǎn)換電路。16.根據(jù)權(quán)利要求15所述的讀出電路，其中所述斜坡信號(hào)產(chǎn)生器能夠?qū)?duì)應(yīng)于所述斜坡比較信號(hào)的電平的數(shù)字代碼信號(hào)提供到所述多個(gè)模擬-數(shù)字轉(zhuǎn)換電路。17.根據(jù)權(quán)利要求16所述的讀出電路，其中所述斜坡信號(hào)產(chǎn)生器能夠在第一時(shí)間周期期間提供所述斜坡比較信號(hào)且在第二時(shí)間周期期間提供所述數(shù)字代碼信號(hào)。18.根據(jù)權(quán)利要求17所述的讀出電路，其中每一模擬-數(shù)字轉(zhuǎn)換電路進(jìn)一步包括模擬-數(shù)字比較器，其用于將所述斜坡比較信號(hào)與從列上的像素接收的信號(hào)進(jìn)行比較，并用于提供指示所述比較的結(jié)果的邏輯信號(hào)。19.根據(jù)權(quán)利要求18所述的讀出電路，其中每一模擬-數(shù)字轉(zhuǎn)換電路進(jìn)一步包括延遲邏輯區(qū)塊，其用于使所述邏輯信號(hào)與所述數(shù)字代碼信號(hào)同步。20.—種用于成像裝置的讀出電路，其包括第一存儲(chǔ)器位置，其連接到所述模擬-數(shù)字電路并存儲(chǔ)從像素陣列中的第一像素接收的第一模擬信號(hào)的數(shù)字表示形式；第二存儲(chǔ)器位置，其連接到模擬-數(shù)字電路并存儲(chǔ)從像素陣列中的第二像素接收的第二模擬信號(hào)的數(shù)字表示形式；以及控制器，其用于將控制信號(hào)提供到所述第一和第二存儲(chǔ)器位置，使得所述存儲(chǔ)器位置中的一者被啟用以用于寫入，且大體上同時(shí)所述存儲(chǔ)器位置中的另一者被啟用以用于讀取。21.根據(jù)權(quán)利要求20所述的用于成像裝置的讀出電路，其中所述第一像素處于所述像素陣列的第一列中，且所述第二像素處于所述像素陣列的第二列中。22.根據(jù)權(quán)利要求21所述的用于成像裝置的讀出電路，其進(jìn)一步包括-多路復(fù)用器，其耦合到所述第一和第二存儲(chǔ)器位置以便每次選擇性地啟用所述第一和第二存儲(chǔ)器位置中的一者以用于將所存儲(chǔ)的值輸出到下游電路。23.—種用于成像裝置的讀出電路，其包括比較器，其用于選擇性地將來自至少第一和第二列中的像素的模擬信號(hào)與比較信號(hào)進(jìn)行比較；延遲電路，其用于使所述模擬信號(hào)與所述模擬信號(hào)的相應(yīng)數(shù)字表示形式同步；第一存儲(chǔ)器位置，其用于存儲(chǔ)來自第一列中的像素的模擬信號(hào)的數(shù)字表示形式；第二存儲(chǔ)器位置，其用于存儲(chǔ)來自第二列中的像素的模擬信號(hào)的數(shù)字表示形式；以及控制器，其用于將控制信號(hào)提供到所述第一和第二存儲(chǔ)器位置，使得所述存儲(chǔ)器位置中的一者被啟用以用于寫入，且大體上同時(shí)所述存儲(chǔ)器位置中的另一者被啟用以用于讀取。24.根據(jù)權(quán)利要求23所述的讀出電路，所述第一存儲(chǔ)器位置是第一存儲(chǔ)器庫的一部分，且所述第二存儲(chǔ)器位置是第二存儲(chǔ)器庫的一部分。25.—種用于成像裝置的讀出電路，其包括模擬-數(shù)字轉(zhuǎn)換電路，其經(jīng)耦合以從像素陣列的多個(gè)列和多個(gè)行接收像素信號(hào)；以及存儲(chǔ)器，其選擇性地耦合到所述模擬-數(shù)字電路且具有用于分別存儲(chǔ)表示所述存儲(chǔ)器陣列的所述多個(gè)列和行上的信號(hào)的數(shù)字信號(hào)的多個(gè)存儲(chǔ)器位置。26.根據(jù)權(quán)利要求25所述的讀出電路，其中所述存儲(chǔ)器進(jìn)一步包括第一和第二存儲(chǔ)器位置，所述第一和第二存儲(chǔ)器位置適于每次相互排斥地啟用以用于寫入操作。27.根據(jù)權(quán)利要求26所述的讀出電路，其中所述第一和第二存儲(chǔ)器位置適于每次相互排斥地啟用以用于讀取操作。28.根據(jù)權(quán)利要求27所述的讀出電路，其中當(dāng)所述第一和第二存儲(chǔ)器位置中的一者適于用于讀取操作時(shí)，所述第一和第二存儲(chǔ)器位置中的另一者適于用于寫入操作。29.根據(jù)權(quán)利要求26所述的讀出電路，其中所述第一和第二存儲(chǔ)器位置處于不同的存儲(chǔ)器庫中。30.—種從像素陣列讀出信號(hào)的方法，其包括選擇性地將模擬-數(shù)字轉(zhuǎn)換電路耦合到像素陣列中的多個(gè)像素列，且從所述多個(gè)像素列接收模擬像素信號(hào)；以及選擇性地將所述模擬-數(shù)字轉(zhuǎn)換電路耦合到存儲(chǔ)器中的多個(gè)存儲(chǔ)器位置，且將所述模擬像素信號(hào)的數(shù)字表示形式提供到所述多個(gè)存儲(chǔ)器位置。31.根據(jù)權(quán)利要求30所述的從像素陣列讀出信號(hào)的方法，其進(jìn)一步包括啟用第一群組存儲(chǔ)器位置以用于讀取操作，且大體上同時(shí)啟用第二群組存儲(chǔ)器位置以用于寫入操作。32.根據(jù)權(quán)利要求31所述的從像素陣列讀出信號(hào)的方法，其中所述第一群組存儲(chǔ)器位置處于第一庫中，且所述第二群組存儲(chǔ)器位置處于第二庫中。33.—種從像素陣列讀出信號(hào)的方法，其包括在第一存儲(chǔ)器位置中存儲(chǔ)來自模擬-數(shù)字電路的對(duì)從像素陣列中的第一像素接收的第一模擬信號(hào)的數(shù)字表示形式；在第二存儲(chǔ)器位置中存儲(chǔ)來自所述模擬-數(shù)字電路的對(duì)從所述像素陣列中的第二像素接收的第二模擬信號(hào)的數(shù)字表示形式；以及將控制信號(hào)提供到所述第一和第二存儲(chǔ)器位置，使得所述存儲(chǔ)器位置中的一者被啟用以用于寫入，且大體上同時(shí)所述存儲(chǔ)器位置中的另一者被啟用以用于讀取。34.根據(jù)權(quán)利要求33所述的從像素陣列讀出信號(hào)的方法，其中所述第一像素處于所述像素陣列的第一列中，且所述第二像素處于所述像素陣列的第二列中。35.根據(jù)權(quán)利要求34所述的從像素陣列讀出信號(hào)的方法，其進(jìn)一步包括以下步驟選擇性地將所述第一和第二存儲(chǔ)器位置耦合到下游電路且輸出所存儲(chǔ)的值。36.—種從像素陣列讀出信號(hào)的方法，其包括處理來自第一像素列中的第一像素的第一像素信號(hào)；將所述第一經(jīng)處理像素信號(hào)存儲(chǔ)在與模擬-數(shù)字電路相關(guān)聯(lián)的第一存儲(chǔ)器位置中；處理來自第二像素列中的第二像素的第二像素信號(hào)；將所述第二經(jīng)處理像素信號(hào)存儲(chǔ)在與所述模擬-數(shù)字電路相關(guān)聯(lián)的第二存儲(chǔ)器位置中；以及啟用所述第二存儲(chǔ)器位置以用于讀取，大體上同時(shí)啟用所述第一存儲(chǔ)器位置以用于寫入。37.根據(jù)權(quán)利要求36所述的讀取方法，啟用所述第二存儲(chǔ)器位置以用于寫入，大體上同時(shí)啟用所述第一存儲(chǔ)器位置以用于讀取。38.根據(jù)權(quán)利要求36所述的讀取方法，其中所述第一處理包括以下步驟-在所述模擬-數(shù)字電路中將所述第一模擬像素信號(hào)轉(zhuǎn)換為第一經(jīng)處理像素信號(hào)。39.根據(jù)權(quán)利要求38所述的讀取方法，其中所述轉(zhuǎn)換包括以下步驟將模擬比較信號(hào)與所述第一模擬像素信號(hào)進(jìn)行比較，并提供指示所述比較的結(jié)果的邏輯信號(hào)；以及當(dāng)所述邏輯信號(hào)為真時(shí)使所述比較信號(hào)的數(shù)字值的存儲(chǔ)同步。40.—種從像素陣列讀出信號(hào)的方法，其包括從第一多個(gè)像素列讀取第一多個(gè)模擬像素信號(hào)；提供共同比較信號(hào)；以及在各自多個(gè)比較器電路中將所述第一多個(gè)模擬信號(hào)與所述共同比較信號(hào)進(jìn)行比較，并提供指示所述比較的結(jié)果的各自邏輯信號(hào)。41.根據(jù)權(quán)利要求40所述的從像素陣列讀出信號(hào)的方法，其進(jìn)一步包括以下步驟從第一多個(gè)像素列讀取第二多個(gè)模擬像素信號(hào)；提供第二共同比較信號(hào)；以及在所述各自比較器電路中將所述第二多個(gè)模擬信號(hào)與所述第二共同比較信號(hào)進(jìn)行比較，并提供指示所述比較的結(jié)果的各自邏輯信號(hào)，其中每一所述比較器電路與所述第一多個(gè)列中的一者和所述第二多個(gè)列中的一者相關(guān)聯(lián)。42.根據(jù)權(quán)利要求41所述的從像素陣列讀出信號(hào)的方法，其進(jìn)一步包括以下步驟提供表示所述共同比較信號(hào)的共同數(shù)字值信號(hào)；使所述共同數(shù)字值信號(hào)與所述共同比較信號(hào)同步；啟用與每一比較器電路相關(guān)聯(lián)的各自第一存儲(chǔ)器位置以用于寫入；以及將所述數(shù)字值信號(hào)存儲(chǔ)在所述各自第一存儲(chǔ)器位置中。43.根據(jù)權(quán)利要求42所述的從像素陣列讀出信號(hào)的方法，其進(jìn)一步包括以下步驟啟用每一各自第一存儲(chǔ)器位置以用于寫入，大體上同時(shí)啟用與每一比較器電路相關(guān)聯(lián)的各自第二存儲(chǔ)器位置以用于讀取。44.一種形成像素陣列的方法，其包括以下步驟在襯底上方形成像素陣列；在所述襯底上方形成多個(gè)比較器電路，每一比較器電路選擇性地耦合到所述像素陣列中的第一和第二像素列；以及在所述襯底上方形成兩個(gè)存儲(chǔ)器庫，每一存儲(chǔ)器庫具有選擇性地耦合到所述比較器電路中的一者的存儲(chǔ)器位置。45.根據(jù)權(quán)利要求44所述的形成像素陣列的方法，其進(jìn)一步包括以下步驟在所述襯底上方形成斜坡電路；以及形成電路徑以用于將所述斜坡電路選擇性地耦合到所述多個(gè)比較器，用于將共同斜坡比較信號(hào)提供到所述比較器。46.根據(jù)權(quán)利要求45所述的形成像素陣列的方法，其進(jìn)一步包括以下步驟在所述襯底上方形成多個(gè)存儲(chǔ)器解碼器，每一存儲(chǔ)器解碼器與每一存儲(chǔ)器庫中的所述多個(gè)存儲(chǔ)器位置中的一者相關(guān)聯(lián)；以及形成電路徑以用于將所述存儲(chǔ)器解碼器選擇性地耦合到其相關(guān)聯(lián)的比較器，用于將所述存儲(chǔ)器解碼器選擇性地耦合到其相關(guān)聯(lián)的存儲(chǔ)器位置。47.根據(jù)權(quán)利要求46所述的形成像素陣列的方法，其進(jìn)一步包括以下步驟在所述襯底上方形成多個(gè)脈沖控制邏輯電路，每一脈沖控制邏輯電路與所述比較器中的一者和相關(guān)聯(lián)的存儲(chǔ)器解碼器對(duì)相關(guān)聯(lián)；以及形成電路徑以用于將所述脈沖邏輯控制電路選擇性地耦合到所述存儲(chǔ)器解碼器，用于將所述脈沖邏輯控制電路選擇性地耦合到所述相關(guān)聯(lián)的比較器。48.根據(jù)權(quán)利要求47所述的形成像素陣列的方法，其進(jìn)一步包括以下步驟在所述襯底上方形成多個(gè)多路復(fù)用器，每一多路復(fù)用器與所述比較器中的一者和相關(guān)聯(lián)的存儲(chǔ)器位置對(duì)相關(guān)聯(lián)；以及形成電路徑以用于將所述多路復(fù)用器選擇性地耦合到所述對(duì)存儲(chǔ)器位置，用于將所述多路復(fù)用器選擇性地耦合到下游電路。49.一種集成電路，其包括像素陣列；耦合到所述像素陣列的讀出電路，其包括模擬-數(shù)字轉(zhuǎn)換電路，其經(jīng)耦合以從像素陣列的多個(gè)列接收像素信號(hào)；以及存儲(chǔ)器，其選擇性地耦合到所述模擬-數(shù)字電路且具有用于存儲(chǔ)表示所述存儲(chǔ)器陣列的所述多個(gè)各自列上的信號(hào)的數(shù)字信號(hào)的多個(gè)存儲(chǔ)器位置。50.根據(jù)權(quán)利要求49所述的電路，其中所述存儲(chǔ)器進(jìn)一步包括第一和第二存儲(chǔ)器位置，所述第一和第二存儲(chǔ)器位置適于每次相互排斥地啟用以用于寫入操作。51.根據(jù)權(quán)利要求50所述的電路，其中所述第一和第二存儲(chǔ)器位置適于每次相互排斥地啟用以用于讀取操作。52.根據(jù)權(quán)利要求51所述的電路，其中當(dāng)所述第一和第二存儲(chǔ)器位置中的一者適于用于讀取操作時(shí)，所述第一和第二存儲(chǔ)器位置中的另一者適于用于寫入操作。53.根據(jù)權(quán)利要求52所述的電路，其中所述第一和第二存儲(chǔ)器位置處于不同的存儲(chǔ)器庫中。54.—種集成電路，其包括像素陣列；耦合到所述像素陣列的讀出電路，其包括比較器，其用于選擇性地將來自至少第一和第二列中的像素的模擬信號(hào)與比較信號(hào)進(jìn)行比較；延遲電路，其用于使所述模擬信號(hào)與所述模擬信號(hào)的相應(yīng)數(shù)字表示形式同歩；第一存儲(chǔ)器位置，其用于存儲(chǔ)來自第一列中的像素的模擬信號(hào)的數(shù)字表示形式；第二存儲(chǔ)器位置，其用于存儲(chǔ)來自第二列中的像素的模擬信號(hào)的數(shù)字表示形式；以及控制器，其用于將控制信號(hào)提供到所述第一和第二存儲(chǔ)器位置，使得所述存儲(chǔ)器位置中的一者被啟用以用于寫入，且大體上同時(shí)所述存儲(chǔ)器位置中的另一者被啟用以用于讀取。55.根據(jù)權(quán)利要求54所述的電路，其中所述第一存儲(chǔ)器位置是第一存儲(chǔ)器庫的一部分，且所述第二存儲(chǔ)器位置是第二存儲(chǔ)器庫的一部分。全文摘要本發(fā)明提供一種成像器的讀出電路，其使得能夠在所述成像器的多個(gè)列之間共享模擬-數(shù)字轉(zhuǎn)換器(ADC)。若干群組ADC共享單個(gè)存儲(chǔ)器區(qū)塊以用于存儲(chǔ)由所述ADC處理的信號(hào)。所述ADC處理從一群組像素列接收的信號(hào)，且在不同的時(shí)間，所述ADC處理來自另一群組像素列的信號(hào)。當(dāng)來自一列的所述經(jīng)處理信號(hào)中的一者正存儲(chǔ)在第一存儲(chǔ)器庫中時(shí)，先前經(jīng)處理且存儲(chǔ)在第二存儲(chǔ)器庫中的信號(hào)正被從存儲(chǔ)位置讀出到管線讀出過程并提供在下游以供進(jìn)一步處理。文檔編號(hào)H04N5/335GK101151884SQ200680010774公開日2008年3月26日申請(qǐng)日期2006年3月30日優(yōu)先權(quán)日2005年3月30日發(fā)明者格雷厄姆·基爾希申請(qǐng)人:美光科技公司