專利名稱：用于校正掩食或變暗的方法
技術(shù)領(lǐng)域：
本發(fā)明一般而言涉及CMOS圖像傳感器領(lǐng)域，更具體而言涉及具 有用于解決復(fù)位問題的抗掩食(anti-eclipse)電路的這種圖像傳感器。 該抗掩食電路與用于防止捕獲圖像中的不期望噪聲的列電路物理上分 離。
背景技術(shù)：
CMOS圖像傳感器的缺點(diǎn)是當(dāng)強(qiáng)光照射到像素陣列上時其對強(qiáng)光 的靈敏度。這種問題的典型示例是當(dāng)相機(jī)直接朝向太陽時，傳感器將 在圖像中輸出"黑色"太陽而不是明亮太陽.這種現(xiàn)象稱為掩食或變暗 (darkle )。 2003年6月27提交的Christina Phan等人的題為"CMOS Image Sensor Oversaturation Protection Circuit"美國專利申請 No.10/607,943解決了這個問題。參考圖1，示出了像素陣列10、列和 掩食電路20、以及關(guān)聯(lián)的二重采樣電路30,該現(xiàn)有技術(shù)需要在列和掩 食電路20中實(shí)施校準(zhǔn)。隨著像素節(jié)距越來越小，將單個列電路裝配到 單個像素的寬度內(nèi)是不可行的。因此，通常將多個列布置在一起成為 基本單元(unit cell)。于是通過復(fù)制該基本單元來生成完整列電路陣 列。這種情況下，包含校準(zhǔn)特征將使得列電路的布局極具挑戰(zhàn)。通過 包含該特征導(dǎo)致的不平衡將使列之間的不匹配更嚴(yán)重。且其結(jié)果為， 將在圖像中出現(xiàn)結(jié)構(gòu)化噪聲的圖案，該結(jié)構(gòu)化噪聲的圖案被測量為固 定圖案噪聲(Fixed Pattern Noise (FPN))，其為圖像傳感器中的重要光 學(xué)指標(biāo)。
因此，需要克服這種缺點(diǎn)。本發(fā)明通過允許由獨(dú)立電路來完成該 校準(zhǔn)，由此解決該缺點(diǎn)。這保持了列電路的布局的平衡，同時提供了 掩食或變暗問題的解決方案。

發(fā)明內(nèi)容
本發(fā)明旨在克服一個或多個上述問題。簡言之，根據(jù)本發(fā)明一個方 面，本發(fā)明涉及一種CMOS圖像傳感器包括多個像素，在陣列中布置成列和行；列電路，用于存儲復(fù)位值和積分之后的值；關(guān)聯(lián)的二重采樣 器，其從該復(fù)位值和該積分之后的值導(dǎo)出圖像信號；以及抗掩食電路， 與該列電路物理上分離并電連接到 一 個像素列或者在多個像素列之間 共享，用以恢復(fù)像素列上的毀壞列電壓。
閱讀對優(yōu)選實(shí)施例的下述詳細(xì)描述以及所附的權(quán)利要求，并參考 附圖，可以更清楚地了解和理解本發(fā)明的這些和其它方面、目的、特 征和優(yōu)點(diǎn)。
本發(fā)明的有益效果
本發(fā)明的優(yōu)點(diǎn)在于，保留了列電路布局的簡化和平衡。這將防止 在圖像中出現(xiàn)結(jié)構(gòu)噪聲，同時成功地解決掩食或變暗問題。


圖1為現(xiàn)有技術(shù)的圖像傳感器的俯視圖2a為本發(fā)明的圖像傳感器的俯視圖2b為圖2a的備選實(shí)施例；
圖3為圖2a和2b的典型4象素的側(cè)視圖4a和4b為本發(fā)明的掩食電路的示意性圖示；以及
圖5為包含本發(fā)明的圖像傳感器的數(shù)碼相機(jī)的側(cè)視圖。
具體實(shí)施例方式
參考圖2a,示出本發(fā)明的圖像傳感器40，該圖像傳感器40包含 布置成二維陣列50的多個像素。簡單參考圖3，每個像素52優(yōu)選地包 括釘扎光電二極管或者光電二極管(檢測區(qū)域54 )，其暴露于入射光期 望的時間長度，這稱為積分，導(dǎo)致電荷被收集在檢測區(qū)域54內(nèi)。像素 52還包括電荷-電壓轉(zhuǎn)換電路56,其通過傳輸門58從檢測區(qū)域接收電 荷并將該電荷轉(zhuǎn)換為電壓，在此該電壓被稱為采樣圖像信號.
往回參考圖2a，圖像傳感器的操作包括兩個基本操作復(fù)位和上 述的積分。在復(fù)位階段，光電二極管設(shè)定為經(jīng)常稱為復(fù)位電平的已知 參考電壓。取決于光強(qiáng)度，該復(fù)位電平在積分階段被釋放到接地電平。 積分階段之后的最終電平和該復(fù)位電平、采樣圖像信號存儲在列電路 60。隨后這些電壓在關(guān)聯(lián)的二重采樣器70中被扣除。
在復(fù)位時，抗掩食電路80檢測列線上的上述復(fù)位電平，并將其與預(yù)設(shè)閣值比較.如果該復(fù)位電平降低到該閾值之下，抗掩食電路80將 探測和調(diào)整列線上的復(fù)位信號電平，這將在下文更詳細(xì)描述。
本說明書中的抗掩食電路80示為僅為2列(COLEVEN， COLODD)提供校正的電路，如圖4a所示。例如，COLEVEN連接到 像素陣列的一個列，而COLODD連接到像素陣列的另一列。圖4b示 出該抗掩食電路可以容易地被擴(kuò)展以為更多列提供校正。例如， COLEVEM代表像素陣列中的偶數(shù)列，COLODDi代表基數(shù)列(其中i 為l， 2， 3等，直至像素陣列中的最大列)。
抗掩食電路80與列電路60物理上分離并電連接到一個像素列或 者在多個像素列之間共享，用以恢復(fù)像素列上的毀壞列電壓。換言之， 抗掩食電路80為獨(dú)立電路且可以位于像素陣列50的任意側(cè)。例如， 圖2b示出抗掩食電路80位于與列電路60同一側(cè)，但是如上所述抗掩 食電路80仍被隔離或者為獨(dú)立電路。
參考圖4a，抗掩食或校準(zhǔn)電路80包括比較器90，該比較器卯通 過分別與開關(guān)95a和95b串聯(lián)的兩個電學(xué)連接來檢測一個列線(可以 為COLODD或COLEVEN )上的復(fù)位信號電平。每個開關(guān)95a和95b 置于使比較器90的輸入與列線之間連接的位置，以允許比較器卯僅 在復(fù)位時檢測列線上的復(fù)位電平。
比較器90將檢測電壓與預(yù)設(shè)閾值比較。如果列線上的電壓低于預(yù) 設(shè)閾值，則探測到掩食或變暗情況。當(dāng)這種情況發(fā)生時，比較器90發(fā) 出觸發(fā)信號。該觸發(fā)信號隨后在信號的上升沿被鎖存到數(shù)字觸發(fā)器 100，其中該信號也控制對列電路60的復(fù)位電平采樣。觸發(fā)器100隨 后產(chǎn)生信號以將列線電壓拉到與正常(無掩食)復(fù)位電平相當(dāng)?shù)碾娖健?br> 在發(fā)送校準(zhǔn)信號之后，開關(guān)95a和95b置于將比較器的輸入與列 線斷開并將比較器的輸入接地以去激活該檢測的位置.列線電壓保留 在校準(zhǔn)電平，直到觸發(fā)器接收到清除信號(clear signal)。該"清除"信 號設(shè)計(jì)成在列電路60的釆樣復(fù)位階段完成之后產(chǎn)生。
本領(lǐng)域技術(shù)人員將認(rèn)識到，使能觸發(fā)器鎖存的該信號必須與來自 比較器的探測脈沖精確對準(zhǔn)。任何未對準(zhǔn)將導(dǎo)致觸發(fā)器錯過或曲解該 探測。
參考圖5，示出包含本發(fā)明的圖像傳感器40的數(shù)碼相機(jī)或成像裝 置110，用于說明普通消費(fèi)者所習(xí)慣的典型商業(yè)實(shí)施例。附圖標(biāo)記i兌明
10現(xiàn)有技術(shù)像素陣列圖像傳感器
20 現(xiàn)有技術(shù)列和掩食電路
30 關(guān)聯(lián)的二重采樣電路
40 圖像傳感器
50 二維像素陣列
52 像素
54 釘扎光電二極管或光電二極管(檢測區(qū)域) 56 電荷-電壓轉(zhuǎn)換電路 58 傳輸門 60 列電路
70 關(guān)聯(lián)的二重采樣電路
80 抗掩食電路
90 比較器
95 開關(guān)
95a開關(guān)
95b開關(guān)
100數(shù)字觸發(fā)器
110數(shù)碼相機(jī)或成像裝置。
權(quán)利要求
1.一種CMOS圖像傳感器，包括(a)多個像素，在陣列中布置成列和行；(b)列電路，用于存儲復(fù)位值和積分之后的值；(c)關(guān)聯(lián)的二重采樣器，其從所述復(fù)位值和所述積分之后的值導(dǎo)出圖像信號；(d)抗掩食電路，與所述列電路物理上分離并電連接到一個像素列或者在多個像素列之間共享，用以恢復(fù)像素列上的毀壞列電壓。
2. 如權(quán)利要求1所述的CMOS圖像傳感器，還包括釘扎光電二極 管或光電二極管作為所述像素的檢測區(qū)域.
3. 如權(quán)利要求1所述的CMOS圖像傳感器，其中所述抗掩食電路 置于所述圖像傳感器的任意側(cè)。
4. 如權(quán)利要求1所述的CMOS圖像傳感器，其中所述抗掩食電路 包括通過開關(guān)連接到一個或多個像素列的比較器，用于將預(yù)定電壓與 來自 一個像素列的復(fù)位電壓比較.
5. 如權(quán)利要求4所述的CMOS圖像傳感器，還包括一個觸發(fā)器和 一個或多個開關(guān)，所述觸發(fā)器和開關(guān)均連接到所述比較器用于恢復(fù)像 素列上的毀壞復(fù)位電壓。
6. —種包括CMOS圖像傳感器的成像裝置，所述CMOS圖像傳 感器包括(a) 多個像素，在陣列中布置成列和行；(b) 列電路，用于存儲復(fù)位值和積分之后的值；(c) 關(guān)聯(lián)的二重采樣器，其從所述復(fù)位值和所述積分之后的值導(dǎo) 出圖像信號；(d) 抗掩食電路，與所述列電路電學(xué)和物理上分離并電連接到一 個像素列或者在多個像素列之間共享，用以恢復(fù)像素列上的毀壞列電壓。
7. 如權(quán)利要求6所述的成像裝置，還包括釘扎光電二極管或光電 二極管作為所述像素的檢測區(qū)域。
8. 如權(quán)利要求6所述的成像裝置，其中所述抗掩食電路置于所述 圖像傳感器的與所述列電路相對的一側(cè)。
9. 如權(quán)利要求6所述的成像裝置，其中所述抗掩食電路包括通過開關(guān)連接到一個或多個像素列的比較器，用于將預(yù)定電壓與來自 一個 像素列的復(fù)位電壓比較。
10.如權(quán)利要求9所述的成像裝置，還包括一個觸發(fā)器和一個或 多個開關(guān)，所述觸發(fā)器和開關(guān)均連接到所述比較器用于恢復(fù)像素列上 的毀壞復(fù)位電壓。
全文摘要
用于校正掩食或變暗的方法。一種CMOS圖像傳感器包括多個像素，在陣列中布置成列和行；列電路，用于存儲復(fù)位值和積分之后的值；關(guān)聯(lián)的二重采樣器，其從該復(fù)位值和該積分之后的值導(dǎo)出圖像信號；以及抗掩食電路，與該列電路物理上分離并電連接到一個像素列或者在多個像素列之間共享，用以恢復(fù)像素列上的毀壞列電壓。
文檔編號H04N5/374GK101305593SQ200680040078
公開日2008年11月12日 申請日期2006年10月12日 優(yōu)先權(quán)日2005年10月26日
發(fā)明者C·范, M·卡扎尼加 申請人:伊斯曼柯達(dá)公司