專利名稱：雙機(jī)通訊板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)通訊技術(shù)，特別涉及兩臺(tái)計(jì)算之間進(jìn)行實(shí)時(shí)、長(zhǎng)距離通訊的并行通訊技術(shù)，具體的說是一種雙機(jī)通訊板。
背景技術(shù)：
系統(tǒng)的通訊可以劃分為并行和串行兩種。串行通訊因數(shù)據(jù)線少、傳送距離長(zhǎng)、可靠性高而廣泛用于大量的PC外設(shè)與PC通訊，如終端、打印機(jī)、磁盤等。串行通訊的不足之處是傳送信息數(shù)據(jù)格式煩瑣、傳送速度慢、傳送效率低、實(shí)時(shí)性差，無法應(yīng)用于高速實(shí)時(shí)數(shù)據(jù)通訊。并行通訊的特點(diǎn)是采用多位數(shù)據(jù)線并行傳送信息，不要求有固定的格式。并行通訊適合于近距離、高速信息傳送。并行通訊的實(shí)現(xiàn)主要采用三種方式，即緩存器、雙口RAM和FIFO(先進(jìn)先出緩沖器)。緩存器方式存儲(chǔ)數(shù)據(jù)量小，需要采用嚴(yán)格的通信協(xié)議才能保證數(shù)據(jù)的正確傳輸，不適合大數(shù)據(jù)量的高速傳輸；雙口RAM方式速度快，但需要占用PC機(jī)大量而寶貴的存儲(chǔ)器地址資源，使用時(shí)還要注意避免地址沖突；FIFO方式速度同雙口RAM一樣，由于沒有地址總線，不會(huì)產(chǎn)生地址沖突，接口電路簡(jiǎn)潔且不占用系統(tǒng)地址資源，系統(tǒng)移植或升級(jí)換代方便。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種雙機(jī)通訊板，僅占用少量的系統(tǒng)資源就可實(shí)現(xiàn)兩機(jī)之間數(shù)據(jù)的快速交換，而且控制簡(jiǎn)單，不會(huì)產(chǎn)生地址沖突；成本低，傳輸距離長(zhǎng)。
本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是包括地址譯碼及讀寫控制模塊、總線驅(qū)動(dòng)與隔離模塊、數(shù)據(jù)存儲(chǔ)模塊、遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊和中斷控制模塊；所述地址譯碼及讀寫控制模塊一端連接計(jì)算機(jī)ISA總線上的地址總線，另一端連接所述數(shù)據(jù)存儲(chǔ)模塊的讀寫控制信號(hào)端；所述存儲(chǔ)模塊的數(shù)據(jù)線通過所述總線驅(qū)動(dòng)與隔離模塊掛接到所述ISA總線上；所述遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊一端連接數(shù)據(jù)存儲(chǔ)模塊的數(shù)據(jù)線，另外一端連接遠(yuǎn)端接口卡的遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊；所述中斷控制模塊一端連接ISA總線的中斷控制線，一端連接外部中斷請(qǐng)求端。
所述遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊中的接口連接線采用60芯排線。
本發(fā)明所產(chǎn)生的有益效果是僅占用少量系統(tǒng)資源即可實(shí)現(xiàn)兩機(jī)間數(shù)據(jù)的快速交換，通訊準(zhǔn)確而快速，可以進(jìn)行異地存儲(chǔ)；控制簡(jiǎn)單，不會(huì)產(chǎn)生地址沖突；成本低，傳輸距離長(zhǎng)；工作方式多樣，通訊板可以工作在中斷和查詢兩種工作方式；在硬件中使用了數(shù)據(jù)驅(qū)動(dòng)芯片與鎖存觸發(fā)芯片，充分考慮了總線的負(fù)載平衡及中斷線的驅(qū)動(dòng)能力；數(shù)據(jù)狀態(tài)可讀、寫，易調(diào)試；抗干擾性強(qiáng)、可靠性高。


下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)一步說明。
圖1為本發(fā)明的電路原理圖；圖2為本發(fā)明的數(shù)據(jù)存儲(chǔ)模塊的電路原理圖；圖3為本發(fā)明的地址譯碼模塊的一種實(shí)施例的電路結(jié)構(gòu)圖；圖4為本發(fā)明的狀態(tài)設(shè)置模塊的一種實(shí)施例的電路結(jié)構(gòu)圖；圖5為本發(fā)明的數(shù)據(jù)存儲(chǔ)模塊的一種實(shí)施例的電路結(jié)構(gòu)圖；圖6為外部接口電路的一種實(shí)施例的電路結(jié)構(gòu)圖；圖7為系統(tǒng)狀態(tài)指示電路的一種實(shí)施例的電路結(jié)構(gòu)圖；圖8為ISA中斷跳線的電路結(jié)構(gòu)圖；圖9為去耦電容電路的電路結(jié)構(gòu)圖；圖10為本發(fā)明的雙機(jī)通訊板的控制軟件的工作流程圖。
具體實(shí)施例方式
如圖1所示，本發(fā)明的雙機(jī)通訊板包括地址譯碼及讀寫控制模塊此模塊一端連接ISA總線上的地址總線，一端連接數(shù)據(jù)存儲(chǔ)模塊的讀寫控制信號(hào)端，從ISA總線上出來的地址信號(hào)經(jīng)過譯碼后選通數(shù)據(jù)存儲(chǔ)模塊，然后通過讀寫控制信號(hào)進(jìn)行讀寫；總線驅(qū)動(dòng)與隔離模塊存儲(chǔ)模塊的數(shù)據(jù)線通過此模塊掛接到ISA總線上，以實(shí)現(xiàn)總線負(fù)載平衡和隔離，以便在未選通數(shù)據(jù)存儲(chǔ)模塊的時(shí)候，數(shù)據(jù)存儲(chǔ)模塊不掛接到ISA總線上；數(shù)據(jù)存儲(chǔ)模塊此模塊也即FIFO存儲(chǔ)器模塊，用作雙機(jī)通訊的數(shù)據(jù)緩沖單元，此模塊的結(jié)構(gòu)原理圖2所示該模塊設(shè)計(jì)中采用了Intergrated Device Technology，Inc.生產(chǎn)的IDT7200系列FIFO存儲(chǔ)器芯片，這是一種高速、低功耗的先進(jìn)先出雙端口存儲(chǔ)緩沖器。IDT7200提供一個(gè)比特位由用戶選擇用于控制或奇偶校驗(yàn)，同時(shí)提供重傳功能。它使用內(nèi)部指針載入和取出數(shù)據(jù)，數(shù)據(jù)輸入和讀出由寫(w)和讀(R)控制。該器件使用滿標(biāo)志(FF)和空標(biāo)志(EF)以防止數(shù)據(jù)上溢和下溢，半滿標(biāo)志(HF)用于通訊控制。RS用于復(fù)位。通過它的擴(kuò)展邏輯可以進(jìn)行無限制的深度和寬度擴(kuò)展，這樣就可以方便地?cái)U(kuò)展為適于總線讀寫操作的各種容量的16或32位的數(shù)據(jù)存儲(chǔ)緩沖區(qū)。當(dāng)w信號(hào)有效時(shí)，總線上的數(shù)據(jù)順序讀入FIFO內(nèi)部RAM陣列，同時(shí)內(nèi)部寫指針計(jì)數(shù)器加一；當(dāng)R信號(hào)有效時(shí)，F(xiàn)IFO內(nèi)部RAM陣列中的數(shù)據(jù)被順序讀出，同時(shí)內(nèi)部讀指針計(jì)數(shù)器加一。根據(jù)讀寫指針計(jì)數(shù)器的值可以確定EF、HF、FF的狀態(tài)。RS信號(hào)有效時(shí)，進(jìn)行復(fù)位操作，讀寫指針計(jì)數(shù)器同時(shí)置零。此模塊的寫(w)和讀(R)連接地址譯碼模塊，當(dāng)處理器需要讀取或?qū)懭霐?shù)據(jù)時(shí)，通過地址譯碼電路產(chǎn)生電平信號(hào)實(shí)現(xiàn)數(shù)據(jù)的讀寫命令。同時(shí)此模塊的數(shù)據(jù)端通過總線驅(qū)動(dòng)與隔離模塊連接到處理器數(shù)據(jù)總線上以進(jìn)行數(shù)據(jù)的并行傳送。
雙機(jī)間的高速數(shù)據(jù)收發(fā)都是通過此數(shù)據(jù)存儲(chǔ)模塊來完成的，數(shù)據(jù)存儲(chǔ)模塊的讀寫控制信號(hào)端連接地址譯碼及讀寫控制模塊端，以實(shí)現(xiàn)數(shù)據(jù)讀寫控制，它的數(shù)據(jù)線即連接總線驅(qū)動(dòng)與隔離模塊，又連接著遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊，以實(shí)現(xiàn)本地與遠(yuǎn)端數(shù)據(jù)的收發(fā)；遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊此模塊一端連接數(shù)據(jù)存儲(chǔ)模塊的數(shù)據(jù)線，另外一端連接遠(yuǎn)端接口卡的遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊，以實(shí)現(xiàn)數(shù)據(jù)的遠(yuǎn)距離差動(dòng)傳輸，提高數(shù)據(jù)傳輸?shù)尿?qū)動(dòng)能力和抗干擾能力；中斷控制模塊該模塊實(shí)現(xiàn)以中斷方式的數(shù)據(jù)寫入與讀出，一端連接ISA總線的中斷控制線，一端連接外部中斷請(qǐng)求端，通過此模塊可以實(shí)現(xiàn)數(shù)據(jù)輸入輸出的及時(shí)響應(yīng)。
如圖3所示的地址譯碼電路的一種實(shí)施方式，該電路由通用可編程芯片，以及譯碼選擇電路和三態(tài)緩沖門電路組成。通用可編程芯片GAL20V8的輸入端連接地址系統(tǒng)地址總線和控制總線以便進(jìn)行地址譯碼產(chǎn)生控制信號(hào)。譯碼選擇電路的S1、S2(DIP開關(guān))用于選擇不同的譯碼方式。三態(tài)緩沖門電路連接控制信號(hào)端，以便進(jìn)行總線驅(qū)動(dòng)與隔離。
在這里用到了通用可編程芯片GAL20V8，它具有64個(gè)與門的與陣列可編程，有8個(gè)輸出邏輯單元OLMC(Output Logic Macro Cell)，最多允許8個(gè)輸出量，輸入端具有輸入緩沖器，采用E2CMOS技術(shù)，有64位的移位寄存器，64位電子標(biāo)簽寄存器，一位加密單元，一位整體擦除標(biāo)志單元和82位的結(jié)構(gòu)控制字寄存器以及固定的或陣列。GAL可以用電壓信號(hào)擦除并可重新編程，通過編程可將OLMC設(shè)置成不同的工作狀態(tài)，這樣同一型號(hào)的GAL器件就實(shí)現(xiàn)PAL器件所有的各種輸出電路工作模式，增強(qiáng)器件的通用性。
GAL芯片輸入信號(hào)
A9-A1地址輸入信號(hào)。
S1 地址配置跳線接口。兩塊板卡采用不同的跳線，取得不同的地址配置。
IOW ISA I/O寫信號(hào)。
IOR ISA I/O讀信號(hào)。
AEN ISA非DMA操作指示信號(hào)。
GAL譯碼輸出信號(hào)WOUT 對(duì)方計(jì)算機(jī)進(jìn)行寫信號(hào)，低有效。
RFIFO讀本機(jī)FIFO信號(hào)，低有效。
RSFIFO 本地FIFO復(fù)位信號(hào)，低有效。
WSTAT設(shè)置本機(jī)狀態(tài)信號(hào)，高有效。
RSTAT讀對(duì)本地FIFO狀態(tài)及對(duì)方機(jī)狀態(tài)信號(hào)，低有效。
RT 本機(jī)FIFO讀指針復(fù)位信號(hào)，低有效。
CSTOL本機(jī)總選通信號(hào)，低有效。
根據(jù)ISA總線特點(diǎn)，采用I/O映射方式(即端口獨(dú)立編址方式)進(jìn)行尋址，在這種尋址方式下，端口地址不占用存儲(chǔ)器空間，所有的端口地址單獨(dú)編制構(gòu)成一個(gè)I/O空間，且I/O指令和訪問存儲(chǔ)器指令有明顯區(qū)別，可使程序清晰、便于理解；還有I/O指令短，執(zhí)行時(shí)間少。同時(shí)采用通用可編程器件GAL20V8對(duì)A1～A9、IOR、IOW、AEN以及S1、S2(DIP開關(guān))進(jìn)行譯碼。得出七根信號(hào)線提供給電路板。由于采用通用可編程器件GAL20V8，使得此板的I/O地址設(shè)置極為靈活，不受限制。
本發(fā)明還可包括狀態(tài)設(shè)計(jì)模塊，狀態(tài)設(shè)置主要是靠軟件在ISA板卡的I/O數(shù)據(jù)端口輸出到緩沖器上，如圖4所示74HC573為八位三態(tài)輸出鎖存器用于設(shè)置系統(tǒng)狀態(tài)，74HC541為三態(tài)輸出總線緩沖器用于處理器讀取系統(tǒng)的狀態(tài)。處理器通過數(shù)據(jù)總線向74HC573寫入數(shù)據(jù)后并所存從而達(dá)到設(shè)置系統(tǒng)狀態(tài)的目的，而74HC541則是用來讀取系統(tǒng)狀態(tài)的。74HC573的輸入端連接系統(tǒng)數(shù)據(jù)總線，輸出端即為狀態(tài)位。而74HC541的輸入端連接系統(tǒng)狀態(tài)，輸出則連接系統(tǒng)數(shù)據(jù)總線。兩者輸入輸出方向剛好相反。
T-EN輸出允許，高電平有效R-EN輸入允許，高電平有效IRQ-T中斷產(chǎn)生信號(hào)，用于向?qū)Ψ缴暾?qǐng)中斷。
GAL1-T、GAL2-T雙方觀察信號(hào)，向?qū)Ψ奖碚鞅景鍫顟B(tài)的信號(hào)線。每臺(tái)計(jì)算機(jī)通過輸出兩根信號(hào)線向?qū)Ψ綑C(jī)表明本機(jī)的狀態(tài)，實(shí)現(xiàn)傳輸控制。本機(jī)輸出狀態(tài)信號(hào)如下表

數(shù)據(jù)的存取是整個(gè)通訊板的核心部分，這一功能模塊實(shí)現(xiàn)的硬件電路如圖5所示，該部分主要有兩片8位FIFO芯片和兩片74HC245八同相三態(tài)總線收發(fā)器構(gòu)成。兩片8位FIFO芯片IDT7203通過串接構(gòu)成16位的FIFO，以便進(jìn)行16位數(shù)據(jù)的并行傳送。FIFO芯片的數(shù)據(jù)線通過三態(tài)總線收發(fā)器掛到處理器數(shù)據(jù)總線上，它的讀寫控制信號(hào)端連接著譯碼電路的讀寫控制輸出端。狀態(tài)輸出端通過74HC541連接到數(shù)據(jù)總線上進(jìn)行狀態(tài)讀取。
在這里主要考慮了總線的驅(qū)動(dòng)與隔離。為了使板上的數(shù)據(jù)總線與主板接口的數(shù)據(jù)總線相隔離，無論數(shù)據(jù)在讀還是在寫所經(jīng)過的路徑上均有驅(qū)動(dòng)/緩沖芯片，這樣同時(shí)也解決了ISA總線的負(fù)載平衡問題。
為了滿足長(zhǎng)距離傳輸?shù)囊?，本發(fā)明的雙機(jī)通訊板的接口處可以采用SN75174/SN175，其硬件電路圖如圖6所示此部分各用了五片SN75174/SN175芯片，用來實(shí)現(xiàn)RS-422與TTL的互相轉(zhuǎn)換，從而達(dá)到數(shù)據(jù)的遠(yuǎn)距離傳輸?shù)目煽啃?。SN75174為TTL轉(zhuǎn)RS-422芯片，發(fā)送的每個(gè)數(shù)據(jù)位連接此芯片的輸入端，每一位輸入都有兩路相對(duì)應(yīng)的差分信號(hào)輸出進(jìn)行遠(yuǎn)距離傳輸，接收端的過程則相反，把差分信號(hào)轉(zhuǎn)為標(biāo)準(zhǔn)的TTL信號(hào)以便處理器讀取。
差動(dòng)平衡、電平轉(zhuǎn)換芯片SN75174和SN75175是差分驅(qū)動(dòng)器/接收器，是RS-422與TTL電平轉(zhuǎn)換最常用的芯片，符合EIA標(biāo)準(zhǔn)RS-422規(guī)范，內(nèi)有四個(gè)獨(dú)立電路，每?jī)蓚€(gè)有公共使能端，使用+5電源，是用于噪聲環(huán)境中長(zhǎng)總線線路的多點(diǎn)傳輸功能上可與MC3487/MC3486互換。
為了使整個(gè)電路能工作在最佳的狀態(tài)，還可以包括如下電路1、系統(tǒng)狀態(tài)指示電路，為了調(diào)試和使用、維護(hù)方便。該電路結(jié)構(gòu)如圖7所示，將電阻和發(fā)光二極管串接后再并聯(lián)，一端接地，另一端接系統(tǒng)狀態(tài)信號(hào)輸出端，用于觀察通訊板的狀態(tài)。
2、中斷跳線與中斷選擇電路，如圖8所示，設(shè)計(jì)中提供了五種中斷號(hào)可以選擇，每種中斷引線相應(yīng)連接著ISA總線上對(duì)應(yīng)中斷號(hào)的線，因?yàn)榫唧w的每臺(tái)PC機(jī)空閑的中斷號(hào)未必完全一致，故對(duì)中斷信號(hào)的選擇作了硬跳線。
3、去耦電容，如圖7所示，該電路由多個(gè)電容并聯(lián)后一端接電源、另一端接地構(gòu)成，所有電容都是0.1μf的電容，放在各個(gè)芯片的電源旁邊。以上電容作用在于去除高頻干擾，使電路板上的電源非常純凈。
本發(fā)明采用了中斷通訊方式，整個(gè)通訊電路的軟件可以由C語言編制而成，分發(fā)送和接收兩部分，其具體的程序框圖如圖10所示。
在通信中要遵守接收數(shù)據(jù)優(yōu)先發(fā)送數(shù)據(jù)的原則，當(dāng)同時(shí)可以發(fā)送和接受數(shù)據(jù)時(shí)，應(yīng)先接收數(shù)據(jù)。同雙端口RAM方式相比，這種方式占用更少的資源。同時(shí)由于存在FIFO的內(nèi)部指針，避免了兩個(gè)系統(tǒng)同時(shí)讀寫同一存儲(chǔ)空間，因此在實(shí)現(xiàn)不間斷數(shù)據(jù)傳輸中不會(huì)產(chǎn)生地址沖突。通信協(xié)議非常簡(jiǎn)單，由于EF和FF標(biāo)志位的存在，不會(huì)產(chǎn)生上溢和下溢現(xiàn)象。因此，不需要嚴(yán)格的流量控制，不會(huì)由于雙方速度不一致而發(fā)生數(shù)據(jù)的堵塞及通信數(shù)據(jù)溢出丟失。與“應(yīng)答式停-等流控制技術(shù)”相比，減少了握手次數(shù)，提高了通信速率。在數(shù)據(jù)傳輸通道不可靠的情況下，通過對(duì)數(shù)據(jù)進(jìn)行信道編碼，并利用FIFO的校驗(yàn)位和重傳機(jī)制同樣可以實(shí)現(xiàn)數(shù)據(jù)的可靠傳輸。
該通訊板具有價(jià)格低廉、通訊協(xié)議簡(jiǎn)單、通訊距離長(zhǎng)、數(shù)據(jù)傳送量大、實(shí)時(shí)性好和可靠性好等特點(diǎn)，滿足了集散控制系統(tǒng)實(shí)時(shí)傳送數(shù)據(jù)的要求。同時(shí)，F(xiàn)IFO存儲(chǔ)芯片是成系列生產(chǎn)的，隨者存儲(chǔ)容量一定程度的增加，外部引腳數(shù)不會(huì)增加，為以后系統(tǒng)的升級(jí)帶來方便。該通訊板可以保證通訊一幀數(shù)據(jù)占用上下位機(jī)的時(shí)間小于50μs，數(shù)據(jù)傳輸時(shí)間小于100μs。
權(quán)利要求
1.雙機(jī)通訊板，其特征在于包括地址譯碼及讀寫控制模塊、總線驅(qū)動(dòng)與隔離模塊、數(shù)據(jù)存儲(chǔ)模塊、遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊和中斷控制模塊；所述地址譯碼及讀寫控制模塊一端連接計(jì)算機(jī)ISA總線上的地址總線，另一端連接所述數(shù)據(jù)存儲(chǔ)模塊的讀寫控制信號(hào)端；所述存儲(chǔ)模塊的數(shù)據(jù)線通過所述總線驅(qū)動(dòng)與隔離模塊掛接到所述ISA總線上；所述遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊一端連接數(shù)據(jù)存儲(chǔ)模塊的數(shù)據(jù)線，另外一端連接遠(yuǎn)端接口卡的遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊；所述中斷控制模塊一端連接ISA總線的中斷控制線，一端連接外部中斷請(qǐng)求端。
2.根據(jù)權(quán)利要求1所述的雙機(jī)通訊板，其特征在于所述遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊中的接口連接線采用60芯排線。
全文摘要
本發(fā)明公開了一種雙機(jī)通訊板，屬于計(jì)算機(jī)通訊技術(shù)。包括地址譯碼及讀寫控制模塊、總線驅(qū)動(dòng)與隔離模塊、數(shù)據(jù)存儲(chǔ)模塊、遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊和中斷控制模塊；所述地址譯碼及讀寫控制模塊一端連接計(jì)算機(jī)ISA總線上的地址總線，另一端連接所述數(shù)據(jù)存儲(chǔ)模塊的讀寫控制信號(hào)端；所述存儲(chǔ)模塊的數(shù)據(jù)線通過所述總線驅(qū)動(dòng)與隔離模塊掛接到所述ISA總線上；所述遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊一端連接數(shù)據(jù)存儲(chǔ)模塊的數(shù)據(jù)線，另外一端連接遠(yuǎn)端接口卡的遠(yuǎn)距離數(shù)據(jù)差動(dòng)傳輸模塊；所述中斷控制模塊一端連接ISA總線的中斷控制線，一端連接外部中斷請(qǐng)求端。本發(fā)明用于雙機(jī)通訊，具有價(jià)格低、通訊協(xié)議簡(jiǎn)單、通訊距離長(zhǎng)、數(shù)據(jù)傳送量大、實(shí)時(shí)性好和可靠性高等特點(diǎn)。
文檔編號(hào)H04L5/00GK101034999SQ20071006335
公開日2007年9月12日 申請(qǐng)日期2007年1月10日 優(yōu)先權(quán)日2007年1月10日
發(fā)明者吳云潔, 王衛(wèi)紅, 李彭 申請(qǐng)人:北京航空航天大學(xué)