專利名稱：碼分多址聯(lián)接系統(tǒng)的接收器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種碼分多址聯(lián)接(code division multiple access; CDMA) 系統(tǒng)的接收器，特別是有關(guān)于具有一路徑對準電路的CDMA系統(tǒng)接收器， 以有效地降低該CDMA系統(tǒng)所需的存儲器容量。
背景技術(shù)：
圖1是一 CDMA系統(tǒng)的解展頻(de-spreading)程序的概略示意圖。于 CDMA系統(tǒng)中，例如WCDMA (wideband CDMA)系統(tǒng)，多重路徑信號或數(shù) 據(jù)msl ms3分別由解展器(de-spreader) 101 103進行解展頻。之后，三個經(jīng) 過解展后的信號，經(jīng)由一結(jié)合器104結(jié)合以產(chǎn)生具有較佳信噪比 (signal-to-noise ratio)的一解調(diào)信號。多重路徑信號msl ms3被傳送的路徑互 異，因此抵達解展器101 103(或該CDMA系統(tǒng)的接收器)的時間也各不相同。 為在該結(jié)合器104中達成時序?qū)?，有兩個基本架構(gòu)被廣泛地使用。圖2A為用以實施前述時序?qū)实牡谝患軜?gòu)的概略示意圖。圖2A中， 輸入數(shù)據(jù)Din (通常為多重路徑信號msl ms3的取樣)分別儲存于一緩沖器 201內(nèi)，接著同時分別被該解展器101 103所解展。圖2B為用以實施前述 時序?qū)实牡诙軜?gòu)的概略示意圖。圖2B中，輸入數(shù)據(jù)Din(通常為多重路 徑信號msl ms3的取樣)非同調(diào)地(incoherently)分別被解展器101~103所解 展，接著上述經(jīng)過解展后的取樣，在被送往該結(jié)合器104之前，分別儲存于 緩沖器202 204內(nèi)。關(guān)于圖2A，其"在解展器之前先儲存"的架構(gòu)可以達到低成本的需要。 為結(jié)合在不同時間抵達的復數(shù)個多重路徑信號，輸入數(shù)據(jù)必需先儲存于一存 儲器(即該緩沖器)中，以供結(jié)合器中進行對準之用，而且該存儲器的容量必
需相當大，以便能容納在多重路徑信道(multi-pathchannel)中復數(shù)多重路徑信 號的各種的大量延遲方式，特別是當利用高取取樣率對上述多重路徑信號進 行取樣時。因此，本發(fā)明提出一種新穎的CDMA系統(tǒng)接收器，其具有路徑 對準電路，用以在不影響調(diào)變-解調(diào)變的功能表現(xiàn)的情形下，有效地降低該 CDMA系統(tǒng)進行解展頻所需的存儲器容量。發(fā)明內(nèi)容本發(fā)明將注意力指向一種CDMA系統(tǒng)的接收器，其具有路徑對準電路， 用以有效地降低該CDMA系統(tǒng)進行解展頻所需的存儲器容量。本發(fā)明一實施例提出一種CDMA系統(tǒng)的接收器，接收一被傳送通過一 多重路徑信道的信號。該接收器包括一取樣裝置及一路徑對準電路。該取樣 裝置對該信號進行取樣，以產(chǎn)生復數(shù)多重路徑取樣。該路徑對準電路包括 一存儲裝置，依序?qū)⑸鲜龆嘀芈窂饺臃殖蓮蛿?shù)個多重路徑數(shù)據(jù)包并儲存上 述多重路徑數(shù)據(jù)包； 一插入裝置，從該存儲裝置讀取上述多重路徑數(shù)據(jù)包且 進行數(shù)據(jù)插入，以產(chǎn)生復數(shù)個多重路徑插入取樣；以及， 一解展頻裝置，接 收及解展頻上述多重路徑插入取樣。其中，每一上述多重路徑數(shù)據(jù)包具有既 定數(shù)目的上述重路徑取樣。該插入裝置同時從該存儲裝置中讀取兩個連續(xù)的多重路徑數(shù)據(jù)包，用以 進行每一次的數(shù)據(jù)插入。該存儲裝置以串行方式接收上述多重路徑取樣，以 一包接一包的方式輸出上述多重路徑數(shù)據(jù)包，以降低對該存儲裝置的存取率 (access rate》此外，該取樣裝置利用低于該解展頻裝置所需的一過取樣率 (over-sampling mte)來進行取樣，以降低該存儲裝置所需的存儲容量。


圖1概略顯示CDMA系統(tǒng)的解展頻程序的示意圖。 圖2A為用以實施傳統(tǒng)時序?qū)实牡谝患軜?gòu)的概略示意圖。
圖2B為用以實施傳統(tǒng)時序?qū)实牡诙軜?gòu)的概略示意圖。圖3顯示依據(jù)本發(fā)明實施例的一種CDMA系統(tǒng)的接收器的概略示意圖。 圖4顯示依據(jù)本發(fā)明在一路徑對準電路中的存儲裝置可能的一種范例架構(gòu)。圖5顯示依據(jù)本發(fā)明的存儲裝置的存儲器寫入程序的示意圖。圖6顯示依據(jù)本發(fā)明的存儲裝置的存儲貯存配置的示意圖。圖7顯示本發(fā)明的插入裝置使用4個取樣，而提供4倍插入的操作示意圖。圖8顯示本發(fā)明以插入數(shù)據(jù)至上述多重路徑取樣為例時的數(shù)據(jù)包讀取程 序的示意圖。主要組件符號說明101-103 解展器； 104~結(jié)合器；ms 1 -ms3 多重路徑信號；201 -204~緩沖器； 301 取樣裝置； 302 路徑對準電路； 302a 存儲裝置；302a一l 串行至并列界面(或輸入緩沖器)； 302&_2~存儲部； 302b 插入裝置；302c 解展頻裝置； 303 結(jié)合器； SK 被傳送通過多重路徑信道的信號； Pl廣Pln 多重路徑取樣； 八11- 八1|,多重路徑數(shù)據(jù)包； ISl廣ISlp 第一插入取樣； IS2廣IS2p 第二插入取樣；DS廣DS廣解展信號。
具體實施方式
下述的實施例將參照附圖以對本發(fā)明作更詳細的說明。以下對本發(fā)明實施方式的描述，均基于本發(fā)明的可能最佳實施方式，僅 用以闡明本發(fā)明的通用原則，且并非用以限制本發(fā)明。本發(fā)明的專利范圍當 以權(quán)利要求來界定。圖3顯示依據(jù)本發(fā)明實施例的一種CDMA系統(tǒng)的接收器300的概略示 意圖，用以接收一被傳送通過一多重路徑信道的信號SK。該接收器300包括 一取樣裝置301， 一路徑對準電路302，以及一結(jié)合器303。該被傳送通過多 重路徑信道的信號SR具有超過一個信號成分，對應于該多重路徑信道上的 不同的路徑，例如路徑0 路徑N(pathO pathN)。在此實施例中，該CDMA 系統(tǒng)接收器處理多重路徑數(shù)據(jù)(或被傳送通過多重路徑信道的信號)，是依據(jù) 如下的順序chipO_pathO~>chipO_pathl》 ">chipO_pathN， chipl_pathO— chipljpathl + "今chipl_pathN等…。該接收器首先處理，對應于chipO的片 碼期間(chip interval)來自多重路徑pathO pathN的所有數(shù)據(jù)；順序地接著處 理，對應于chipl的片碼期間來自多重路徑pathO pathN的所有數(shù)據(jù)。同理， 其它的片碼期間，例如chip2、 chip3…等，也是以上述處理方式進行。該取樣裝置301取樣該被接收的信號SR，產(chǎn)生復數(shù)取樣。為了說明簡潔 起見，假設該多重路徑信道具有一第一路徑及一第二路徑，但是并非限定于此。該取樣裝置301取樣該被接收的信號SR產(chǎn)生復數(shù)多重路徑取樣Pl廣Pln。該路徑對準電路302包括一存儲裝置302a， 一插入裝置302b以及一解 展頻裝置302c。首先，該存儲裝置302a依序?qū)⑸鲜龆嘀芈窂饺覲1！ Pln 分成復數(shù)個多重路徑數(shù)據(jù)包PAl, PAlm。接著，該存儲裝置302a分別儲存 上述多重路徑數(shù)據(jù)包PA1,~ PAlm。而每一上述多重路徑數(shù)據(jù)包具有既定數(shù) 目的該多重路徑取樣。該存儲裝置可稱為具有基于數(shù)據(jù)包架構(gòu)(pack-based architecture)的存儲裝置。圖4顯示依據(jù)本發(fā)明的存儲裝置302a可能的一種范例架構(gòu)。上述多重
路徑取樣P1廣PL被串行地輸入至該存儲裝置302a。該存儲裝置302a可包 括一串行至并列界面或一輸入緩沖器302a_l，用以將上述多重路徑取樣依該 既定數(shù)目進行分組(或收集)，而形成上述多重路徑數(shù)據(jù)包；再將上述多重路 徑數(shù)據(jù)包儲存于一存儲部302a—2。在此實施例中，該既定數(shù)目例如為5，但 并非限定于此。在圖4中，多重路徑取樣Pl, Pls、 PU Plu)等，是被依序 地分組(或收集)而成為多重路徑數(shù)據(jù)包PAl,、 PAh等。之后，多重路徑數(shù)據(jù) 包PA1卜PAh等…，被儲存于該存儲部302a一2中。圖5顯示依據(jù)本發(fā)明的存儲裝置的存儲器寫入程序的示意圖。圖5中， 輸入緩沖器(或串行至并列界面)，會等到多重路徑取樣P1廣Pls都收集到而 作為多重路徑數(shù)據(jù)包PA1,之后，才會寫入數(shù)據(jù)包PA1,至存儲部。同理，輸入緩沖器(或串行至并列界面)，也會等到多重路徑取樣PU Plu)都收集到而 作為多重路徑數(shù)據(jù)包PAl2之后，才會寫入數(shù)據(jù)包PAl2至存儲部。因此，上 述第一取樣以一包接一包(pack by pack)的方式，而被寫入及儲存至該存儲裝 置?；诖藬?shù)據(jù)包寫入(pack-writing)架構(gòu)，該存儲裝置可達成較低的寫入存 取率。圖6顯示依據(jù)本發(fā)明的存儲裝置的存儲貯存配置的示意圖。如圖6所示 數(shù)據(jù)包可被配置于該存儲裝置302a中的某些位置，但是不限定于此。需注 意的是，數(shù)據(jù)包的存儲貯存配置被預設為循序地輸出歸屬于相同路徑的數(shù)據(jù) 包。例如，該存儲裝置302a以一包接一包的方式執(zhí)行串行數(shù)據(jù)輸出，艮P， 串行地輸出路徑O、路徑1及路徑2…等的數(shù)據(jù)包(存儲包)，如圖6所示。為降低成本，可以采用隨機存取存儲器(RAM)而不使用緩存器(register) 來實施該存儲裝置302a。對于CDMA系統(tǒng)，例如WCDMA系統(tǒng)，RAM的 容量必需超出以下算式所示path—window—sizeXWLX 2 XOSR;其中， path—window—size表示多重路徑延遲擴展窗(multi-path delay spread window), WL表示字符長度，OSR表示過取率，而因子"2"表示將I、 Q頻道均列入 考慮。因此，該取樣裝置301及該存儲裝置302a釆用較低的過取樣率，以
降低所需RAM的容量。然而，接收器300卻需高分辨率，故而引進將于下 文中描述的插入裝置302b，以在對多重路徑信號進行解展頻之前，達成高分 辨率的要求。再請參照圖3，該插入器302b從該存儲裝置302a讀取上述多重路徑數(shù) 據(jù)包PAl廣PAlm。上述多重路徑取樣Pl,、 Pl2、 Pl3、 Pl4、 Pl5、 PU…等， 被輸入該存儲裝置302a，以及以數(shù)據(jù)包的方式被儲存至該存儲裝置302a中。 需注意上述多重路徑取樣被儲存于不同的位置，且依據(jù)對應于不同路徑的不 同時序而被取得，以處理在不同路徑下的相同片碼。在此，假設該多重路徑 信道上的第一及第二路徑之間存在一延遲時間，該第二路徑相對于該第一路 徑系延遲2個取樣，以及該第一路徑的第一片碼(chip)位于取樣Pl2。因此， 要處理該第一路徑pathl及第二路徑path2的第一片碼，上述取樣依下述順 序被讀出Pl2(供pathl處理)^PU(供path2處理)^Pl3(供pathl處理)+Pl5(供 path2處理)^Pl4(供pathl處理)+PU(供path2處理)…等。因此，上述多重路 徑數(shù)據(jù)包中的至少一第一(或第二)數(shù)據(jù)包被讀出，以得到在其中所需要的復 數(shù)多重路徑取樣，以便處理第一及第二路徑的片碼。該第一及第二數(shù)據(jù)包可 以是相同數(shù)據(jù)包或是不同的數(shù)據(jù)包。故該插入裝置302b使用上述多重路徑 數(shù)據(jù)包PAl廣PAlm中的第一數(shù)據(jù)包的復數(shù)多重路徑取樣，進行插入操作以 產(chǎn)生復數(shù)第一插入取樣。ISl, ISlp。該插入裝置302b也使用上述多重路徑 數(shù)據(jù)包PAl, PAlm中的第二數(shù)據(jù)包的復數(shù)多重路徑取樣，進行插入操作以 產(chǎn)生復數(shù)第二插入取樣ISl廣ISlp。參照圖7，其顯示插入裝置302b的插入操作范例。在此，a、 b、 c及d 表示低過取樣率的輸入數(shù)據(jù)，例如為上述多重路徑取樣；A、 B、 C及D表 示高分辨率的插入數(shù)據(jù)，，以及，WB(1) WB(4)、WC(1) WC(4)及WD(1) WD(4) 表示插入權(quán)值系數(shù)。該插入裝置302b依圖7所示的關(guān)系式，使用4個取樣a、 b、 c及d作為插入窗(interpolation window),以產(chǎn)生任一插入數(shù)據(jù)A、 B、 C 或D。如圖7所示，由于插入點所在位置并非都位于數(shù)據(jù)包的中間位置，故
在本發(fā)明的實施例中，需使用兩個數(shù)據(jù)包，才能插入數(shù)據(jù)至多重路徑取樣中。 圖8概要顯示以插入多重路徑取樣為例時的數(shù)據(jù)包讀取程序。圖8中，801-804表示該插入裝置302b分別在位置805 808(以斜線區(qū)表示)執(zhí)行插入 所需要的插入窗。當該插入裝置302b在位置805(PU、 Pl7之間)對上述多重 路徑取樣執(zhí)行插入時，基于圖7所示的規(guī)則，該插入窗801包括復數(shù)多重路 徑取樣Pl廣Pl8(等同于圖7所示的a d)，以及任一插入數(shù)據(jù)A、 B、 C或D 可被產(chǎn)生。因此，該插入裝置302b需要讀取2個多重路徑數(shù)據(jù)包PAh和 PA12，取得該插入窗801(P15~P18)，以使用多重路徑數(shù)據(jù)包PAl,中的多重路徑取樣Pl5及多重路徑數(shù)據(jù)包PAl2中的多重路徑取樣PU Pl8，產(chǎn)生任一該第一插入數(shù)據(jù)A、 B、 C或D。同理，該插入裝置302b需要讀取2個多重 路徑數(shù)據(jù)包PAl,(或PAh)和PA12，取得該插入窗802(P16 P19)，以使用多 重路徑數(shù)據(jù)包PA12中的多重路徑取樣P16~P19，產(chǎn)生任一該第一插入數(shù)據(jù)A、 B、 C或D。該插入裝置302b也需要讀取2個多重路徑數(shù)據(jù)包PAl ,(或PA13) 和PAl2，取得該插入窗803(Pl廣Plm)，以使用多重路徑數(shù)據(jù)包PAl2中的多 重路徑取樣P17~P11Q，產(chǎn)生任—-該第一插入數(shù)據(jù)A、 B、 C或D。該插入裝 置302b也需要讀取2個多重路徑數(shù)據(jù)包PAh和PA13，取得該插入窗 804(Pl8 Pln)，以使用多重路徑數(shù)據(jù)包PAl2中的多重路徑取樣P1HP1h)及 多重路徑數(shù)據(jù)包PA13中的多重路徑取樣PIn，產(chǎn)生任一該第一插入數(shù)據(jù)A、 B、 C或D。在本發(fā)明中，每一次的數(shù)據(jù)插入可能需要采用2個數(shù)據(jù)包中的 復數(shù)取樣。此外，對于每一次數(shù)據(jù)插入，所需要的復數(shù)取樣完全從該存儲裝 置讀出，因此達成無存儲(memory-less)操作而供該插入裝置所用，并降低控 制插入與存儲器的復雜度。選擇數(shù)據(jù)包的長度(或所包含的取樣的數(shù)目)時，必需保證兩個數(shù)據(jù)包即 足夠供上述插入操作的需求，使得該插入裝置的該存取率能夠降低。在此實 施例中，5個取樣的數(shù)據(jù)包長度是符合需求的最小值。請參照回圖3，該解展頻裝置302c接收及解展頻上述第一插入取ISl廣ISlp、以及上述第二插入取樣IS2廣IS2p，產(chǎn)生一第一解展信號DS,及第 二解展信號DS2。該第一解展信號DS,對應來自該第一路徑的信號成分，該 第二解展信號DS2對應來自該第二路徑的信號成分。該結(jié)合器303結(jié)合該第 一及第二解展信號DS,及DS2而輸出具有較佳信噪比的目標信號。其中，該 解展頻裝置302c可包括至少一第一及第二解展器(de-spreader，未圖標于圖3 中)，以分別解展頻上述第一及第二插入取樣；該第一及第二解展器分別使 用一第一及第二解展型樣(de-spread pattern),以解展頻上述第一及第二插入 取樣，該第二解展型樣為該第一解展型樣的一延遲版本。假設進行每次插入需要N個取樣，則在一個片碼(chip)期間，總共有N Xpath—num個取樣，從該存儲裝置中被該插入裝置所存取，其中path一num 表示多重路徑的數(shù)目。如果該存儲裝置的1/0(輸入輸出)接口的設計僅只能輸 出一個取樣，則該存儲裝置的存儲存取率會相當高。利用本發(fā)明提出的具有 基于數(shù)據(jù)包架構(gòu)(pack-based architecture)的存儲裝置，該插入裝置的存儲器存 取率可從NX path—numXR—chip降低至2Xpath—numXR—chip;其中R—chip 表示該CDMA系統(tǒng)的片碼率(chip rate)。本發(fā)明已揭示若干較佳實施例如上，僅用于幫助了解本發(fā)明的實施，非 用以限定本發(fā)明的精神，其專利保護范圍當以權(quán)利要求及其等同領(lǐng)域而定， 而熟悉此領(lǐng)域技藝者于領(lǐng)悟本發(fā)明的精神后，所作的更動潤飾及等同的變化 替換，仍不脫離本發(fā)明的技術(shù)范圍。
權(quán)利要求
1.一種碼分多址聯(lián)接系統(tǒng)的接收器，其接收一被傳送通過一多重路徑信道的信號，其中，所述接收器包括一取樣裝置，其對所述信號進行取樣，而產(chǎn)生復數(shù)個多重路徑取樣；以及一路徑對準電路，其包括一存儲裝置，依序?qū)⑺龆嘀芈窂饺臃殖蓮蛿?shù)個多重路徑數(shù)據(jù)包并儲存所述多重路徑數(shù)據(jù)包，而每一所述多重路徑數(shù)據(jù)包具有既定數(shù)目的所述多重路徑取樣；一插入裝置，從所述存儲裝置讀取所述多重路徑數(shù)據(jù)包中的復數(shù)個第一數(shù)據(jù)包且進行數(shù)據(jù)插入，以產(chǎn)生復數(shù)個第一插入取樣；以及一解展頻裝置，其接收及解展頻所述第一插入取樣。
2. 如權(quán)利要求1所述的碼分多址聯(lián)接系統(tǒng)的接收器，其中，所述插入裝置同時從所述存儲裝置中讀取兩個連續(xù)的多重路徑數(shù)據(jù)包，用以進行每一次 的數(shù)據(jù)插入。
3. 如權(quán)利要求1所述的碼分多址聯(lián)接系統(tǒng)的接收器，其中，所述存儲裝 置以串行方式接收所述多重路徑取樣，而以一包接一包的方式輸出所述多重 路徑數(shù)據(jù)包，以降低所述存儲裝置的存取率。
4. 如權(quán)利要求1所述的碼分多址聯(lián)接系統(tǒng)的接收器，其中，所述取樣裝 置利用低于所述解展頻裝置所需的一過取樣率來進行取樣，以降低所述存儲 裝置所需的存儲容量。
5. 如權(quán)利要求4所述的碼分多址聯(lián)接系統(tǒng)的接收器，其中，所述插入裝 置產(chǎn)生具有高于所述多重路徑取樣的分辨率的所述第一插入取樣，以在不降 低效能表現(xiàn)的條件下，符合所述解展頻裝置的工作所需。
6. 如權(quán)利要求1所述的碼分多址聯(lián)接系統(tǒng)的接收器，其中，所述取樣裝 置還讀取所述多重路徑數(shù)據(jù)包中的復數(shù)個第二數(shù)據(jù)包且進行數(shù)據(jù)插入，以產(chǎn) 生復數(shù)個第二插入取樣。
7. 如權(quán)利要求6所述的碼分多址聯(lián)接系統(tǒng)的接收器，其中，所述解展頻 裝置包括至少一第一解展器，其使用一第一解展方式以解展頻所述第一插入 取樣；以及， 一第二解展器，使用一第二解展方式以解展頻所述第二插入取樣，所述第二解展型樣為所述第一解展型樣的一延遲版本。
8. 如權(quán)利要求7所述的碼分多址聯(lián)接系統(tǒng)的接收器，其中，所述接收器 還包括一結(jié)合器，其用以結(jié)合經(jīng)過解展頻的所述第一及第二插入取樣。
全文摘要
本發(fā)明揭露一種碼分多址聯(lián)接系統(tǒng)的接收器，其接收一被傳送通過一多重路徑信道的信號，該接收器具有一取樣裝置，其對所述信號進行取樣，而產(chǎn)生復數(shù)個多重路徑取樣；以及一路徑對準電路，該路徑對準電路具有基于數(shù)據(jù)包的一存儲裝置，以串行方式輸入低于該CDMA系統(tǒng)所需過取樣率的復數(shù)取樣，并以一包接一包方式輸出復數(shù)數(shù)據(jù)包，以降低該存儲裝置的存取速率。此外，該路徑對準電路具有一插入裝置，其從該存儲裝置讀取該等數(shù)據(jù)包并執(zhí)行數(shù)據(jù)插入，以提升上述低過取樣的分辨率、及產(chǎn)生高分辨率的復數(shù)插入取樣；解展頻裝置，其接收及解展頻所述第一插入取樣以供應該CDMA系統(tǒng)進行解展頻之需。本發(fā)明降低存儲裝置所需的存儲容量。
文檔編號H04B7/216GK101150353SQ20071015338
公開日2008年3月26日 申請日期2007年9月18日 優(yōu)先權(quán)日2006年9月18日
發(fā)明者葉顏輝, 楊贛寧 申請人:聯(lián)發(fā)科技股份有限公司