專利名稱：：集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法
技術領域：
：本發(fā)明涉及信息加密技術，特別是涉及一種集成電路中素數(shù)域橢圓曲線密碼系統(tǒng)的實現(xiàn)方法的技術。
背景技術：
：信息安全、特別是網(wǎng)絡環(huán)境下的信息安全已成為影響國家安全、經(jīng)濟發(fā)展、個人利害、社會穩(wěn)定的重大關鍵問題。從保護國家和個人的利益出發(fā)，各國政府無不重視信息和網(wǎng)絡安全。特別是各發(fā)達國家均大力加強信息安全的研究和督導。美國等西方發(fā)達國家都制定了新數(shù)據(jù)加密標準，并制定了更加嚴格的信息安全產(chǎn)品出口政策。同時，各大跨國公司如IBM、HP、Sun等均建有強大的信息安全實驗室。從我們國家安全和民族利益出發(fā)，網(wǎng)絡信息安全問題不研究不行，僅僅滿足于分散的、以封堵已發(fā)現(xiàn)的安全漏洞為目的的研究也不行，而必須從基礎著手，對網(wǎng)絡環(huán)境下的信息安全開展強力度的研究，為我國的信息安全提供嶄新的、整體的理論指導和基礎構件的支撐，并為信息安全技術的實現(xiàn)奠定堅實的基礎。超大規(guī)模集成技術可以把許多功能容于一個芯片，使設備的體積大大減小，功耗降低顯著，效率提高可觀，使信息設備越來越適應便攜、移動、高速、多媒體的應用需要。較之用軟件實現(xiàn)密碼技術，系統(tǒng)構建在硅片上還可以帶來具有物理保護的好處。所以，信息安全保護也同時出現(xiàn)了構建在硅片上的趨勢。"將系統(tǒng)建立在芯片上"是電子技術發(fā)展的一種潮流，使用芯片作為加密系統(tǒng)的核心載體是當前解決信息安全問題的最好方案。高性能數(shù)據(jù)加密及簽名芯片技術成果的應用將極大推動我國信息安全技術的發(fā)展。針對身份認證芯片的應用，人們目前主要研究兩類公鑰制密碼算法的硬件實現(xiàn)問題RSA密碼算法和橢圓曲線密碼算法(ECC)。國際上與這兩類密碼算法相關的信息安全芯片的研究與開發(fā)一直在進行。將橢圓曲線用于密碼算法，于1985年由Koblitz和VictorMiller分別獨立地提出。根據(jù)已知的密碼分析學知識，橢圓曲線密碼(以下簡稱ECC)系統(tǒng)相比于傳統(tǒng)的密碼系統(tǒng)有更高的安全性。相比基于RSA和Diffie-Hellnian的算法，ECC具有更短的密鑰和更有效的算法。這兩方面的優(yōu)勢使得ECC比起傳統(tǒng)的密碼系統(tǒng)來說更實用，且能廣泛用于存儲量、計算量和通信帶寬受限的環(huán)境。RSA的安全基礎是大數(shù)難分解，而ECC的安全基礎是基于橢圓曲線的離散對數(shù)問題，與RSA(算法的名字以發(fā)明者的名字命名RonRivest，AdiShamir和LeonardAdleman)和DSA等系統(tǒng)相比，橢圓曲線密碼系統(tǒng)具有更好的優(yōu)勢。在信息安全領域，實際實現(xiàn)的ECC算法，大多是使用軟件的方法或者是調用RSA和模乘協(xié)處理器進行加速完成的，即使有能夠實現(xiàn)ECC核心運算的硬件芯片也性能不佳，面積較大，成本較高不利于大量應用。國內市場上還是很少有成熟的ECC集成電路芯片產(chǎn)品。找到使用方便、性能優(yōu)良、易于進行SoC集成的ECC核設計方法，對于滿足國家信息安全的緊迫需求具有很重要的意義。
發(fā)明內容針對上述現(xiàn)有技術中存在的缺陷，本發(fā)明所要解決的技術問題是提供一種使用方便、性能優(yōu)良、易于進行SoC集成的、低成本、高性能，小面積的集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法。為了解決上述技術問題，本發(fā)明所提供的一種集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法，其特征在于，方法流程如下1)將兩維仿射點(x，y)坐標映射到三維Jacobin投影坐標(X,Y，Z)，映射過程如下(x，y)^(x'y,1)=(X,Y，Z);2)將投影坐標點轉換成Montgomery(以發(fā)明者的名字命名的算法)表示，轉換過程如下(X，Y,Z)+(XR,YR，ZR)對這種形式下(投影坐標，Montgomery表示)的點坐標施加包括點乘，倍點和點加的點運算操作，得到的點運算初步結果(XR，YR,ZR);3)將投影坐標結果(XR，YR,ZR)，映射回仿射坐標(xR,yR);4)將Montgomery表示的(xR,yR)恢復為普通表示(x，y);在所述步驟1-4中，運算中用到的所有大數(shù)，包括橢圓曲線參數(shù)，運算的點坐標，密鑰等全部都存儲到以SRAM為介質的Memory中。進一步的，所述Montgomery表示下的運算包括Montgomery模乘算法和Montgomery模平方算法。進一步的，在所述步驟2中，點乘kQ運算中，k采用NAF編碼。進一步的，所述點乘運算實現(xiàn)過程中調用的倍點和點加的數(shù)據(jù)交互方法，即使用如下點乘算法，點乘過程中采用NAF編碼不斷調用倍點和點加算法。采用表1所述的點加和倍點數(shù)據(jù)交互方法1)NAF編碼h^3k;2)讀取第i個NAF編碼；3)計算S-2S，此時Q不可讀寫；4)如果(hi=l&&k=0)或(hi=0&&k=l);則轉至5);則轉至2);5)計算(^S士Q，此時S可讀不可寫，則轉至2)。這可以使整個點乘和單個點加或者倍點運算過程中數(shù)據(jù)交互開銷降到最低，減少運算的時間。進一步的，運算所述Montgomery模乘算法的Montgomery模乘器包括用于完成XY操作的第一級32bit乘法器、用于完成T+XY+c運算的第二級加法器和加法器前的42壓縮器組成的流水線硬件通路。進一步的，所述相關操作數(shù)分別存放到不同的SRAM中。進一步的，所述橢圓曲線密碼運算使用的SRAM中僅有一個為雙口SRAM的存儲單元。進一步的，所述Memory(SRAM)的時鐘(工作)頻率采用與運算模塊(單元)頻率相同、相位相差180度的反相時鐘頻率驅動。利用本發(fā)明提供的集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法，由于集成電路的運算中把大數(shù)全部放到SRAM中，既減小面積開銷，又可進行大素數(shù)域上橢圓曲線的運算；由于采用NAF對k進行編碼隨后再進行掃描，這樣平均可以節(jié)省1/6次點加運算；對NIST推薦的橢圓曲線，由于采用優(yōu)化的Montgomery模乘方法，每次模乘可減少約10%運算開銷；由于采用雙口SRAM，讀寫操作就可以在一個時鐘周期內同時完成，不需要等待，使硬件利用率達到100%;由于所述Memory(SRAM)采用運算模塊(單元)的反相時鐘頻率驅動，使得存取數(shù)據(jù)速度提高100%;由于解決了操作數(shù)相關性的原理，使得SRAM的使用效率大大提高，既不影響性能，又降低了芯片的面積，可以為ECC的應用提供低成本高性能的解決方案。本發(fā)明提供的集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法，其特點如下支持不超過544bit的任意素數(shù)域橢圓曲線的點加、點減、倍點和點乘運算；兼容正EE1363國際標準；在100MHz頻率下，256bitECC點乘速度可達120次/秒；無窮遠點和模數(shù)偶錯誤檢測功能；坐標點是否在橢圓曲線上判斷功能；可以進行不超過2048bit的RSA運算，每秒可完成1024bitRSA簽名34次以上；ECC和RSA密鑰保護功能可以進行模乘、模平方、模加、模減和模逆等有限域運算；圖1為本發(fā)明實施例的點乘過程框圖2為本發(fā)明實施例SRAM標準6T單元圖3A為現(xiàn)有技術中典型1bit觸發(fā)器單元版圖3B為本發(fā)明實施例SRAM標準1bit觸發(fā)器單元版圖4為本發(fā)明實施例模乘器數(shù)據(jù)通路結構簡圖5為本發(fā)明實施例采用反向時鐘讀操作波形圖6為本發(fā)明實施例采用反向時鐘寫操作波形圖7為現(xiàn)有技術中采用同相時鐘讀操作波形圖8為現(xiàn)有技術中采用同相時鐘寫操作波形圖。具體實施例方式以下結合對本發(fā)明的實施例作進一步詳細描述，但本實施例并不用于限制本發(fā)明，凡是采用本發(fā)明的相似結構、方法及其相似變化，均應列入本發(fā)明的保護范圍。本發(fā)明ECC實現(xiàn)是基于素數(shù)有限域公共密鑰算法的各種應用而設計的ECC專用協(xié)處理器(IP核)，可以最高支持544bit任意橢圓曲線的點加、點減、倍點和點乘運算，橢圓曲線方程=X3+OX+6(4a3+2762*0)a，6eGF(p)除了支持橢圓曲線的點運算，IP還支持不超過2048bit的RSA、模乘、模加減、模逆等有限域運算。本發(fā)明能夠獲得優(yōu)良性能特征的原因在于采用改進的適合硬件實現(xiàn)的算法本發(fā)明的集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法，算法流程如下1)將兩維仿射點(x,y)坐標映射到三維Jacobin投影坐標(X，Y，Z)，映射過程如下(x,y)^(x,y，1)=(X,Y，Z);2)將投影坐標點轉換成Montgomery表示，轉換過程如下(X,Y，Z)+(XR,YR，ZR)對這種形式下(投影坐標，Montgomery表示)的點坐標施加點運算操作，得到的點運算初步結果(XR,YR，ZR);3)將投影坐標結果(XR，YR,ZR)，映射回仿射坐標(xR，yR);4)將Montgomery表示的(xR,yR)恢復為普通表示(x,y);在所述步驟1-4中，運算中用到的所有大數(shù)，包括橢圓曲線參數(shù)，運算的點坐標，密鑰等全部都存儲到以SRAM為介質的Memory中。在步驟2中，點乘kQ運算中，k采用NAF編碼；采用新型的點乘點加和倍點調度策略；點乘就是點的標量乘法運算，一個整數(shù)k乘以坐標點P，得到另一個坐標點Q。實際點乘分解成點加減和倍點的不斷調用來實現(xiàn)的，這個過程中要把k掃描一遍，可以采用二進制編碼。本發(fā)明中釆用NAF對k進行編碼隨后再進行掃描，這樣平均可以節(jié)省1/6次點加運算。整個過程如下點乘kQ運算是最為核心的運算，k采用NAF編碼流程如下所示算法ECC點乘(ECPM)int:A，point:Q計算^的二進制表示v^.../^。，同時根據(jù)*的二進制表示^,,..^。何'."_1">0;''—){州.=1&&,=0)S=S+g;!/(&=0&&=1)S=S-2;}點乘過程需要存儲S(X0,Y0,Z0)、Q(X1,Y1,Z1)點坐標、橢圓曲線參數(shù)(a,b,N)和一些中間值，這都是很大的數(shù)。如使用寄存器組存儲，雖然使用方便，但其的面積是不可忍受的。為了把IP的面積控制在較小的范圍，又可進行大素數(shù)域上橢圓曲線的運算，IP把大數(shù)全部放到SRAM中，減小面積開銷。但使用SRAM代價是在一個周期只能讀取或者寫入一個字。這就需要一種新的點運算的調配策略，將數(shù)據(jù)交互的開銷降到最低，根據(jù)上述算法，如圖1所示，點乘過程1)NAF編碼h二3k;2)讀取第i個NAF編碼；3)計算S-2S，此時Q不可讀寫；4)如果(hi=l&&k=0)或(hi=0&&k=l);則轉至5);則轉至2);5)計算(^S士Q，此時S可讀不可寫，則轉至2)。因為如果在更新Q的過程中使用了S的存儲空間，那么就不能再下一步計算中就無法得到正確的S值，反之亦然。要克服這些限制又要減少讀寫Memory的開銷，還要提高Memory的使用率，就要專門設計一個適合點乘運算的Memory管理方案。為了實現(xiàn)點乘，運算過程中需要存儲數(shù)據(jù)交互數(shù)據(jù)，本發(fā)明提出了一種新的點乘倍點和點加調度策略，減少了數(shù)據(jù)交互的次數(shù)，提高了效率。其具體如下基于這種原則，設Q(X1,Y1，Z1)，S(X0,Y0,Z0)，那么倍點和點加的調配策略分別是表1倍點和點加的策略<table>tableseeoriginaldocumentpage10</column></row><table><table>tableseeoriginaldocumentpage11</column></row><table>倍點需要T1、T2兩個額外存儲器，點加需要T1、T2和Buffer三個存儲器。每次倍點后結果存入S，點加減后結果存入Q，無需另行數(shù)據(jù)交換。采用優(yōu)化的Montgomery模乘算法和模平方算法；Montgomery模乘的基本形式如下(這里的N相當于前面的有限域特征值p):選擇參數(shù)w'，w-1，滿足o〈/r'〈w，o<w'</j，使得rw-w*w'=i。fl)=j朋—1modjVStep2:r=[r+(7W'mod/fVV]//其中及=2、f-"+2，n是N的bit數(shù)；本發(fā)明中采用的優(yōu)化的aOSMootooiery算法優(yōu)化的Mootgimieiy模乘算法Cl:OSO啤W:^朋—'modW原始的CI0S算法{te刑HTH1+ADl哪〗化;(T[k+i];rk;i)"T[k]化；■modW;{Tfk]=T[k+l]+c;優(yōu)化的CIOS算法(,，+A0*Bi]+c;c=0;(c,s"TT0]+m，N0];to;h+c;d雜表優(yōu)化的Montgomety模乘算法CIOS算法內外循環(huán)都是k次，k表示R的字數(shù)。而實際A、B和N的字數(shù)(AkJB^NIO都可能比k小，這就會有冗余計算，經(jīng)研究發(fā)現(xiàn)可以讓循環(huán)只做必需的次數(shù)，就可消除這種冗余計算。改進在A、B、N的字數(shù)小于R的字數(shù)時非常明顯。對NBT推薦的橢圓曲線，應用優(yōu)化的方法每次模乘可減少約，0%運算開銷。改進的CIOSMmrtgoroecy模平方算法模平方運算就是輸入的兩個乘數(shù)相等的情況，是一種特殊的模乘。下面是具體的算法—"llE的CI0S鎮(zhèn)平方算疾""""""即,)(c，Tm)=TOI+A)=T[j]+A[j]*A[i]+C;else(c，T[j])=T[j]+2*A[j〗*A[i]+c;}根據(jù)兩個操作數(shù)相等的特點將運算開銷再減少25%左右。流水線設計的Montgomery模乘器；本發(fā)明的特征還在于依據(jù)改進的算法量身定做的Montgomery模乘器采用2級流水線設計，硬件利用率100%。IP的關鍵路徑得到優(yōu)化，工作頻率得以提高。本發(fā)明采用的Montgomery算法最需要有效實現(xiàn)(OT+^+e，(Or"^"兩種運算，為此設計的Montgomery模乘器的數(shù)據(jù)通路結構如圖4所示模乘器采用了兩級流水線，第一級32bit乘法器完成XY操作，第二級加法器完成T+XY+c運算(乘積的高32位應計入T的下一字，所以要延遲一個周期送入加法器)，加法器前加入42壓縮器把四個數(shù)轉換成兩個數(shù)相加，優(yōu)化了面積和關鍵路徑。IP的運行頻率主要取決于所采用的工藝和內部關鍵路徑的延遲，基于SMIC0.18um工藝，經(jīng)DC綜合該運算單元可以運行在120MHz。改進的模乘器硬件電路和SRAM的特性還在于，設計中采用了雙口SRAM，由于T要在同一周期內進行讀和寫兩種操作，設計中采用雙口SRAM，讀寫操作就可以在一個時鐘周期內同時完成，不需要等待。硬件利用率達到100%。應用NIST256bit橢圓曲線參數(shù)進行模乘和模平方分別僅需要183和145周期。本發(fā)明能夠具有較小面積的特征的原因在于成功解決了存儲相關性問題，采用SRAM作大數(shù)存儲模塊大大減小了芯片面積。根據(jù)操作數(shù)相關性設計其在SRAM中的位置策略；本發(fā)明的特征還在于使用SRAM的方法，為了保證運算的性能，放置了4塊單口SRAM和一塊雙口SRAM。由于ECC點運算中涉及的操作數(shù)(坐標點，臨時量，曲線參數(shù)，有限域特征)很多，而有時候需要把同時存取不同的操作數(shù)，這里把這種情況下的操作數(shù)叫做相關操作數(shù)，如果相關的操作數(shù)放置到一塊SRAM中的話就會產(chǎn)生問題，因為SRAM只有一個讀寫口，要取出兩個字的數(shù)據(jù)必須等待，那就影響到IP的速度。這就要求有相關性的不能放到相同的SRAM中，沒有相關性的可以放到一塊SRAM中，這就給操作數(shù)的放置提出了難題，以下稱之為操作數(shù)相關性原則。本發(fā)明經(jīng)過研究放置4塊SRAM采用新型的點乘調配策略可以在不違反操作數(shù)相關性原則的基礎上完成SRAM的放置策略。放置的策略如下所示(參見第2節(jié))<table>tableseeoriginaldocumentpage15</column></row><table>與此同時RSA運算也可以以用這種Memory的分配方式進行下面其具體分配方式<table>tableseeoriginaldocumentpage15</column></row><table>AENR其中的A，E，N，R意義可以從RSA的掃描算法中看出。Input:A，E,N,X=R2modN，E=eq，eq-l，eq-2,■,e0，eq=1Output:AEmodNA=Mont(A,X);R=A;forj=q-lto0{A=MontSqu(A);if(ej==1)A=MontMul(A,R);A=Mont(A，l);這樣設計的Memory放置策略可以同時適應兩種算法，克服了使用SRAM造成的不便，使得IP的運算速度大幅提高。本發(fā)明釆用SRAM面積大大減小面積一般的數(shù)字電路設計中，往往把信息存儲到寄存器中，這樣做可以使得設計簡單，存儲方便。但是對于當前主流的CMOS工藝要實現(xiàn)lbit的寄存器一般需要幾十個MOS管的開銷。而大素數(shù)域的ECC運算需要存儲和處理的數(shù)據(jù)長度非常大，如果使用寄存器進行存儲，那么最終實現(xiàn)的面積將是不可忍受的。IC的成本很大程度上取決于單個芯片的面積，如果ECC采用寄存器進行大數(shù)存儲，雖然簡化了設計的工作，但成本將是很大的問題。本發(fā)明中運算中用到的所有大數(shù)，包括橢圓曲線參數(shù)，運算的點坐標，密鑰等全部都存儲到以SRAM為介質的Memory中，極大地減少IP的面積，這是因為目前一般通過D-Flip-Flop實現(xiàn)寄存器。實現(xiàn)一個DFF需要30個管子左右；而一般的SRAM單元只需要6個管子，在相同工藝下自然前者比后者的占用面積大，而且各工藝廠商專門對于SRAM進行了優(yōu)化，使得SRAM變得密度更高，面積更小。為了能夠把ECCIP的面積限定在一個較小的范圍內，又希望ECCIP能夠支持很大素數(shù)的運算功能。本發(fā)明釆用了SRAM進行大數(shù)存儲，極大的減小了面積開銷。在現(xiàn)今的CMOS工藝中，SRAM可以達到非常高的存儲密度。典型的lbitSRAM單元如圖2所示；版圖的對比如圖3所示，其中圖3A為現(xiàn)有技術中典型1bit觸發(fā)器單元版圖，圖犯為本發(fā)明實施例SRAM標準1bit觸發(fā)器單元版圖。本發(fā)明為了保證運算單元讀寫SRAM的速度，采用了SRAM和運算單元采用反相時鐘設計的技術。Memory(SRAM)和運算模塊之間采用相同頻率，相位相差180度的反相時鐘驅動，使得存取數(shù)據(jù)速度提高100%;這個可以從如下的波形圖中看出來，在運算模塊時鐘的第一個上升沿給出讀信號，等待半個時鐘周期Memory模塊的上升沿，SRAM采到地址和讀寫信號后會把數(shù)據(jù)放到總線上，等到運算模塊時鐘的第二個上升沿的時候就可以拿到數(shù)據(jù)了。應用本發(fā)明的技術的讀寫波形圖如圖5、圖6所示現(xiàn)有技術的讀寫波形圖如圖7、圖8所示。如圖7、圖8所示，如果Memory和運算單元都采用統(tǒng)一的時鐘，由于SetupTime的原因運算模塊要去一個數(shù)據(jù)，第一個時鐘周期給出讀寫信號后要等待2個周期才能得到有效數(shù)據(jù)。波形圖說明從圖5、圖6所示的波形圖中可以清楚看出采用反相時鐘可以把Memory的讀寫的速度提高100%，這樣就可以克服使用SRAM帶來的速度影響。1權利要求1、一種集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法，其特征在于，方法流程如下1)將兩維仿射點(x，y)坐標映射到三維Jacobin投影坐標(X，Y，Z)，映射過程如下(x，y)→(x，y，1)＝(X，Y，Z)；2)將投影坐標點轉換成Montgomery表示，轉換過程如下(X，Y，Z)→(XR，YR，ZR)對這種形式下的點坐標施加包括點乘，倍點和點加的點運算操作，得到的點運算初步結果(XR，YR，ZR)；3)將投影坐標結果(XR，YR，ZR)，映射回仿射坐標(xR，yR)；4)將Montgomery表示的(xR，yR)恢復為普通表示(x，y)；在所述步驟1-4中，運算中用到的所有大數(shù)，包括橢圓曲線參數(shù)，運算的點坐標，密鑰等全部都存儲到以SRAM為介質的Memory中。2、根據(jù)權利要求l所述的集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法，其特征在于，所述Montgomery表示下的運算包括Montgomery模乘算法和Montgomery模平方算法。3、根據(jù)權利要求l所述的集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法，其特征在于，在所述步驟2中，點乘kQ運算中，k采用NAF編碼。4、根據(jù)權利要求3所述的集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法，其特征在于使用如下點乘算法，點乘過程中采用NAF編碼不斷調用倍點和點加算法，采用所述的點加和倍點數(shù)據(jù)交互方法1)NAF編碼h-3k;2)讀取第i個NAF編碼；3)計算S-2S，此時Q不可讀寫；4)如果(hi=l&&k=0)或(hi=0&&k=l);則轉至5);則轉至2);5)計算Q-S士Q，此時S可讀不可寫，則轉至2)。5、根據(jù)權利要求2所述的集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法，其特征在于，運算所述Montgomery模乘算法的Montgomery模乘器包括用于完成XY操作的第一級32bit乘法器、用于完成T+XY+c運算的第二級加法器和加法器前的42壓縮器組成的流水線硬件通路。6、根據(jù)權利要求l所述的集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法，其特征在于,所述橢圓曲線密碼算法運算使用的SRAM中僅有一個為雙口SRAM的存儲單元。7、根據(jù)權利要求l所述的集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法，其特征在于，所述SRAM的時鐘頻率采用與運算模塊頻率相同、相位相差180度的反相時鐘頻率驅動。全文摘要一種集成電路中素數(shù)域橢圓曲線密碼算法的實現(xiàn)方法，涉及信息加密
技術領域：
；所要解決的是密碼算法的集成電路的技術問題；該方法流程如下1)將兩維仿射點(x，y)坐標映射到三維Jacobin投影坐標(X，Y，Z)；2)將投影坐標點轉換成Montgomery表示，轉換過程如下(X，Y，Z)→(XR，YR，ZR)對這種形式下的點坐標施加包括點乘，倍點和點加的點運算操作，得到的點運算初步結果(XR，YR，ZR)；3)將投影坐標結果(XR，YR，ZR)，映射回仿射坐標(xR，yR)；4)將Montgomery表示的(xR，yR)恢復為普通表示(x，y)；在運算中用到的所有大數(shù)都存儲到SRAM中。本發(fā)明具有使用方便、性能優(yōu)良、易于進行SoC集成的、低成本、高性能，小面積的特點。文檔編號H04L9/30GK101547089SQ20081003534公開日2009年9月30日申請日期2008年3月28日優(yōu)先權日2008年3月28日發(fā)明者周玉潔,華朱申請人:上海愛信諾航芯電子科技有限公司