專利名稱：：一種芯片可實現的快速高效非合作低信噪比直擴信號檢測方法
技術領域：
：本方法屬于通信
技術領域：
，具體應用于頻段管理，信號偵聽以及遇險信息分析，也可用于自組織的傳感器網絡或作為新一代擴頻通信網的實現方式。是在很低信噪比下，直接近似實現所有參數未知的直接序列擴頻信號最優(yōu)檢測器的一種快速實現方法。DSSS(直接序列擴頻，簡稱直擴)信號作為一種典型的具有保密特征的信號，在許多非合作應用場合，如果不像合作接收方事先可得到DSSS信號的參數如載頻fc、碼元速率R、偽碼周期Tp及偽碼序列那樣，則在低信噪比下信號是難以被檢測到的。本專利提出的非合作芯片可實現的檢測方法實現了一種新穎的檢測原理，具有檢測速度快、適用信噪比低、適應參數范圍廣的特點，同時還可得到偽碼周期Tp這一關鍵參數的精確估計，估計精度遠高于單位采樣間隔。本專利算法涉及的應用場合包括無線電監(jiān)測，通信信號偵察，衛(wèi)星信號截獲等。同時它的應用還包括設計某些新的DSSS通信系統(tǒng)，比如參數或(和)偽碼時變的DSSS通信平臺，從而獲得良好的抗截獲能力和抗干擾能力；或者作為合作通信同步失效狀態(tài)下一種有效的檢測方式，如遇險應急處理。
背景技術：
：一直以來，利用偽碼周期特征來研究DSSS信號檢測的算法很少，反而大量的弱信號檢測器針對的是普通的PSK信號。主要有兩個原因首先，關于PSK信號的檢測有系統(tǒng)的方法和理論支持，比如循環(huán)譜檢測器，同時在工程中也存在一些實用的算法，如載頻檢測器，率線檢測器，實現簡單，得到了大量的應用，但這些檢測器在實際應用于DSSS信號檢測時存在很大的局限載頻檢測器對Doppler頻移和窄帶干擾非常敏感，且不適用于普遍應用的QPSK等高階PSK調制；率線檢測器在低信噪比下檢測性能差，且其性能易受脈沖成形和信道環(huán)境影響。另一方面，到目前為止，現有方法提出的偽碼周期檢測器性能不佳，且運算量偏大，比起PSK信號檢測器沒有優(yōu)勢，因此研究偽碼周期檢測器的主要目的還是為了在檢測完成之后用來估計偽碼周期。同時，由于估計的精度比較低，也難以作為偽碼周期可靠的估計值。下面首先簡要介紹一下現有非合作DSSS信號檢測方法1.現有的PSK信號檢測器用于非合作DSSS信號的檢測現有的PSK信號檢測器主要有兩種，一種是載頻檢測器，如果待檢測的DSSS信號是BPSK調制方式，則信號平方后，其周期圖在兩倍載頻處會有譜線出現，檢測該譜線有無即可；另一種是率線檢測器，信號與自身的延遲共軛相稱后，其周期圖在碼元速率處會有譜線出現，也可用來檢測DSSS信號有無。如果待檢測的DSSS信號調制方式是QPSK或者更高階的PSK信號，平方法失效，載頻譜線可在更高階(QPSK為四階)意義上恢復，但眾所周知，階數越高，抑制噪聲的能力越弱，因此載頻檢測器不適合高階調制的低信噪比場合。另一方面，率線檢測器性能不佳。比如在實際應用中，倍頻的載頻檢測器對BPSK-DSSS信號最低能檢測到—20dB，率線檢測器僅能檢測至—10dB。因此，對BPSK-DSSS信號而言，載頻檢測器是一種可行的方案。但是對于其它形式的PSK—DSSS信號，載頻檢測器性能在低信噪比下(<-10dB)不堪使用。兩種檢測器的原理框圖分別如圖1、圖2所示。2.現有非合作DSSS信號偽碼周期檢測的方法為描述方便，考慮以下DSSS信號離散模型k＝0，1…，N-1y(k)表示被高斯噪聲污染的DSSS離散信號，p為DSSS信號的平均功率，{c(k)}，k＝0，1，…，L-1是長度為L的PSK偽碼序列，mod(k，L)表示k對L取余數，{s(k)}，k＝0，1，…，M-1是的PSK信息碼序列，表示不大于·的最大整數，fc和分別是載頻頻率和初相，n(k)為獨立同分布的復高斯噪聲序列，N表示總樣本點數。目前，現有非合作DSSS信號偽碼周期檢測算法主要包括(1).波動相關法將DSSS信號劃分成多個非重疊數據窗(滿足窗長L1>2L)i＝1，2，...，M1(M1為數據窗個數)，求出每個數據窗信號的自相關函數作為信號自相關函數的一個樣本；其中y*表示y的復共軛；對所有的數據窗求出的自相關函數取平均，求得信號自相關函數模平方的估計值對ρ(τ)進行峰值搜索，在理想情況下，只在偽碼周期的整數倍處出現峰值，因此進行峰值檢測，并根據峰值之間的最小距離估計得到PN碼周期，如圖3所示。(2).二次功率譜法類似相關波動法，將DSSS信號劃分成多個非重疊數據窗，求得窗內信號的周期圖估計(FT表示傅利葉變換)；對所有窗內信號的二次功率譜線性平均，得到對ρ(τ)進行峰值搜索，根據峰值之間的距離檢測出PN碼周期。利用周期圖估計和自相關函數估計功率譜的對應關系，因此可以證明，該方法與波動相關法的本質是一致的，但是由于直接利用周期圖存在峰混疊的問題(可用相關圖估計替代加以消除，但是這樣就與相關波動法完全一致了)，因此沒有波動相關法方便。(3).倒譜法同樣類似相關波動法，將DSSS信號劃分成多個非重疊數據窗，并對每個窗內信號求倒譜將各個窗內求得的倒譜求線性平均對ρ(τ)進行峰值搜索，根據峰值之間的距離估計出PN碼周期。仿真表明，以上算法中以波動相關法效果最好。綜合上述方法不難看出，這幾種方法都利用了偽碼序列自相關峰相當尖銳和偽碼序列的周期特征。以上算法的缺點主要是在低信噪比時性能不佳，只能做到-15dB(碼長L≤1023情況下)以上(見表1)。這些方法很難用來作為低信噪比DSSS信號的主要檢測手段。此外，如果考慮到實際應用中采樣率和碼元速率往往不成整數倍關系，所以上述算法估計出的偽碼周期僅僅是真實偽碼周期的整數近似值。由于誤差較大，因此這些算法也難以勝任偽碼周期精確估計的任務?？傊?，現有的DSSS信號檢測方法存在不少弱點，特別是在低信噪比和高階數字調制時性能距實用化還有相當的距離。
發(fā)明內容本發(fā)明的目的是克服前述問題，在未知所有參數的DSSS信號最優(yōu)檢測器基礎上提供了一種基于芯片可實現的快速檢測方法。該方法的核心是巧妙地設計了一種DSSS信號最優(yōu)檢測器的快速實現方式——網狀覆蓋表快速算法(fastMesh—Coveredtablealgorithm，簡稱MCT算法)，它利用了FFT高效的計算能力，然后將FFT運算單元按照一定的圖案拼接起來進行運算。本方法檢測性能相當優(yōu)越能夠用相當短的樣本實現非常低信噪比DSSS信號偽碼周期的檢測，同時計算量也遠小于相同檢測性能下現有的其它方法，并能同時獲得估計精度遠高于現有其它方法的偽碼周期參數。和前述基于頻域處理的偽碼周期檢測算法不同，本檢測方法將DSSS信號看成攜帶大量冗余信息的有記憶性的碼序列，通過時域上一些特定的運算，充分利用冗余信息去除噪聲，從而獲得良好的抑制噪聲能力。為方便描述，離散DSSS信號y(k)可寫成列向量形式y(tǒng)，用yi表示列向量y中第i個元素，i＝1，2，...，N，且每個偽碼碼片采樣一個點，設L0為偽碼周期L附近的一個取值，不妨設M0＝N/L0。通過最優(yōu)檢測器的理論推導，構造統(tǒng)計量ρ(L0)作為檢測統(tǒng)計量其中γ為判決門限，為無信號時的假設，為有信號時的假設。這種檢測器的性能優(yōu)秀，魯棒性非常好、適用面廣的檢測器。理論研究表明它是PSK-DSSS信號在信噪比趨于0下的最優(yōu)檢測器(LMPItest，局部最大勢不變檢驗)，即其最優(yōu)性能在任意噪聲方差，載頻及初相，偽碼序列與信息碼序列下都是一致的。同時，這種檢測器也是恒虛警(CFAR)的且不受PSK調制類型的影響。它的計算復雜度近似為O(NM)。這種檢測器所需的計算量和存儲空間都非常大，而難以實際應用。本發(fā)明設計的MCT實現方式可近似實現這種非合作低信噪比直擴信號檢測器。本發(fā)明的技術方案如圖4所示，信號經過天線進入接收機，通過中頻正交接收和A/D采樣后，將采樣數據輸入存儲器，然后利用FPGA芯片實現算法，最后生成判決統(tǒng)計量完成信號的檢測，同時估計出DSSS信號的偽碼周期參數。其特征在于該方法在處理器中依次包含如下步驟步驟一.接收數據預整理，在處理器中對數據進行預處理，可通過濾波和白化功能，抑制帶外噪聲，并使實際接收數據的噪聲成分更符合檢測方法適用的理論模型。然后將數據按照MCT算法需要計算的結構分段，并每段分別補零存儲，以便使處理器能高效處理相應的FFT運算。步驟二.預FFT計算。對每段數據分別進行FFT運算，將結果存入存儲器。由于這組結果將反復使用，事先一次全部實現，使計算效率大大提高。步驟三.估計時變有偏自相關函數。實質上就是按照MCT算法將對應數據共軛點乘并取IFFT變換。步驟四.合成時變無偏自相關函數。按照MCT算法，將相鄰的有偏自相關函數組合成無偏自相關函數。步驟五.計算出最優(yōu)檢測量中的各項四階互協方差統(tǒng)計量。即在重復執(zhí)行步驟三和步驟四后，在所有時變無偏自相關函數基礎上求出偽碼周期所有可能取值對應的四階互協方差函數。步驟六.檢驗判決。將最后得到的檢測統(tǒng)計量與門限比較。由于該檢測器是CFAR，即門限不依賴DSSS信號參數和背景噪聲大小，因此門限值采用預置的方式固化在程序里。該方法中對數據預處理的方法特征為信號通過天線進入中頻正交接收機，經過A/D采樣，數字濾波和噪聲白化后，采樣數據然后進行數據重排，輸入存儲器，以便運用后續(xù)處理。以下將接收數據用向量y表示(yn表示y中第n點)。令分別定義L′×(M0-1)維矩陣A(1)，A(2)和矩陣B(1)，B(2)。p為平臺所支持的FFT變換的基底，通常為2。并設A(1)與B(1)，A(2)與B(2)正好錯開L0/2，以便在步驟四中可以有效抑制信息碼初始相位不同對檢測性能的波動。該方法中對預FFT計算的方法特征為由FPGA芯片模塊分別實現A(1)，A(2)，B(1)，B(2)各列的基-pFFT運算。得到然后將結果送回存儲器中。該方法中對估計時變有偏自相關函數的方法特征為為直觀理解本步驟，這里用圖形進行說明(中圖5所示)，將平面上坐標為(m，n)的點相應定義為和|ym|2|yn|2(*表示共軛)，m＝0，…，N-1，n＝0，…，N-1。并定義有偏估計自相關函數和用長度為L0的虛框將平面上各點進行分塊(圖5中以L0＝4為例)，計算出各個虛框的有偏估計自相關函數和計算有偏估計自相關函數的過程由FPGA芯片模塊從存儲器中依次讀出與并將它們的對應元素相乘，并做基-pIFFT變換，得到的序列即為同理，分別將每個向量與對應元素相乘，并做基-pIFFT變換，得到的序列為該方法中對合成時變無偏自相關函數的方法特征為計算(部分的)無偏估計的自相關函數α(m，n)和β(m，n)，即為左右或上下相鄰兩個虛框內同一右下對角線上每L0個緊鄰的元素的之和(圖5中即為每4個緊鄰的元素的之和)，當坐標點(m，n)定義為時所求得的和為α(m，n)，當坐標點(m，n)定義為|ym|2|yn|2時所求得的和為β(m，n)。這樣求得的所有α(m，n)和β(m，n)也可以用圖6表示，圖6與圖5表示的坐標意義完全一致，即點點一一對應，只不過為了更簡潔直觀用[·]表示各個元素。當m＝0，L0，…，(M-2)L0，n＝L0/2，3L0/2，…，(M-3/2)L0時，有k＝1，…，L0-1。該配對關系在圖6中分別用虛斜框表示，并標出了α(0，3)作為范例。k＝-L0+1，…，-1。該配對關系在圖6中分別用虛斜框表示，并標出了α(7，10)作為范例。同理它們在圖6中的配對關系和計算α(m，n)時完全一致。該方法中計算最優(yōu)檢測量中的各項四階互協方差統(tǒng)計量的方法特征為計算出判決序列γ(k)其中，k＝2L0/3+1，…，(M0-3/2)L0，即將滿足n-m為相同取值的所有(|α(m，n)|2-β(m，n))/2項相加。該方法中檢驗判決的方法特征為計算出檢測統(tǒng)計量ρ′其中round()為四舍五入取整函數，為不大于·的最大整數。最后，計算出檢測統(tǒng)計量最大的ρ(L)中的L即為偽碼周期的估計值。本發(fā)明達到了預期目的，對DSSS信號成功實現了檢測，并得到了偽碼周期估計值。通過試驗，將本檢測器與現有的相關波動法偽碼周期檢測器及載頻檢測器進行性能比較，設BPSK—DSSS信號的偽碼序列長度L＝1023，載頻fc＝1/4(采用歸一化數字頻率)，偽碼碼速率Rc＝1/6，樣本長度N＝30K，進行10000次蒙特卡羅仿真，虛警概率Pfa＝0.01，仿真結果如下表所示，可見本發(fā)明的檢測器在樣本長度較短時也有很好的檢測性能，且相同樣本長度情況下其性能明顯優(yōu)于現有其它檢測器。表1.檢測器性能比較本發(fā)明的本質在于本發(fā)明直接利用并簡化了DSSS信號的最優(yōu)檢測器，最終得到了一種在理論上性能接近最優(yōu)同時芯片可實現的檢測器。本發(fā)明依據的DSSS信號最優(yōu)檢測器是一種新穎的檢測原理，目前它是首次被提出及利用。它具有調制信號形式適用范圍廣，參數變換魯棒性強，恒虛警，檢測精度高的突出特點，在檢測性能上更是大大優(yōu)于已有的檢測器。它的出現，還特別解決了QPSK或更高階的數字調相的DSSS信號在低信噪比下無法用載頻檢測器檢測的理論難題。同時，由于不檢測載頻參數，它也可以容忍很寬范圍的多普勒頻移。以上這些優(yōu)點，都是利用本發(fā)明提出的檢測原理首次在低信噪比下實現的。本發(fā)明發(fā)明了用于簡化DSSS信號最優(yōu)檢測器的一種芯片可實現MCT快速實現方法。它在給定偽碼周期的倍周期可變范圍內，實施偽碼周期的搜索及檢測。它巧妙地使用一種基于FFT的覆蓋原理(MCT)，用很小的計算代價計算出最優(yōu)檢測器中主要的成分，從而快速地近似實現最優(yōu)檢測器。每個FFT操作恰好可由FPGA中的IP核并行流水實現，在我們的設計中，含有三個完全獨立并行的FFT處理單元。由于近似，它較最優(yōu)檢測器在輸入信噪比上約有1dB的損失，卻大大提高了可實現性。在我們的基于FPGA的設計中，需要存儲器總的大小約為十倍樣本長度。在偽碼周期為103數量級時，較最優(yōu)檢測器能得到計算量至少降低約兩個數量級以上，存儲空間也減小2個數量級的節(jié)省。在更長偽碼周期下，性能提高也更大。因此基于MCT快速算法的偽碼周期檢測器特別適合于微弱非合作PSK—DSSS信號的快速檢測，還適合發(fā)射源相對于接收者高速運動，噪聲背景未知或可變等實際場合，具有極高的實用價值。圖1平方法檢測BPSK-DSSS信號基本原理框圖。圖2率線檢測器檢測BPSK-DSSS信號基本原理框圖。圖3波動相關法檢測DSSS信號基本原理框圖。圖4芯片可實現的快速高效非合作低信噪比直擴信號檢測算法系統(tǒng)原理框圖。圖5最優(yōu)偽碼周期檢測器的實現原理圖。圖6MCT快速方法的實現原理示意圖。具體實施例方式一種芯片可實現的快速高效非合作低信噪比直擴信號檢測方法，其核心是巧妙地設計了一種DSSS信號最優(yōu)檢測器的快速實現方式——網狀覆蓋表快速算法(fastMesh—Coveredtablealgorithm，簡稱MCT算法)，它利用了FFT高效的計算能力，然后將FFT運算單元按照一定的圖案拼接起來進行運算。本方法檢測性能相當優(yōu)越能夠用相當短的樣本實現非常低信噪比DSSS信號偽碼周期的檢測，同時計算量也遠小于相同檢測性能下現有的其它方法，并能同時獲得估計精度遠高于現有其它方法的偽碼周期參數。和前述基于頻域處理的偽碼周期檢測算法不同，本檢測方法將DSSS信號看成攜帶大量冗余信息的有記憶性的碼序列，通過時域上一些特定的運算，充分利用冗余信息去除噪聲，從而獲得良好的抑制噪聲能力。為方便描述，離散DSSS信號y(k)可寫成列向量形式y(tǒng)，用yi表示列向量y中第i個元素，i＝1，2，...，N，且每個偽碼碼片采樣一個點，設L0為偽碼周期L附近的一個取值，不妨設M0＝N/L0。通過最優(yōu)檢測器的理論推導，構造統(tǒng)計量ρ(L0)作為檢測統(tǒng)計量其中γ為判決門限，為無信號時的假設，為有信號時的假設。這種檢測器的性能優(yōu)秀，魯棒性非常好、適用面廣的檢測器。理論研究表明它是PSK-DSSS信號在信噪比趨于0下的最優(yōu)檢測器(LMPItest，局部最大勢不變檢驗)，即其最優(yōu)性能在任意噪聲方差，載頻及初相，偽碼序列與信息碼序列下都是一致的。同時，這種檢測器也是恒虛警(CFAR)的且不受PSK調制類型的影響。它的計算復雜度近似為O(NM)。這種檢測器所需的計算量和存儲空間都非常大，而難以實際應用。本發(fā)明設計的MCT實現方式可近似實現這種非合作低信噪比直擴信號檢測器。本發(fā)明的技術方案如圖4所示，信號經過天線進入接收機，通過中頻正交接收和A/D采樣后，將采樣數據輸入存儲器，然后利用FPGA芯片實現算法，最后生成判決統(tǒng)計量完成信號的檢測，同時估計出DSSS信號的偽碼周期參數。其特征在于該方法在處理器中依次包含如下步驟步驟一.接收數據預整理，在處理器中對數據進行預處理，可通過濾波和白化功能，抑制帶外噪聲，并使實際接收數據的噪聲成分更符合檢測方法適用的理論模型。然后將數據按照MCT算法需要計算的結構分段，并每段分別補零存儲，以便使處理器能高效處理相應的FFT運算。步驟二.預FFT計算。對每段數據分別進行FFT運算，將結果存入存儲器。由于這組結果將反復使用，事先一次全部實現，使計算效率大大提高。步驟三.估計時變有偏自相關函數。實質上就是按照MCT算法將對應數據共軛點乘并取IFFT變換。步驟四.合成時變無偏自相關函數。按照MCT算法，將相鄰的有偏自相關函數組合成無偏自相關函數。步驟五.計算出最優(yōu)檢測量中的各項四階互協方差統(tǒng)計量。即在重復執(zhí)行步驟三和步驟四后，在所有時變無偏自相關函數基礎上求出偽碼周期所有可能取值對應的四階互協方差函數。步驟六.檢驗判決。將最后得到的檢測統(tǒng)計量與門限比較。由于該檢測器是CFAR，即門限不依賴DSSS信號參數和背景噪聲大小，因此門限值采用預置的方式固化在程序里。該方法中對數據預處理的方法特征為信號通過天線進入中頻正交接收機，經過A/D采樣，數字濾波和噪聲白化后，采樣數據然后進行數據重排，輸入存儲器，以便運用后續(xù)處理。以下將接收數據用向量y表示(yn表示y中第n點)。令分別定義L′×(M0-1)維矩陣A(1)，A(2)和矩陣B(1)，B(2)。p為平臺所支持的FFT變換的基底，通常為2。并設A(1)與B(1)，A(2)與B(2)正好錯開L0/2，以便在步驟四中可以有效抑制信息碼初始相位不同對檢測性能的波動。該方法中對預FFT計算的方法特征為由FPGA芯片模塊分別實現A(1)，A(2)，B(1)，B(2)各列的基-pFFT運算。得到然后將結果送回存儲器中。該方法中對估計時變有偏自相關函數的方法特征為如圖5所示，將平面上坐標為(m，n)的點相應定義為和|ym|2|yn|2(*表示共軛)，m＝0，…，N-1，n＝0，…，N-1。并定義有偏估計自相關函數和用長度為L0的虛框將平面上各點進行分塊(圖5中以L0＝4為例)，計算出各個虛框的有偏估計自相關函數和計算有偏估計自相關函數的過程由FPGA芯片模塊從存儲器中依次讀出與并將它們的對應元素相乘，并做基-pIFFT變換，得到的序列即為同理，分別將每個向量與對應元素相乘，并做基-pIFFT變換，得到的序列為該方法中對合成時變無偏自相關函數的方法特征為計算(部分的)無偏估計的自相關函數α(m，n)和β(m，n)，即為左右或上下相鄰兩個虛框內同一右下對角線上每L0個緊鄰的元素的之和(圖5中即為每4個緊鄰的元素的之和)，當坐標點(m，n)定義為時所求得的和為α(m，n)，當坐標點(m，n)定義為|ym|2|yn|2時所求得的和為β(m，n)。這樣求得的所有α(m，n)和β(m，n)也可以用圖6表示，圖6與圖5表示的坐標意義完全一致，即點點一一對應，只不過為了更簡潔直觀用[·]表示各個元素。當m＝0，L0，…，(M-2)L0，n＝L0/2，3L0/2，…，(M-3/2)L0時，有k＝1，…，L0-1。該配對關系在圖6中分別用虛斜框表示，并標出了α(0，3)作為范例。k＝-L0+1，…，-1。該配對關系在圖6中分別用虛斜框表示，并標出了α(7，10)作為范例。同理它們在圖6中的配對關系和計算α(m，n)時完全一致。該方法中計算最優(yōu)檢測量中的各項四階互協方差統(tǒng)計量的方法特征為計算出判決序列γ(k)其中，k＝2L0/3+1，…，(M0-3/2)L0，即將滿足n-m為相同取值的所有(|α(m，n)|2-β(m，n))/2項相加。該方法中檢驗判決的方法特征為計算出檢測統(tǒng)計量ρ′其中round()為四舍五入取整函數，為不大于·的最大整數。最后，計算出檢測統(tǒng)計量最大的ρ(L)中的L即為偽碼周期的估計值。本發(fā)明達到了預期目的，對DSSS信號成功實現了檢測，并得到了偽碼周期估計值。通過試驗，將本檢測器與現有的相關波動法偽碼周期檢測器及載頻檢測器進行性能比較，設BPSK—DSSS信號的偽碼序列長度L＝1023，載頻fc＝1/4(采用歸一化數字頻率)，偽碼碼速率Rc＝1/6，樣本長度N＝30K，進行10000次蒙特卡羅仿真，虛警概率Pfa＝0.01，仿真結果如下表所示，可見本發(fā)明的檢測器在樣本長度較短時也有很好的檢測性能，且相同樣本長度情況下其性能明顯優(yōu)于現有其它檢測器。表1.檢測器性能比較權利要求1.一種芯片可實現的快速高效的非合作低信噪比直擴信號檢測方法，通過巧妙地使用一種基于FFT的覆蓋原理(MCT)，設計一種芯片可實現MCT快速實現方法，在給定的直接序列擴頻(DSSS)信號偽碼周期的倍周期可變范圍內，實施偽碼周期的搜索及檢測，用很小的計算代價計算出最優(yōu)檢測器中主要的成分，從而快速地近似實現DSSS信號的最優(yōu)檢測器，其特征在于該方法在處理器中還依次包含如下步驟①在處理器中通過濾波和白化功能，抑制帶外噪聲，并使實際接收數據的噪聲成分更符合檢測方法適用的理論模型，然后將數據按照MCT算法需要計算的結構分段，并每段分別補零存儲，以便使處理器能高效處理相應的FFT運算，實現對接收數據的預處理；②預FFT計算對每段數據分別進行FFT運算，將結果存入存儲器，由于這組結果將反復使用，事先一次全部實現，使計算效率大大提高；③按照MCT算法將對應數據共軛點乘并取IFFT變換，實現時變有偏自相關函數的估計；④按照MCT算法，將相鄰的有偏自相關函數組合成時變無偏自相關函數；⑤計算出最優(yōu)檢測量中的各項四階互協方差統(tǒng)計量，即在重復執(zhí)行步驟三和步驟四后，在所有時變無偏自相關函數基礎上求出偽碼周期所有可能取值對應的四階互協方差函數；⑥將最后得到的檢測統(tǒng)計量與門限比較，由于該檢測器是CFAR，即門限不依賴DSSS信號參數和背景噪聲大小，因此門限值采用預置的方式固化在程序里，實現該方法的最終檢驗判決。2.根據權利要求1所述的一種芯片可實現的快速高效的非合作低信噪比直擴信號檢測方法，其特征在于對數據進行預處理的方法為信號通過天線進入中頻正交接收機，經過A/D采樣，數字濾波和噪聲白化后，采樣數據然后進行數據重排，輸入存儲器，以便運用后續(xù)處理；以下將接收數據用向量y表示(yn表示y中第n點)；令分別定義L′×(M0-1)維矩陣A(1)，A(2)和矩陣B(1)，B(2)；p為平臺所支持的FFT變換的基底，通常為2；并設A(1)與B(1)，A(2)與B(2)正好錯開L0/2，以便在步驟四中可以有效抑制信息碼初始相位不同對檢測性能的波動。3.根據權利要求1所述的一種芯片可實現的快速高效的非合作低信噪比直擴信號檢測方法，其特征在于對預FFT計算的方法為由FPGA芯片模塊分別實現A(1)，A(2)，B(1)，B(2)各列的基-pFFT運算；得到然后將結果送回存儲器中。4.根據權利要求1所述的一種芯片可實現的快速高效的非合作低信噪比直擴信號檢測方法，其特征在于對估計時變有偏自相關函數的方法為將平面上坐標為(m，n)的點相應定義為和|ym|2|yn|2(*表示共軛)，m＝0，…，N-1，n＝0，…，N-1；并定義有偏估計自相關函數和用長度為L0的虛框將平面上各點進行分塊，計算出各個虛框的有偏估計自相關函數和；計算有偏估計自相關函數的過程由FPGA芯片模塊從存儲器中依次讀出與并將它們的對應元素相乘，并做基-pIFFT變換，得到的序列即為同理，分別將每個向量與對應元素相乘，并做基-pIFFT變換，得到的序列為5.根據權利要求1所述的一種芯片可實現的快速高效的非合作低信噪比直擴信號檢測方法，其特征在于對合成時變無偏自相關函數的方法為計算(部分的)無偏估計的自相關函數α(m，n)和β(m，n)，當坐標點(m，n)定義為時所求得的和為α(m，n)，當坐標點(m，n)定義為|ym|2|yn|2時所求得的和為β(m，n)；當m＝0，L0，…，(M-2)L0，n＝L0/2，3L0/2，…，(M-3/2)L0時，有k＝1，…，L0-1。k＝0k＝-L0+1，…，-1。同理k＝1，…，L0-1k＝-L0+1，…，-16.根據權利要求1所述的一種芯片可實現的快速高效的非合作低信噪比直擴信號檢測方法，其特征在于對計算最優(yōu)檢測量中的各項四階互協方差統(tǒng)計量的方法為計算出判決序列γ(k)其中，k＝2L0/3+1，…，(M0-3/2)L0，即將滿足n-m為相同取值的所有(|α(m，n)|2-β(m，n))/2項相加。7.根據權利要求1所述的一種芯片可實現的快速高效的非合作低信噪比直擴信號檢測方法，其特征在于對檢驗判決的方法為計算出檢測統(tǒng)計量ρ′其中round()為四舍五入取整函數，為不大于·的最大整數。最后，計算出檢測統(tǒng)計量最大的ρ(L)中的L即為偽碼周期的估計值。全文摘要一種芯片可實現的快速高效非合作低信噪比直擴信號檢測方法，包括以下步驟接收數據預整理；預FFT計算；估計時變有偏自相關函數；合成實變無偏自相關函數；計算出四階互相關統(tǒng)計量；假設檢驗。本發(fā)明使用一種以FFT為核心的覆蓋原理(MCT)，用最小的代價計算出理論最優(yōu)檢測器中主要成分，然后通過檢測偽碼周期參數得以快速地近似實現最優(yōu)檢測器。該方法較最優(yōu)檢測器節(jié)省的計算量和存儲器大小均在兩個數量級以上。其調制信號形式適用范圍廣，容忍寬Doppler頻移，恒虛警，參數檢測精度高，在檢測性能上更是大大優(yōu)于已有的偽碼周期檢測器，且解決了QPSK或更高階的數字調相的DSSS信號在低信噪比下無法用載頻檢測器檢測的難題。文檔編號H04L27/26GK101388687SQ20081004493公開日2009年3月18日申請日期2008年3月11日優(yōu)先權日2008年3月11日發(fā)明者平魏,張花國,任春輝,青牟申請人:電子科技大學