專利名稱：可釋放時鐘線的雙線總線主控元件、計算機系統(tǒng)及釋放方法
可釋放時鐘線的雙線總線主控元件、計算機系統(tǒng)及釋放方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于 一種雙線總線的主控元件，特別是有關(guān)于一種具有釋放 一時鐘線功能的雙線總線的主控元件、具有該主控元件的計算機系統(tǒng)及其釋 》文方法。背景技術(shù)：
以 一時鐘線與 一數(shù)據(jù)線傳輸數(shù)據(jù)的雙線總線現(xiàn)在已成為 一種主流規(guī)格。
例如內(nèi)部集成電路總線(I2C)、嵌入式系統(tǒng)設(shè)計(CAN-Bus)以及系統(tǒng)管理總 線(SMBus)等支持任何集成電路工藝的數(shù)據(jù)傳輸規(guī)格。數(shù)據(jù)線(SDA)以及時鐘 線(SCL)用以在任何耦接到該雙線總線的元件之間傳輸數(shù)據(jù)，連接到該雙線總 線的每一元件均具有唯一的地址。在雙線總線開始發(fā)展時， 一雙線總線控制 系統(tǒng)中，僅將一個元件定義為主控元件，其它的元件均定義為#:控元件。以 內(nèi)部集成電路總線為例，時鐘由主控元件產(chǎn)生，數(shù)據(jù)的傳輸是雙向的行為， 有關(guān)內(nèi)部集成電路總線更詳細的信息可參見美國專利第4,689,740號以展內(nèi)
、,、、
部集成電路總線規(guī)范第2.1版(I2C specification version 2.1, January 2000)。
按照內(nèi)部集成電路總線規(guī)范，由于被控元件的傳輸速度可能過慢，以致 無法配合主控元件所發(fā)出的時鐘接收或傳送數(shù)據(jù)，因此，被控元件可暫持被 控元件所發(fā)出的時鐘脈沖，將時鐘保持在低電平(LOW)，以改變主控元件產(chǎn) 生的時鐘脈沖。雖然內(nèi)部集成電路總線規(guī)范并未制定允許被控元件暫持時鐘 的合法延遲時間，但可能會發(fā)生有缺陷的被控元件暫持雙線總線的時鐘過久 的現(xiàn)象，導(dǎo)致傳輸失敗或數(shù)據(jù)損毀的情形，而使整個雙線總線控制系統(tǒng)陷入 未知的狀態(tài)，導(dǎo)致必須重置整個雙線總線控制系統(tǒng)。
根據(jù)現(xiàn)有技術(shù)，利用位沖擊(bitbang),通過快速轉(zhuǎn)換數(shù)據(jù)脈沖以及時鐘脈沖位，例如傳送一連串代表停止條件(STOPcondition)的脈沖(以12C規(guī)范 為例時鐘線(SCL)保持高電平，數(shù)據(jù)線(SDA)從低電平變?yōu)楦唠娖綍r為停止 條件)，即有可能使時鐘恢復(fù)正常。另外，業(yè)界還有提出在雙線總線控制系統(tǒng) 內(nèi)增加一邏輯判斷電路，分析并解決前述問題的方案。然而根據(jù)本發(fā)明的發(fā) 明人上百次的測試實驗，前者利用位沖擊的方法并不能有效恢復(fù)時鐘，而后 者由于此類邏輯判斷電路并非大量生產(chǎn)化的產(chǎn)品，因此增加邏輯判斷電路的 方法，不僅會增加制造成本還會使雙線總線控制系統(tǒng)變得復(fù)雜，失去雙線總 線的單純本質(zhì)。
因此，如果能發(fā)展對時鐘線具有釋放功能的主控元件及釋放方法，能有 效輕易地釋放時鐘線，供雙線總線所有設(shè)計者以及制造者使用，即能解決上 述現(xiàn)有技術(shù)的缺點，并符合雙線總線規(guī)范容易、簡單的要求及其精神。
發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供對時鐘線有釋放功能的 一雙線總線主控元 件、具有該主控元件的計算機系統(tǒng)及其釋放方法。
為了實現(xiàn)上述目的，本發(fā)明提供一種主控元件，透過雙線總線的時鐘線 與數(shù)據(jù)線與被控元件連接，其包括一數(shù)據(jù)端口、 一時鐘端口以及一輸出端口。 數(shù)據(jù)端口透過數(shù)據(jù)線傳送并接收若干數(shù)據(jù)。時鐘端口透過時鐘線向被控元件 傳送一時鐘。輸出端口也與時鐘線耦接。當雙線總線的時鐘被被控元件暫持 超過一預(yù)定延遲時間時，輸出端口透過時鐘線向被控元件傳送主控元件所產(chǎn) 生的至少一時鐘脈沖，用以釋放時鐘線。輸出端口可為一通用輸入輸出(GPIO) 端口。當被控元件接收一完整時鐘時，輸出端口便停止傳送時鐘脈沖。當輸 出端口每次傳送主控元件產(chǎn)生的時鐘脈沖后，主控元件可透過數(shù)據(jù)端口確i^ 是否接收到一響應(yīng)。該響應(yīng)代表確認時鐘線已被釋放，接著，數(shù)據(jù)端口傳送 主控元件所產(chǎn)生的 一停止脈沖至祐:控元件。
本發(fā)明還提供一種釋放被被控元件暫持超過預(yù)定延遲時間的時鐘線的方法，本發(fā)明方法包括下列步驟
確認時鐘是否被被控元件所暫持；以及
當時鐘被被控元件暫持超過一預(yù)定延遲時間時，向被控元件傳送主控元 件所產(chǎn)生的至少 一 時鐘脈沖。
在每次傳送時鐘脈沖的步驟后，本發(fā)明方法可更包括一確認是否接收到 響應(yīng)的步驟。如透過數(shù)據(jù)端口接收到響應(yīng)，即確認時鐘線已被釋放。在確認 接收到響應(yīng)的步驟后，本發(fā)明方法可以還包括一向被控元件傳送一停止脈沖 的步驟。
依據(jù)本發(fā)明，無論被控元件暫持主控元件所產(chǎn)生時鐘的原因為何，主控 元件對時鐘線均具有釋放的功能及釋放的方法。值得一提的是，本發(fā)明無須 增加任何額外的硬件，即能實現(xiàn)主控元件的釋放功能，即代表對利用此雙線 總線的裝置而言，無須任何制造成本的增加。再者，相較于現(xiàn)有技術(shù)所提出 的方案，本發(fā)明對時鐘線的釋放功能具有較高的可靠度。
為讓本發(fā)明之上述和其它目的、特征、和優(yōu)點能更明顯易懂，配合所附
圖式，作詳細iJt明如下

圖1是依據(jù)本發(fā)明第一實施例的雙線總線的簡化方塊圖，雙線總線的主 控元件具有對時鐘線的釋放功能，以及其數(shù)據(jù)線與時鐘線的脈沖圖2是依據(jù)本發(fā)明第二實施例的雙線總線的簡化方塊圖，其中主控元件 的數(shù)據(jù)端口以及時鐘端口均以通用輸入輸出端口實現(xiàn)，使該主控元件具有對 時鐘線的釋放功能，以及其數(shù)據(jù)線與時鐘線的脈沖圖3是透過雙線總線進行內(nèi)部交互通聯(lián)的計算機系統(tǒng)的方塊圖，依據(jù)本 發(fā)明該計算機系統(tǒng)的控制器能釋》文雙線總線的時鐘線；
圖4是依據(jù)本發(fā)明的第一實施例釋放一時鐘線的方法流程圖；以及
圖5是依據(jù)本發(fā)明的第二實施例釋放一時鐘線的方法流程圖。請參考圖1,是依據(jù)本發(fā)明第一實施例的雙線總線的簡化方塊圖，以及
其數(shù)據(jù)線300與時鐘線200的脈沖圖，其中雙線總線的主控元件102具有對 時鐘線200的釋放功能。在第一實施例中，被控元件106透過雙線總線耦接 到主控元件102。主控元件102包括一數(shù)據(jù)端口、 一時鐘端口以及一輸出端 口。 一般而言，輸出端口可以一通用輸入輸出(GPIO)端口來實現(xiàn)。數(shù)據(jù)端口 透過數(shù)據(jù)線300將數(shù)據(jù)傳送到被控元件106并接收來自被控元件106的數(shù)據(jù)。 時鐘端口透過時鐘線200將主控元件102產(chǎn)生的時鐘傳送到凈皮控元件106。 圖1所示的輸出端口利用 一連接線104與時鐘線200耦接。
以內(nèi)部集成電路總線為例 一完整數(shù)據(jù)傳輸?shù)臅r鐘包括9個時鐘脈沖 (位)。如果被控元件106因忙于執(zhí)行某些功能，例如執(zhí)行內(nèi)部中斷程序或 因外部裝置正讀取被控元件106內(nèi)部的數(shù)據(jù)，而無法再接收或傳送另一完整 的數(shù)據(jù)及其時鐘(9個時鐘脈沖)，被控元件106便會使時鐘保持低電平(LOW)， 強迫主控元件102進入一等待狀態(tài)。而主控元件102便無法再向被控元件106 傳送任何時鐘脈沖。被控元件106會在其緩存器內(nèi)(第1圖中未顯示)保存已 傳送的時鐘脈沖(例如5個時鐘脈沖)。
根據(jù)內(nèi)部集成電路總線規(guī)范，在被控元件106未收到待傳的四個時鐘脈 沖(位)前，主控元件102將一直處于等待狀態(tài)。 一旦被控元件106收到待傳 的四個時鐘脈沖(位)，便會釋放時鐘線200,準備好接收另一時4f的數(shù)據(jù)字節(jié)， 才能繼續(xù)傳輸數(shù)據(jù)。
一般而言，主控元件102無法知道本身已向凈皮控元件106傳輸了多少個 時鐘脈沖。請參考圖1所示的數(shù)據(jù)線300與時鐘線200的脈沖圖，在接收5 個時鐘脈沖以及對應(yīng)的數(shù)據(jù)位后，由于某些原因，被控元件106便暫持時鐘 線200。本發(fā)明可以利用一定時器定義允許被控元件106暫持時鐘一預(yù)定延 遲時間。定時器可以一硬件電路、軟件或軔體來實現(xiàn)。當被控元件106暫持時鐘超過一預(yù)定延遲時間時，主控元件102便開始嘗試釋》文被控元件106所 暫持的時鐘。
因此， 一輸出端口，例如一通用輸入輸出端口，用以開始透過時鐘線200 向被控元件106傳送主控元件102產(chǎn)生的一個時鐘》;K沖。在通用輸入輸出端 口傳送該時鐘脈沖后，主控元件102確認數(shù)據(jù)端口是否4妾收到一響應(yīng) (acknowledgement)。如果接收到該響應(yīng)，則確認時鐘線200已被釋^:。如未 接收到該響應(yīng)，便通用輸入輸出端口持續(xù)每次向被控元件106傳送1個時鐘 脈沖的動作，而通用輸入輸出端口每傳送1個時鐘^t沖后，主控元件102便 確認數(shù)據(jù)端口是否接收到該響應(yīng)。前述主控元件102傳送、確認的程序?qū)⒊?續(xù)到數(shù)據(jù)端口接收到該響應(yīng)，即確認時鐘線200已被釋放為止。在本實施例 中，當通用輸入輸出端口向被控元件106傳送4個時鐘脈沖后，被控元件106 的緩存器便獲得到一完整的時鐘，時鐘線200便能被釋放。即如前述 一完 整數(shù)據(jù)傳輸?shù)臅r鐘包括9個時鐘脈沖(位)。該響應(yīng)為被控元件106所產(chǎn)生的 一確認脈沖。確認時鐘線200已被釋放后，數(shù)據(jù)端口會向被控元件106傳送 主控元件102所產(chǎn)生的一停止脈沖。在內(nèi)部集成電路總線^L范中，此停止脈 沖為主控元件102所產(chǎn)生的停止條件的脈沖。至此，便完成一完整的數(shù)據(jù)傳 輸程序，開始下一個數(shù)據(jù)傳輸程序。
請參考圖2,是本發(fā)明第二實施例的雙線總線的簡化方塊圖以及其數(shù)據(jù) 線與時鐘線的脈沖圖，其中主控元件102的數(shù)據(jù)端口以及時鐘端口均以通用 輸入輸出端口實現(xiàn)，使該主控元件102具有對時鐘線200的釋放功能。與圖 1所示的第一實施例不同的是，主控元件102的第一輸出端口(數(shù)據(jù)端口)以及 第二輸出端口(時鐘端口)均為通用輸入輸出端口。因此主控元件102能知道
本身已傳送了多少個時鐘脈沖。
同樣地，以內(nèi)部集成電路總線規(guī)范為例，請參考圖2所示，數(shù)據(jù)線300 與時鐘線200所傳輸?shù)囊煌暾麛?shù)據(jù)傳輸時鐘，包括9個時鐘脈沖(位)的脈沖圖。在接收5個時鐘脈沖以及對應(yīng)的數(shù)據(jù)位后，也由于某些原因，被控元件
106暫持時鐘線200。本實施例仍會定義允許被控元件106暫持時鐘的一預(yù) 定延遲時間。當被控元件106暫持時鐘超過一預(yù)定延遲時間時，主控元件102 便開始嘗試釋放被控元件106所暫持的時鐘。因此，利用第二輸出端口(時鐘 端口)，根據(jù)內(nèi)部集成電路總線規(guī)范，向被控元件106傳送主控元件102所產(chǎn) 生的4個待傳的時鐘脈沖。接著，在第二輸出端口傳送待傳的時鐘脈沖后， 主控元件102確認第 一輸出端口 (數(shù)據(jù)端口 )是否接收到一響應(yīng)。
接收到該響應(yīng)后，則確i人時鐘線200已^皮釋》文。如未4妾收到該響應(yīng)，可 再次傳送待傳的時鐘脈沖，嘗試釋放時鐘線200。在本實施例中，確認時鐘 線200已被釋放后，第 一輸出端口 (數(shù)據(jù)端口 )會向被控元件106傳送主控元 件102所產(chǎn)生的一停止脈沖。在內(nèi)部集成電路總線規(guī)范中，此停止脈沖為主 控元件102所產(chǎn)生的停止條件的脈沖。至此，便完成一完整的數(shù)據(jù)傳輸程序， 開始下一個數(shù)據(jù)傳輸程序。
請參考圖3,是透過雙線總線進行內(nèi)部交互通聯(lián)的計算機系統(tǒng)的方塊圖， 本發(fā)明計算機系統(tǒng)的控制器302能釋放雙線總線的時鐘線。該計算機系統(tǒng)， 例如是一智能平臺管理接口服務(wù)器(IPMI server),可主要包括一控制器(例如 一基板管理控制器BMC)302、 一非揮發(fā)性內(nèi)存304、 一電壓監(jiān)控裝置306以 及一傳感器控制裝置310。控制器302為主控元件，非揮發(fā)性內(nèi)存304、電 壓監(jiān)控裝置306以及傳感器控制裝置310為被控元件。電壓監(jiān)控裝置306用 以監(jiān)控計算機系統(tǒng)裝置306-1、 306-2、 306-3的電壓，例如中央處理器電 壓、不斷電系統(tǒng)電壓等。傳感器控制裝置310用以監(jiān)控計算機系統(tǒng)元件310-1、 310-2、 310-3，例如風扇速度、中央處理器溫度、硬盤溫度等?？刂破?02 包括一數(shù)據(jù)端口 、 一時鐘端口以及一通用輸入輸出(GPIO)端口 。數(shù)據(jù)端口透 過數(shù)據(jù)線300向被控元件304、 306、 310傳送凄t據(jù)并/人:故控元件304、 306、 310接收凄t據(jù)。時鐘端口透過時鐘線200向#1控元件304、 306、 310傳送控制器302產(chǎn)生的時鐘，為其提供時鐘。如圖3所示的輸出端口(例如 一通用 輸入輸出端口)利用一連接線104與時鐘線200耦接。如同圖1所示的第一實 施例中所述，控制器302能釋放被被控元件304、 306、 310任一個所暫持的 時鐘。
請參考圖4，是依據(jù)本發(fā)明第一實施例釋放一時鐘線的方法流程圖。為 完成本發(fā)明的目的，本發(fā)明的釋放方法包括下列步驟
步驟410,確認一時鐘是否被一被控元件所暫持超過一預(yù)定延遲時間時； 如果是，進行步驟420;如果否，持續(xù)進行步驟410;
步驟420，向^皮控元件傳送一時鐘脈沖；
步驟430，確認時鐘是否仍被被控元件所暫持(未接收到響應(yīng))；如果是， 回到步驟420;如果否，進行步驟440;以及 步驟440，向纟皮控元件傳送一停止脈沖。
請參考圖5，是依據(jù)本發(fā)明第二實施例釋放一時鐘線的方法流程圖。為 完成本發(fā)明的目的，本發(fā)明的釋放方法包括下列步驟 步驟510,計算已傳送的時鐘脈沖數(shù)目；
步驟520，確認一時鐘是否被一被控元件所暫持超過一預(yù)定延遲時間時； 如果是，進行步驟530;如果否，持續(xù)進行步驟520; 步驟530，向被控元件傳送待傳的時鐘脈沖；
步驟540,確認時鐘是否仍被被控元件所暫持(未接收到響應(yīng))；如果是， 回到步驟530;如果否，進行步驟550;以及 步驟550,向被控元件傳送一停止脈沖。
雖然在本發(fā)明的實施例中以內(nèi)部集成電路總線(12C)規(guī)范為例，但并非 以內(nèi)部集成電路總線規(guī)范為本發(fā)明的實施限定范圍。本發(fā)明也適用于其它雙 線總線，如嵌入式系統(tǒng)設(shè)計(CAN-Bus)以及系統(tǒng)管理總線(SMBus)等。本發(fā)明 具有釋放一對時鐘線功能的主控元件、計算機系統(tǒng)及釋放方法，能有效輕易地釋放時鐘線，并且符合雙線總線規(guī)范容易、簡單的要求及其精神。
權(quán)利要求
1、一種主控元件，透過一具有一時鐘線以及一數(shù)據(jù)線的雙線總線與一被控元件連接，其特征在于該主控元件包括一數(shù)據(jù)端口、一時鐘端口以及一輸出端口，其中該數(shù)據(jù)端口透過該數(shù)據(jù)線傳送并接收若干數(shù)據(jù)，該時鐘端口透過該時鐘線向該被控元件傳送一時鐘，該輸出端口與該時鐘線耦接，向該被控元件傳送該主控元件所產(chǎn)生的至少一時鐘脈沖，以使該被控元件釋放該時鐘線。
2、 如權(quán)利要求1所述的主控元件，其特征在于當該被控元件接收一完 整時鐘時，該輸出端口停止傳送該時鐘脈沖。
3、 如權(quán)利要求1所述的主控元件，其特征在于該輸出端口每次傳送該 時鐘脈沖后，確認是否接收到一響應(yīng)，以確-i人該時鐘線已被釋》文。
4、 如權(quán)利要求1所述的主控元件，其特征在于確認該時鐘線已被釋放 后，該數(shù)據(jù)端口傳送該主控元件所產(chǎn)生的一停止脈沖。
5、 一種主控元件，透過一具有一時鐘線以及一數(shù)據(jù)線的雙線總線與一被 控元件連接，其特征在于該主控元件包括 一第一輸出端口以及一第二輸 出端口，其中該第一輸出端口透過該數(shù)據(jù)線傳送并接收若干數(shù)據(jù)，當該時鐘 被該被控元件暫持超過一預(yù)定延遲時間時，根據(jù)該雙線總線的規(guī)格，該第二 輸出端口將向該被控元件傳送待傳的至少一時鐘脈沖。
6、 如權(quán)利要求5所述的主控元件，其特征在于當該被控元件接收一完 整時鐘時，該第二輸出端口停止傳送該時鐘脈沖。
7、 如權(quán)利要求5所述的主控元件，其特征在于在該第二輸出端口傳送 該時鐘脈沖后，確認是否接收到一響應(yīng)，以確認該時鐘線已^皮釋放。
8、 如權(quán)利要求5所述的主控元件，其特征在于確認該時鐘線已被釋放 后，該第 一輸出端口傳送該主控元件所產(chǎn)生的 一停止脈沖。
9、 一種計算機系統(tǒng)，能透過一具有一時鐘線以及一數(shù)據(jù)線的雙線總線進行內(nèi)部的交互連接，該計算機系統(tǒng)包括至少一被控元件以及一控制器，其中該至少一被控元件與該雙線總線耦接，該控制器透過該雙線總線與該凈皮控元件耦接，其特征在于該控制器包括 一數(shù)據(jù)端口、 一時鐘端口以及一輸 出端口，其中該數(shù)據(jù)端口透過該數(shù)據(jù)線傳送并接收若干數(shù)據(jù)，該時鐘端口透 過該時鐘線向該^皮控元件傳送一時鐘，該輸出端口與該時4中線耦4妻，當該時 鐘被該被控元件暫持超過一預(yù)定延遲時間時，該輸出端口向該被控元件傳送 該控制器所產(chǎn)生的至少 一時鐘脈沖。
10、 如權(quán)利要求9所述的計算機系統(tǒng)，其特征在于當該被控元件接收 一完整時鐘時，該輸出端口停止傳送該時鐘脈沖。
11、 如權(quán)利要求9所述的計算機系統(tǒng)，其特征在于在該輸出端口每次 傳送該時鐘脈沖后，該控制器確認是否接收到一響應(yīng)，以確認該時鐘線已被 釋放。
12、 如權(quán)利要求9所述的計算機系統(tǒng)，其特征在于確認該時鐘線已被 釋放后，該數(shù)據(jù)端口傳送該主控元件所產(chǎn)生的 一停止脈沖。
13、 一種釋放一雙線總線的一時鐘線的方法，其特征在于該方法包括 下列步驟確認一時鐘是否被一被控元件所暫持；以及當該時鐘凈皮該被控元件暫持超過一預(yù)定延遲時間時，向該-波控元件傳送 一主控元件所產(chǎn)生的至少 一 時鐘力永沖。
14、 如權(quán)利要求13所述的方法，其特征在于在每次傳送該時鐘脈沖的 步驟后，還包括一確認是否接收到一響應(yīng)，以確認該時鐘線已被釋放的步驟。
15、 如權(quán)利要求14所述的方法，其特征在于在確認是否接收到該響應(yīng) 的步驟后，還包括一向該被控元件傳送一停止脈沖的步驟。
16、 如權(quán)利要求13所述的方法，其特征在于在確認步驟前，還包括一 計算已傳送的時鐘脈沖的步驟。
17、 如權(quán)利要求16所述的方法，其特征在于傳送該時鐘脈沖的步驟遵 照該雙線總線的規(guī)格，根據(jù)計算已傳送的時鐘脈沖的一結(jié)果，傳送待傳的時 鐘脈沖。
18、 如權(quán)利要求17所述的方法，其特征在于在傳送待傳的時鐘脈沖的 步驟后，還包括一確認是否接收到一響應(yīng)的步驟，以確認該時鐘線已被釋放。
19、 如權(quán)利要求18所述的方法，其特征在于在傳送待傳的時鐘脈沖的 步驟后，還包括一向該被控元件傳送一停止脈沖的步驟。
全文摘要
本發(fā)明揭示一種可釋放時鐘線的雙線總線主控元件、具有該主控元件的計算機系統(tǒng)及其釋放方法，其中主控元件能透過具有時鐘線以及數(shù)據(jù)線的雙線總線與被控元件連接。本發(fā)明主控元件具有一數(shù)據(jù)端口、一時鐘端口以及一輸出端口，且該輸出端口也與時鐘線耦接。當雙線總線的時鐘被被控元件暫持超過一預(yù)定延遲時間時，輸出端口透過時鐘線向被控元件傳送至少一時鐘脈沖，以釋放時鐘線，從而避免傳輸失敗或者數(shù)據(jù)損毀。當輸出端口每次傳送主控元件產(chǎn)生的時鐘脈沖后，主控元件透過數(shù)據(jù)端口確認是否接收到一響應(yīng)。該響應(yīng)代表確認時鐘線已被釋放，在時鐘線被釋放后，數(shù)據(jù)端口向被控元件傳送主控元件所產(chǎn)生的停止脈沖。
文檔編號H04L7/00GK101276321SQ200810083279
公開日2008年10月1日 申請日期2008年3月3日 優(yōu)先權(quán)日2007年3月29日
發(fā)明者蔡廷鴻 申請人:宏正自動科技股份有限公司