專利名稱：多端口的以太網(wǎng)接口及其實(shí)現(xiàn)方法和物理層接口的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及以太網(wǎng)接口技術(shù)，尤其涉及一種多端口的以太網(wǎng)4妄口及其實(shí) 現(xiàn)方法，以及一種物理層4妻口。
背景技術(shù)：
以太網(wǎng)4^口被廣泛應(yīng)用于網(wǎng)絡(luò)芯片系統(tǒng)中， 一般是網(wǎng)絡(luò)芯片必不可少的 接口 ，因此以太網(wǎng)接口的設(shè)計(jì)是網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)的一項(xiàng)關(guān)鍵技術(shù)。以太網(wǎng)接口的介質(zhì)訪問控制(MAC, Media Access Control)層，可分 為IOM、 100M、 1000M、 10G幾個(gè)帶寬等級(jí)。對(duì)于和物理層(PHY)側(cè)的 常用接口，對(duì)應(yīng)10M/100M的帶寬等級(jí)可以分為介質(zhì)無關(guān)接口 (Mil),簡(jiǎn) 化的介質(zhì)無關(guān)接口 (RMII),串行介質(zhì)無關(guān)接口 (SMII)，源同步的串行 介質(zhì)無關(guān)4妻口 (SS—SMII),對(duì)應(yīng)1000M的帶寬等級(jí)可以分為千兆位的介質(zhì) 無關(guān)接口 (GMII)，簡(jiǎn)化的千兆位的介質(zhì)無關(guān)接口 (RGMII),十比特的千 兆接口 (TBI)，簡(jiǎn)化的十比特的千兆接口 (RTBI)，對(duì)應(yīng)IOG的帶寬等級(jí) 可以分為萬兆位的介質(zhì)無關(guān)接口 (XGMII)，十六比特的萬兆接口 (XSBI)， 萬兆位的附屬單元接口 (XAUI)。通常情況下，各種帶寬的MAC的協(xié)議處理都相同，不同僅僅在于帶寬 不同，體現(xiàn)在接口上，即數(shù)據(jù)寬度和時(shí)鐘頻率不同。例如，帶寬為1000M 的千兆位的介質(zhì)訪問控制(GMAC， Gigabit Media Access Control)的時(shí)鐘 頻率通常為125MHz，內(nèi)部處理的數(shù)據(jù)寬度為8bit;帶寬為100M/10M的百 兆位/十兆位的介質(zhì)訪問控制(FMAC, Fast Media Access Control)的時(shí)鐘頻 率通常為25MHz/2.5MHz,內(nèi)部處理數(shù)據(jù)寬度為4bit?，F(xiàn)有技術(shù)中，無論哪種帶寬的MAC,由于協(xié)議處理都相同，在與PHY側(cè)相連時(shí)，對(duì)于PHY的每個(gè)端口， MAC內(nèi)部的一種邏輯結(jié)構(gòu)可均如圖l所 示，包括寄存器L、組合邏輯(圖1以接收數(shù)據(jù)為例，為接收組合邏輯) 和寄存器R。其中，組合邏輯通常指輸出值隨輸入值的變化而即時(shí)變化的一 套邏輯算法，如與或運(yùn)算等，具體算法實(shí)現(xiàn)根據(jù)實(shí)際需要而定，并且對(duì)應(yīng)一 個(gè)端口的組合邏輯可以有幾個(gè)，如寄存器R之后還可以有組合邏輯，相應(yīng)地 該組合邏輯之后還有相應(yīng)地寄存器，依此類推，使兩個(gè)寄存器之間有一個(gè)組 合邏輯，寄存器的個(gè)數(shù)與組合邏輯的個(gè)數(shù)之差為1，其中，不同的組合邏輯 其邏輯算法可以不同，此處不再贅述。本文中為描述方便，將對(duì)應(yīng)一個(gè)端口 的所有組合邏輯簡(jiǎn)稱為一套組合邏輯，將對(duì)應(yīng)一個(gè)端口的所有寄存器簡(jiǎn)稱為 一套寄存器。在接收數(shù)據(jù)時(shí)，當(dāng)接收數(shù)據(jù)使能信號(hào)(rx—ena)有效時(shí)，寄存 器L將來自PHY側(cè)的數(shù)據(jù)送入組合邏輯，組合邏輯對(duì)所接收的數(shù)據(jù)進(jìn)行運(yùn) 算后，將運(yùn)算結(jié)果輸出給寄存器R進(jìn)行鎖存，以便進(jìn)行后續(xù)組合邏輯運(yùn)算， 直到所有組合邏輯運(yùn)算結(jié)束，將結(jié)果數(shù)據(jù)通過FIFO模塊(異步FIFO模塊 或同步FIFO模塊)或其它應(yīng)用層接口提供給MAC的應(yīng)用側(cè)。對(duì)于圖1中 示出的 一個(gè)組合邏輯的情況，寄存器R中鎖存的結(jié)果數(shù)據(jù)直接通過FIFO模 塊或其它應(yīng)用層接口提供給MAC的應(yīng)用側(cè)。發(fā)明人在研究中發(fā)現(xiàn)，隨著產(chǎn)品帶寬的需求越來越大，網(wǎng)絡(luò)芯片上需要 的以太網(wǎng)端口越來越多，并且和MAC對(duì)接的PHY芯片，也出現(xiàn)了很多多 端口的PHY芯片，即一個(gè)PHY芯片里面有4個(gè)或者8個(gè)甚至更多個(gè)PHY 端口，此時(shí)，如果按照數(shù)目去例化MAC的邏輯，即每個(gè)端口都對(duì)應(yīng)MAC 的一套組合邏輯，則整個(gè)網(wǎng)絡(luò)芯片的組合邏輯面積會(huì)隨著端口數(shù)目的增加而 急劇增加。如圖2所示，圖2中示出了 8個(gè)端口以太網(wǎng)接口的結(jié)構(gòu)示意圖， 其中，8個(gè)端口 (圖示中標(biāo)記為端口 0~端口 7 )對(duì)應(yīng)8個(gè)MAC的內(nèi)部實(shí)現(xiàn)， 而每個(gè)MAC的內(nèi)部實(shí)現(xiàn)可如圖1所示，則相應(yīng)地，8個(gè)端口對(duì)應(yīng)MAC的8 套組合邏輯，而通常情況下每個(gè)端口對(duì)應(yīng)的組合邏輯都是一樣的，因此多個(gè) 重復(fù)的組合邏輯造成了組合邏輯資源的浪費(fèi)，并且增加了組合邏輯的修改和 維護(hù)難度。此外，當(dāng)端口過多時(shí)，有時(shí)甚至無法用現(xiàn)有的現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片進(jìn)行驗(yàn)證。 發(fā)明內(nèi)容本發(fā)明實(shí)施例提供了 一種多端口的以太網(wǎng)接口 、 一種物理層接口及一種 多端口的以太網(wǎng)接口的實(shí)現(xiàn)方法，以降低邏輯資源的浪費(fèi)。本發(fā)明實(shí)施例中提供的多端口的以太網(wǎng)接口，包括物理層接口才莫塊、 介質(zhì)訪問控制MAC模塊和應(yīng)用層接口模塊，其中，所述物理層接口模塊分別與MAC模塊和外部的N個(gè)物理層端口連接，用 于以分時(shí)方式連通各物理層端口與MAC模塊之間的數(shù)據(jù)傳輸；所述MAC模塊用于將所述物理層接口模塊發(fā)送的來自各物理層端口的數(shù) 據(jù)共用一套接收組合邏輯進(jìn)行運(yùn)算后，輸出給所述應(yīng)用層接口模塊；將所述應(yīng) 用層接口模塊發(fā)送給各物理層端口的數(shù)據(jù)共用 一套發(fā)送組合邏輯進(jìn)行運(yùn)算后， 輸出給所述物理層接口模塊；所述應(yīng)用層接口模塊與MAC模塊和外部的N個(gè)應(yīng)用層接口連接，用于以 分時(shí)方式連通MAC模塊與各應(yīng)用層接口之間的數(shù)據(jù)傳輸；其中，N為大于1的整數(shù)。本發(fā)明實(shí)施例中提供的物理層接口 ，分別與MAC模塊和N個(gè)物理層端 口連接，該物理層接口包括計(jì)數(shù)模塊，用于根據(jù)本地時(shí)鐘按照預(yù)設(shè)計(jì)數(shù)間隔進(jìn)行計(jì)數(shù)，得到計(jì)數(shù)結(jié)果；使能信號(hào)生成模塊，用于根據(jù)所述計(jì)數(shù)結(jié)果，生成對(duì)應(yīng)物理層端口的數(shù)據(jù) 使能信號(hào)；數(shù)據(jù)傳輸模塊，用于根據(jù)所述對(duì)應(yīng)物理層端口的數(shù)據(jù)使能信號(hào)，在數(shù)據(jù) 使能信號(hào)有效的物理層端口與MAC模塊之間進(jìn)行數(shù)據(jù)傳輸。本發(fā)明實(shí)施例中提供的多端口的以太網(wǎng)接口的實(shí)現(xiàn)方法，包括 所述以太網(wǎng)接口中的物理層接口模塊以分時(shí)方式連通與所述物理層接口模 塊一側(cè)相連的各物理層端口和與所述物理層接口模塊另 一側(cè)相連的MAC模塊 之間的數(shù)據(jù)傳輸；所述以太網(wǎng)接口中的MAC模塊將所述物理層接口模塊發(fā)送的來自各物理層端口的數(shù)據(jù)共用一套接收組合邏輯進(jìn)行運(yùn)算后，輸出給以太網(wǎng)接口中的應(yīng)用 層接口模塊，將所述應(yīng)用層接口模塊發(fā)送給各物理層端口的數(shù)據(jù)共用一套發(fā)送組合邏輯進(jìn)行運(yùn)算后，輸出給所述物理層接口^^莫塊；所述應(yīng)用層接口模塊以分時(shí)方式連通與所述應(yīng)用層接口模塊一側(cè)相連的 MAC模塊和與與所述應(yīng)用層接口模塊另 一側(cè)相連的各應(yīng)用層接口之間的數(shù)據(jù) 傳輸；其中，N為大于1的整數(shù)。從上述方案可以看出，本發(fā)明中的以太網(wǎng)接口包括物理層接口模塊、 MAC模塊和應(yīng)用層接口模塊，其中，物理層接口模塊以分時(shí)方式連通各物 理層端口與MAC模塊之間的數(shù)據(jù)傳輸；應(yīng)用層接口模塊以分時(shí)方式連通 MAC模塊與各應(yīng)用層接口之間的數(shù)據(jù)傳輸；MAC模塊將物理層接口模塊發(fā) 送的來自各物理層端口的數(shù)據(jù)共用 一套接收組合邏輯進(jìn)行運(yùn)算后，輸出給應(yīng) 用層接口模塊，將應(yīng)用層接口模塊發(fā)送給各物理層端口的數(shù)據(jù)共用 一套發(fā)送 組合邏輯進(jìn)行運(yùn)算后，輸出給物理層接口模塊，可見實(shí)現(xiàn)了多端口復(fù)用一套 組合邏輯，從而降低了邏輯資源的浪費(fèi)。


圖1為現(xiàn)有技術(shù)中MAC內(nèi)部的一種邏輯結(jié)構(gòu)示意圖；圖2為現(xiàn)有技術(shù)中8個(gè)端口以太網(wǎng)接口的結(jié)構(gòu)示意圖；圖3為本發(fā)明實(shí)施例中8個(gè)端口以太網(wǎng)接口的結(jié)構(gòu)示意圖；圖4為圖3所示以太網(wǎng)接口中物理層接口模塊的結(jié)構(gòu)示意圖；圖5(a)和圖5(b)為本發(fā)明實(shí)施例中10個(gè)計(jì)數(shù)周期的時(shí)序圖；圖6為本發(fā)明實(shí)施例中MAC模塊的一種邏輯結(jié)構(gòu)示意圖；圖7為本發(fā)明實(shí)施例中MAC模塊的又一種邏輯結(jié)構(gòu)示意圖。
具體實(shí)施方式
隨著ASIC工藝技術(shù)的提高，邏輯時(shí)鐘能夠運(yùn)行到125MHz等高速率已 經(jīng)不成問題，且FPGA器件的速度也越來越快，125MHz等高速率在FPGA 中也不成問題，因此基于這些高速率器件的以太網(wǎng)接口可以支持高帶寬的端 口連接，或者可以支持分時(shí)復(fù)用的多個(gè)低帶寬的端口連接，進(jìn)一步地，為了 提高以太網(wǎng)接口的靈活性，可以同時(shí)支持高帶寬的端口連接以及分時(shí)復(fù)用的 多個(gè)低帶寬的端口連接，至于當(dāng)前采用何種帶寬的工作模式，可根據(jù)實(shí)際需 要進(jìn)行選擇。例如， 一個(gè)GMAC的處理帶寬是10倍的100M的FMAC的處 理帶寬，是100倍10M的FMAC的處理帶寬，因此可以采用一種分時(shí)復(fù)用 的方式，用一個(gè)GMAC的組合邏輯面積和10倍的寄存器或存儲(chǔ)模塊寄存 IO個(gè)端口的數(shù)據(jù)，處理10個(gè)FMAC數(shù)據(jù)，這樣就可以使得組合邏輯的資源 大大減少，考慮到需要留給CPU配置的時(shí)間通道，以及目前的多端口PHY 芯片的通道凄t目一4殳為4， 8, 16, 24……，所以可以實(shí)現(xiàn)一個(gè)8端口分時(shí) 復(fù)用的MAC,當(dāng)然，也可以根據(jù)其它具體情況，實(shí)現(xiàn)不同個(gè)數(shù)的端口的分 時(shí)復(fù)用。下面對(duì)以太網(wǎng)接口支持分時(shí)復(fù)用多個(gè)低帶寬端口的情況進(jìn)行詳細(xì)描述。 圖3為本發(fā)明實(shí)施例中多端口分時(shí)復(fù)用的以太網(wǎng)接口的示例性結(jié)構(gòu)圖。 如圖3中的實(shí)線部分所示，該以太網(wǎng)接口包括物理層接口模塊301、 MAC 模塊302和應(yīng)用層接口模塊303。其中，物理層接口模塊301與MAC模塊302和N個(gè)物理層端口 304連接， 用于以分時(shí)方式連通各物理層端口 304與MAC模塊302之間的數(shù)據(jù)傳輸。其 中，N為大于1的整凄t,圖3中以N=8的情況為例。MAC模塊302用于將物理層接口模塊301發(fā)送的來自各物理層端口 304的 數(shù)據(jù)共用一套接收組合邏輯進(jìn)行運(yùn)算后，輸出給應(yīng)用層接口模塊303;將應(yīng)用 層接口模塊303發(fā)送給各物理層端口 304的數(shù)據(jù)共用 一套發(fā)送組合邏輯進(jìn)行運(yùn) 算后，輸出給物理層接口模塊301。應(yīng)用層接口模塊303與MAC模塊302和N個(gè)FIFO模塊305連接，用于以 分時(shí)方式連通MAC模塊302與各FIFO模塊305之間的數(shù)據(jù)傳輸。其中，F(xiàn)IFO 模塊305也可以被其它應(yīng)用層接口代替，本實(shí)施例中主要以FIFO模塊305為 例進(jìn)行描述。其中，N為大于1的整數(shù)，圖3中以N=8的情況為例。其中，8個(gè)物理層端口 304可只包括GMAC、也可只包括百兆位的FMAC, 還可只包括十兆位的FMAC，或者也可既包括百兆位的FMAC又包括十兆位的 FMAC等，本實(shí)施例中假設(shè)端口 0、 2、 3、 5、 6、 7為百兆位的FMAC,端口 1 和4為十兆位的FMAC。具體實(shí)現(xiàn)時(shí)，為了實(shí)現(xiàn)分時(shí)復(fù)用，物理層接口才莫塊301的內(nèi)部結(jié)構(gòu)可有 多種實(shí)現(xiàn)形式，其中一種可如圖4中的實(shí)線部分所示，包括計(jì)數(shù)模塊401、 使能信號(hào)生成模塊402和數(shù)據(jù)傳輸模塊403。其中，計(jì)數(shù)模塊401用于根據(jù)本地時(shí)鐘按照預(yù)設(shè)計(jì)數(shù)間隔進(jìn)行計(jì)數(shù)，得 到計(jì)數(shù)結(jié)果。對(duì)于圖3所示實(shí)施例中N為8,即8個(gè)端口分時(shí)復(fù)用的情況， 可對(duì)8個(gè)物理層端口及8個(gè)FIFO沖莫塊進(jìn)行編號(hào)，如編號(hào)為0~7,即圖3中 對(duì)PHY側(cè)接口的8個(gè)物理層端口編號(hào)為端口 0、 1、 2、 3、 4、 5、 6、 7，對(duì) 8個(gè)FIFO模塊編號(hào)為FIFO模塊0、 1、 2、 3、 4、 5、 6、 7。此時(shí)，計(jì)數(shù)模 塊401可以進(jìn)行周期循環(huán)計(jì)數(shù)，其中循環(huán)周期大于8,假i殳本地時(shí)鐘為 125MHz,則計(jì)數(shù)間隔可以為12.5MHz對(duì)應(yīng)的時(shí)間間隔，對(duì)應(yīng)的計(jì)凄t循環(huán)周 期為10,相應(yīng)地計(jì)數(shù)范圍可為0 9,相當(dāng)于將125MHz分成10個(gè)時(shí)隙。將 計(jì)數(shù)結(jié)果(port_num)與8個(gè)端口分別對(duì)應(yīng)，如計(jì)數(shù)結(jié)果為0時(shí)，對(duì)應(yīng)的物 理層端口為端口 0，對(duì)應(yīng)的FIFO模塊為FIFO模塊0，計(jì)數(shù)結(jié)果為1時(shí)，對(duì) 應(yīng)的物理層端口為端口 1,對(duì)應(yīng)的FIFO模塊為FIFO模塊1 ，以此類推，計(jì) 數(shù)結(jié)果為7時(shí)，對(duì)應(yīng)的物理層端口為端口 7,對(duì)應(yīng)的FIFO模塊為FIFO才莫塊 7。此外，對(duì)于計(jì)凄t結(jié)果為8和9時(shí)的剩余時(shí)隙，可對(duì)以太網(wǎng)4妻口的CPU配 置部分進(jìn)行訪問。使能信號(hào)生成模塊402用于根據(jù)計(jì)數(shù)模塊401的計(jì)數(shù)結(jié)果，生成對(duì)應(yīng)物理 層端口的數(shù)據(jù)使能信號(hào)。其中，對(duì)于帶寬一致的物理層端口 304,可直接根據(jù)計(jì)數(shù)結(jié)果402將對(duì)應(yīng)該物理層端口 304的使能信號(hào)(rx一ena一n, n=0， 1，……， 7)的當(dāng)前狀態(tài)值置為有效，否則所述使能信號(hào)的當(dāng)前狀態(tài)值無效，通過判斷各 使能信號(hào)的狀態(tài)，可確定當(dāng)前對(duì)哪個(gè)物理層端口 304進(jìn)行操作。例如，對(duì)于圖 3實(shí)線部分所示8個(gè)端口 (端口 0 端口 7),若都為百兆位的FMAC，則可在計(jì) 數(shù)結(jié)果為0時(shí)，將對(duì)應(yīng)的物理層端口 304即端口 0的數(shù)據(jù)使能信號(hào)rx一ena一O的 狀態(tài)值置為有效，在計(jì)數(shù)結(jié)果為1時(shí)，將對(duì)應(yīng)的端口 1的數(shù)據(jù)使能信號(hào)rx—ena一l 的狀態(tài)值置為有效；以此類推。而對(duì)于帶寬不一致的物理層端口 304,則還需 一個(gè)輔助的計(jì)數(shù)結(jié)果，例如，對(duì)于圖3實(shí)線部分所示8個(gè)端口，若其中的端口 1和4為十兆位的FMAC,則由于其與百兆位的FMAC的時(shí)4f頻率為10倍的 關(guān)系，因此為了生成對(duì)應(yīng)的使能信號(hào)，物理層接口模塊301還可包括一個(gè)循環(huán) 周期計(jì)數(shù)模塊404，用于對(duì)計(jì)數(shù)模塊401計(jì)數(shù)的循環(huán)次數(shù)進(jìn)行計(jì)數(shù)，得到循環(huán) 次數(shù)(ten—cycle )。則使能信號(hào)生成模塊402在循環(huán)周期計(jì)數(shù)模塊404每計(jì)數(shù)十 次時(shí)，根據(jù)計(jì)數(shù)模塊401的當(dāng)前計(jì)數(shù)結(jié)果，在所述計(jì)數(shù)結(jié)果分別對(duì)應(yīng)端口 l和 端口 4時(shí)，將端口 1和端口 4的4吏能信號(hào)rx一ena—1和rx—ena一4的當(dāng)前狀態(tài)分別 置為有效。此時(shí)，數(shù)據(jù)傳輸才莫塊403,用于根據(jù)所述使能信號(hào)生成模塊402生成的對(duì) 應(yīng)物理層端口的數(shù)據(jù)使能信號(hào)，在數(shù)據(jù)使能信號(hào)有效的物理層端口 304與MAC 模塊302之間進(jìn)行數(shù)據(jù)傳輸。進(jìn)一步地，為避免對(duì)每個(gè)使能信號(hào)的狀態(tài)值均進(jìn)行判定，可將各物理層端 口對(duì)應(yīng)的數(shù)據(jù)使能信號(hào)的當(dāng)前狀態(tài)值邏輯或在一起，生成對(duì)應(yīng)物理層端口 304 的總的數(shù)據(jù)使能信號(hào)(rx一ena),該總的數(shù)據(jù)使能信號(hào)用于指示當(dāng)前各物理層端 口 304中是否存在使能信號(hào)有效的端口，如果存在，則根據(jù)計(jì)凄欠結(jié)果可確定當(dāng) 前使能信號(hào)有效的端口是哪個(gè)端口 ，進(jìn)而可對(duì)該端口進(jìn)行操作。此時(shí)，如圖4中的虛線部分所示，數(shù)據(jù)傳輸模塊403,進(jìn)一步根據(jù)計(jì)數(shù) 結(jié)果(port—加m)及所述使能信號(hào)生成模塊402生成的對(duì)應(yīng)物理層端口 304 的總的數(shù)據(jù)使能信號(hào)，在數(shù)據(jù)使能信號(hào)有效的物理層端口 304，即在所述總 的數(shù)據(jù)使能信號(hào)有效時(shí)，與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的物理層端口 304與MAC模塊302之間進(jìn)行數(shù)據(jù)傳輸。由于物理層端口 304所支持的數(shù)據(jù)寬度與MAC模塊302所支持的數(shù)據(jù) 寬度可以相同，也可以不相同，因此當(dāng)二者所支持的數(shù)據(jù)寬度不相同時(shí)，在 物理層端口 304與MAC模塊302之間進(jìn)行數(shù)據(jù)傳輸時(shí)，可將數(shù)據(jù)使能信號(hào) 有效的物理層端口 304的數(shù)據(jù)進(jìn)行轉(zhuǎn)換后發(fā)送給MAC模塊，將來自MAC 模塊302的數(shù)據(jù)進(jìn)行轉(zhuǎn)換后發(fā)送給所述物理層端口 304。具體實(shí)現(xiàn)時(shí)，該數(shù) 據(jù)傳輸模塊403可包括數(shù)據(jù)轉(zhuǎn)換子模塊和數(shù)據(jù)傳輸子模塊。其中，數(shù)據(jù)轉(zhuǎn)換子模塊，用于將第一數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換為第二數(shù)據(jù)寬度 的數(shù)據(jù)，將第二數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換為第一數(shù)據(jù)寬度的數(shù)據(jù)。數(shù)據(jù)傳輸子模塊，用于接收來自數(shù)據(jù)使能信號(hào)有效的物理層端口的第一 數(shù)據(jù)寬度的數(shù)據(jù)，將所述第一數(shù)據(jù)寬度的數(shù)據(jù)發(fā)送給數(shù)據(jù)轉(zhuǎn)換子模塊，接收 來自數(shù)據(jù)轉(zhuǎn)換子模塊的第二數(shù)據(jù)寬度的數(shù)據(jù)，將所述第二數(shù)據(jù)寬度的數(shù)據(jù)發(fā) 送給所述MAC模塊；接收來自所述MAC模塊的第二數(shù)據(jù)寬度的數(shù)據(jù)，將 所述第二數(shù)據(jù)寬度的數(shù)據(jù)發(fā)送給數(shù)據(jù)轉(zhuǎn)換子模塊，接收來自數(shù)據(jù)轉(zhuǎn)換子模塊的第 一數(shù)據(jù)寬度的數(shù)據(jù)，將所述第一數(shù)據(jù)寬度的數(shù)據(jù)發(fā)送給物理層端口 。對(duì)于本地時(shí)鐘為125MHz的情況，若MAC才莫塊302內(nèi)部的#史據(jù)處理寬 度為8比特，而物理層端口 304對(duì)應(yīng)的FMAC接口的數(shù)據(jù)帶寬為4比特， 則數(shù)據(jù)傳輸模塊403將數(shù)據(jù)使能信號(hào)有效的物理層端口 304的4比特的數(shù)據(jù) 轉(zhuǎn)換為8比特的數(shù)據(jù)后發(fā)送給MAC模塊302,將來自MAC模塊302的8 比特的數(shù)據(jù)轉(zhuǎn)換為4比特的數(shù)據(jù)后發(fā)送給所述物理層端口 304。相應(yīng)地，應(yīng)用層接口模塊303可根據(jù)所述計(jì)數(shù)結(jié)果(port—num),在與 所迷計(jì)數(shù)結(jié)杲對(duì)應(yīng)的物理層端口 304的數(shù)據(jù)使能信號(hào)有效時(shí)，在與計(jì)數(shù)結(jié)果 對(duì)應(yīng)的FIFO模塊305和所述MAC模塊302之間進(jìn)行數(shù)據(jù)傳輸。其中，圖3 和圖4中未示出應(yīng)用層接口模塊303和計(jì)數(shù)模塊401及信號(hào)使能模塊402之 間的連接關(guān)系。其中，由于物理層端口 304可有各種類型，針對(duì)不同類型的物理層端口 304,物理層接口模塊301在與各物理層端口 304進(jìn)行數(shù)據(jù)傳輸時(shí)也稍有不同。其中，從物理層端口 304接收數(shù)據(jù)時(shí)，若物理層端口 304為SM1I和/ 或SS—SMII，則SMII和/或SS—SMII接口還會(huì)有一個(gè)轉(zhuǎn)換功能，用于將SMII 和/或SS一SMII接口的數(shù)據(jù)由串行轉(zhuǎn)換為4比特后再傳輸給物理層接口模塊 301,而來自物理層接口模塊301的數(shù)據(jù)也會(huì)由4比特轉(zhuǎn)換為串行后再提供 給SMII和/或SS一SMII接口 ，此外，由于這樣的物理層端口 304的接收時(shí)鐘 和本地時(shí)鐘是同源的，因此，物理層接口模塊301的數(shù)據(jù)傳輸才莫塊403可直 接利用本地的高速時(shí)鐘(如125MHz )去采樣SMII和/或SS—SMII接口的低 速時(shí)鐘(如25MHz或2.5MHz)，在采樣到對(duì)方的時(shí)鐘跳變時(shí)，鎖定該物理 層端口 304的數(shù)據(jù)；當(dāng)物理層端口 304為獨(dú)立的Mil時(shí)，由于Mil本身即為 4比特的數(shù)據(jù)接口 ，因此該物理層端口 304無需轉(zhuǎn)換功能，但由于MII接口 的時(shí)鐘與本地時(shí)鐘通常不是同源的，因此采樣之前，物理層接口模塊301還 進(jìn)一步包括異步處理模塊(圖4中未示出)，用于先對(duì)MII接口進(jìn)行異步 處理，得到同步于本地時(shí)鐘的接收數(shù)據(jù)。之后，在對(duì)應(yīng)該物理層端口 304的 使能信號(hào)有效時(shí)，由數(shù)據(jù)傳輸模塊403將來自物理層端口 304的數(shù)據(jù)由4比 特轉(zhuǎn)換為8比特后發(fā)送給MAC模塊302。當(dāng)將數(shù)據(jù)發(fā)送給物理層端口 304時(shí)，對(duì)于SMII和/或SS—SMII接口的物 理層端口 304,由于其采用的發(fā)送時(shí)鐘即為本地時(shí)鐘，因此物理層接口模塊 301的數(shù)據(jù)傳輸模塊403可直接根據(jù)計(jì)數(shù)結(jié)果將數(shù)據(jù)發(fā)送到對(duì)應(yīng)的物理層端 口 304;對(duì)于MII接口的物理層端口 304,則需先由異步處理才莫塊進(jìn)行異步 處理后，再由數(shù)據(jù)傳輸模塊403將數(shù)據(jù)根據(jù)計(jì)數(shù)結(jié)果發(fā)送到對(duì)應(yīng)的物理層端 口 304。其中，為了支持各物理層端口 304的分時(shí)復(fù)用，第二數(shù)據(jù)寬度與計(jì)數(shù)間 隔對(duì)應(yīng)的時(shí)鐘頻率構(gòu)成的帶寬為物理層端口 304對(duì)應(yīng)的最大帶寬，即8比特 與12.5MHz構(gòu)成的帶寬為100M,而8個(gè)物理層端口中FMAC對(duì)應(yīng)的最大 帶寬也為IOOM。圖5(a)和圖5(b)示出了本發(fā)明實(shí)施例中IO個(gè)計(jì)數(shù)周期的時(shí)序圖。其中， 圖5(b)是圖5(a)的局部放大圖。如圖5(a)和圖5(b)所示，本地時(shí)鐘為125MHz(圖示中標(biāo)記為dk_125m),對(duì)應(yīng)計(jì)數(shù)結(jié)果O、 2、 3、 5、 6、 7，端口 0、 2、 3、 5、 6、 7的使能信號(hào)rx—ena_n, n=0， 2， 3, 5， 6, 7依次有效，對(duì)應(yīng)計(jì) 數(shù)結(jié)果l、 4每10個(gè)計(jì)數(shù)周期，端口 1、 4的使能信號(hào)rx_ena—n, n=l, 4依 次有效。各端口使能信號(hào)rx_ena—n, n= 1, 2,……，7或在 一起后的數(shù)據(jù)使 能信號(hào)rx—ena在各端口使能信號(hào)任一有效時(shí)有效。此外，具體實(shí)現(xiàn)時(shí)，MAC才莫塊302的內(nèi)部實(shí)現(xiàn)形式可有多種，下面列 舉其中兩種第一種MAC模塊302包括 一套接收組合邏輯、 一套接收移位寄存 器組、 一套發(fā)送組合邏輯和一套發(fā)送移位寄存器組。其中，每個(gè)接收移位寄 存器組包括N個(gè)接收寄存器，兩個(gè)接收移位寄存器組之間布置一個(gè)接收組 合邏輯，每個(gè)發(fā)送移位寄存器組包括N個(gè)發(fā)送寄存器，兩個(gè)發(fā)送移位寄存 器組之間布置一個(gè)發(fā)送組合邏輯。所述一套接收移位寄存器組的輸入端與所 述物理層接口模塊相連，輸出端與所述應(yīng)用層接口;f莫塊相連；所述一套發(fā)送 移位寄存器組的輸入端與所述應(yīng)用層接口模塊相連，輸出端與所述物理層接 口模塊相連。則相應(yīng)地，物理層接口模塊301中可如圖4中的虛線部分所示，進(jìn)一步 包括移位標(biāo)記信號(hào)生成模塊405，用于在計(jì)數(shù)結(jié)果對(duì)應(yīng)N個(gè)物理層端口 304 中的任意一個(gè)時(shí)，生成移位標(biāo)記信號(hào)(shift_en)，并將所述移位標(biāo)記信號(hào) 輸出給所述MAC模塊302的每個(gè)接收移位寄存器組中的各接收寄存器和每 個(gè)發(fā)送移位寄存器組中的各發(fā)送寄存器。則各接收寄存器在數(shù)據(jù)使能信號(hào)有效時(shí)，根據(jù)所述移位標(biāo)記信號(hào)將鎖存 的數(shù)據(jù)進(jìn)行移位，其中，輸入端與所述物理層接口模塊301相連的接收寄存 器將鎖存的數(shù)據(jù)移位后，接收來自所述物理層接口模塊301的數(shù)據(jù)并鎖存； 輸出端與接收組合邏輯相連的接收寄存器將鎖存的數(shù)據(jù)送入所述接收組合 邏輯，所述接收組合邏輯進(jìn)行邏輯運(yùn)算后，輸出給輸入端與所述接收組合邏 輯相連的接收寄存器進(jìn)行鎖存；輸出端與所述應(yīng)用層接口模塊相連的接收寄 存器將鎖存的數(shù)據(jù)輸出給所述應(yīng)用層接口模塊303。各發(fā)送寄存器在數(shù)據(jù)使能信號(hào)有效時(shí)，根據(jù)所述移位標(biāo)記信號(hào)將鎖存的數(shù)據(jù)進(jìn)行移位，其中，輸入端與所述應(yīng)用層接口模塊303相連的發(fā)送寄存器 將鎖存的數(shù)據(jù)移位后，接收來自所述應(yīng)用層接口模塊303的數(shù)據(jù)并鎖存；輸 出端與發(fā)送組合邏輯相連的發(fā)送寄存器將鎖存的數(shù)據(jù)送入所述發(fā)送組合邏 輯，所述發(fā)送組合邏輯進(jìn)行邏輯運(yùn)算后，輸出給輸入端與所述發(fā)送組合邏輯 相連的發(fā)送寄存器進(jìn)行鎖存；輸出端與所述物理層接口模塊相連的發(fā)送寄存 器將鎖存的數(shù)據(jù)輸出給所述物理層接口模塊301。下面以MAC模塊302從物理層端口 304接收數(shù)據(jù)時(shí)的情況為例，假設(shè) 仍對(duì)圖3實(shí)線部分所示的8個(gè)端口進(jìn)行分時(shí)復(fù)用，且假設(shè)一套接收組合邏輯 中只有一個(gè)接收組合邏輯，則一套接收移位寄存器組有兩個(gè)接收移位寄存器 組。如圖6所示，圖6示出了本發(fā)明實(shí)施例中MAC模塊的一種邏輯結(jié)構(gòu)示 意圖。其中，輸出端與接收組合邏輯相連的接收移位寄存器組中包括8個(gè)寄 存器，即寄存器L0 L7，輸入端與接收組合邏輯相連的接收移位寄存器組中 也包括8個(gè)寄存器，即寄存器R0 R7，在數(shù)據(jù)使能信號(hào)及移位標(biāo)記信號(hào)有效 時(shí)，兩個(gè)移位寄存器組中的每個(gè)寄存器分別將自身鎖存的數(shù)據(jù)進(jìn)行移位。其 中，寄存器L7將自身鎖存的數(shù)據(jù)輸出給寄存器L6，接收來自物理層接口模 塊301的數(shù)據(jù)并鎖存；寄存器L6將自身鎖存的數(shù)據(jù)輸出給寄存器L5，接收 來自寄存器L7的數(shù)據(jù)并鎖存；以此類推；寄存器LO將鎖存的數(shù)據(jù)送入所 述接收組合邏輯，接收來自寄存器Ll的數(shù)據(jù)并鎖存。接收組合邏輯進(jìn)行邏 輯運(yùn)算后，將數(shù)據(jù)輸出給寄存器R7;寄存器R7將鎖存的數(shù)據(jù)輸出給寄存器 R6后，接收來自接收組合邏輯的數(shù)據(jù)并鎖存；寄存器R6將自身鎖存的數(shù)據(jù) 輸出給寄存器R5后，接收來自寄存器R7的數(shù)據(jù)并鎖存；以此類推；寄存 器RO將鎖存的數(shù)據(jù)輸出給應(yīng)用層接口模塊后，接收來自寄存器Rl的數(shù)據(jù) 并鎖存?？梢姡?jīng)過上述處理后，某物理層端口 304的數(shù)據(jù)經(jīng)過接收組合邏輯處 理之后，結(jié)果被鎖存起來，等到下一個(gè)屬于該端口 304的計(jì)數(shù)結(jié)果到來時(shí)， 鎖存的結(jié)果從移位寄存器中移出，并發(fā)送給應(yīng)用層接口模塊303。第二種MAC模塊302包括 一套接收組合邏輯、 一套接收存儲(chǔ)模塊、 一套發(fā)送組合邏輯和一套發(fā)送存儲(chǔ)模塊。其中，每個(gè)接收存儲(chǔ)模塊包括N 個(gè)地址的存儲(chǔ)空間，接收存儲(chǔ)模塊的個(gè)數(shù)小于等于接收組合邏輯與l的和， 每個(gè)發(fā)送存儲(chǔ)模塊包括N個(gè)地址的存儲(chǔ)空間，發(fā)送存儲(chǔ)模塊的個(gè)數(shù)小于等 于發(fā)送組合邏輯與1的和。此時(shí)，物理層接口模塊301中的計(jì)數(shù)模塊401進(jìn)一步將得到的計(jì)數(shù)結(jié)果 提供給所述MAC模塊302的每個(gè)接收存儲(chǔ)模塊和每個(gè)發(fā)送存儲(chǔ)模塊。其中，存儲(chǔ)模塊可以是隨機(jī)存儲(chǔ)器(RAM)，由于對(duì)于RAM這類存儲(chǔ) 模塊，其數(shù)據(jù)的讀取需要一個(gè)過程，因此在從RAM中讀取數(shù)據(jù)時(shí)可根據(jù)其 讀取數(shù)據(jù)的時(shí)延提前讀耳又。例如，對(duì)于上述計(jì)凄t范圍為0 9的情況，若RAM 的讀取時(shí)延需要兩拍，則當(dāng)需要從RAM中獲取端口 3寄存的數(shù)據(jù)時(shí)，需要 提前2個(gè)節(jié)拍進(jìn)行讀取，即在計(jì)數(shù)結(jié)果為1時(shí)，開始讀取RAM中端口 3寄 存的數(shù)據(jù)，以此類推，計(jì)數(shù)結(jié)果為8時(shí)，開始讀取RAM中端口 0寄存的數(shù) 據(jù)，計(jì)數(shù)結(jié)果為6和7時(shí)，不進(jìn)行讀取。則每個(gè)接收存儲(chǔ)模塊用于基于先讀取后寫入的原則，在與所述計(jì)數(shù)結(jié)果對(duì) 應(yīng)的物理層端口的數(shù)據(jù)使能信號(hào)有效時(shí)，接收來自所述物理層接口模塊的數(shù)據(jù) 并寫入與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間，和/或，將根據(jù)讀取時(shí)延預(yù)先讀取 的與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的數(shù)據(jù)送入接收組合邏輯，和/或，將 來自接收組合邏輯的數(shù)據(jù)寫入與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間，和/或，將 根據(jù)讀取時(shí)延預(yù)先讀取的與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的數(shù)據(jù)輸出給所述應(yīng)用層接口模塊。每個(gè)發(fā)送存儲(chǔ)模塊用于基于先讀取后寫入的原則，在與所述計(jì)數(shù)結(jié)果對(duì) 應(yīng)的物理層端口的數(shù)據(jù)使能信號(hào)有效時(shí)，接收來自所述應(yīng)用層"^ 口模塊的數(shù) 據(jù)并寫入與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間，和/或，將#4居讀取時(shí)延預(yù) 先讀取的與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的數(shù)據(jù)送入發(fā)送組合邏輯，和/或，將來自發(fā)送組合邏輯的數(shù)據(jù)寫入與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空 間，和/或，將根據(jù)讀取時(shí)延預(yù)先讀取的與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的數(shù)據(jù)輸出給所述物理層接口模塊。下面以MAC模塊從物理層端口接收數(shù)據(jù)時(shí)的情況為例，當(dāng)接收存儲(chǔ)模 塊只有一個(gè)時(shí)，則存儲(chǔ)模塊的寬度為所有需要寄存的信息的數(shù)據(jù)總寬度，并 且該存儲(chǔ)模塊的總寬度空間內(nèi)的不同寬度空間存儲(chǔ)不同的信息，^f艮設(shè)從物理層接口模塊接收的數(shù)據(jù)的寬度為nl,經(jīng)第一個(gè)接收組合邏輯運(yùn)算后的數(shù)據(jù) 的寬度為n2,……，經(jīng)最后一個(gè)，即第x個(gè)接收組合邏輯運(yùn)算后的數(shù)據(jù)的 寬度為nx,則存儲(chǔ)模塊的寬度為nl+n2+…+nx，并且存儲(chǔ)模塊每個(gè)地址存儲(chǔ) 空間內(nèi)的前nl寬度用于存放來自物理層接口模塊的數(shù)據(jù)，nl寬度之后的n2 寬度內(nèi)存放經(jīng)第一個(gè)接收組合邏輯運(yùn)算后的數(shù)據(jù)，……，最后nx寬度內(nèi)存 放經(jīng)第x個(gè)接收組合邏輯運(yùn)算后的數(shù)據(jù)。例如，假設(shè)計(jì)數(shù)結(jié)果為0且數(shù)據(jù)使 能信號(hào)有效，則該存儲(chǔ)模塊基于先讀取后寫入的原則，將根據(jù)讀取時(shí)延預(yù)先 讀取的地址0存儲(chǔ)空間內(nèi)的前nl寬度內(nèi)的數(shù)據(jù)送入第一個(gè)接收組合邏輯， 接收來自物理層接口模塊的數(shù)據(jù)并寫入地址0存儲(chǔ)空間內(nèi)的前nl寬度的空 間內(nèi)；將根據(jù)讀取時(shí)延預(yù)先讀取的地址0存儲(chǔ)空間內(nèi)nl寬度之后的n2寬度 內(nèi)的數(shù)據(jù)送入第二個(gè)接收組合邏輯，接收來自第一個(gè)接收組合邏輯的數(shù)據(jù)并 寫入地址0存儲(chǔ)空間內(nèi)nl寬度之后的n2寬度內(nèi)；...…；將才艮據(jù)讀取時(shí)延預(yù) 先讀取的地址0存儲(chǔ)空間內(nèi)的后nx寬度內(nèi)的數(shù)據(jù)輸出給應(yīng)用層接口模塊， 接收來自第x個(gè)接收組合邏輯的數(shù)據(jù)并寫入地址0存儲(chǔ)空間內(nèi)的nx寬度內(nèi)。 當(dāng)接收存儲(chǔ)模塊的個(gè)數(shù)等于接收組合邏輯與1的和時(shí)，存儲(chǔ)模塊的寬度 為相應(yīng)的需要寄存的信息的數(shù)據(jù)寬度，假設(shè)從物理層接口模塊接收的數(shù)據(jù)的 寬度為nl，則第一個(gè)存儲(chǔ)模塊的寬度為nl;經(jīng)第一個(gè)接收組合邏輯運(yùn)算后 的數(shù)據(jù)的寬度為n2，則第二個(gè)存儲(chǔ)模塊的寬度為n2;……；經(jīng)最后一個(gè)， 即第x個(gè)接收組合邏輯運(yùn)算后的數(shù)據(jù)的寬度為nx,則第x個(gè)存儲(chǔ)模塊的寬 度為nx。例如，假設(shè)計(jì)數(shù)結(jié)果為0且數(shù)據(jù)使能信號(hào)有效，則第一個(gè)存儲(chǔ)模 塊基于先讀取后寫入的原則，將根據(jù)讀取時(shí)延預(yù)先寫入的地址0存儲(chǔ)空間的 數(shù)據(jù)送入第一個(gè)接收組合邏輯，接收來自物理層接口模塊的數(shù)據(jù)并寫入地址 0存儲(chǔ)空間內(nèi)；第二個(gè)存儲(chǔ)模塊基于先讀取后寫入的原則，將根據(jù)讀取時(shí)延預(yù)先讀取的地址0存儲(chǔ)空間內(nèi)的數(shù)據(jù)送入第二個(gè)接收組合邏輯，接收來自第一個(gè)接收組合邏輯的數(shù)據(jù)并寫入地址O存儲(chǔ)空間內(nèi)；……；第x個(gè)存儲(chǔ)模塊 基于先讀取后寫入的原則，將根據(jù)讀取時(shí)延預(yù)先讀取的地址0存儲(chǔ)空間內(nèi)的 數(shù)據(jù)輸出給應(yīng)用層接口模塊，接收來自第x個(gè)接收組合邏輯的數(shù)據(jù)并寫入地 址0存4諸空間內(nèi)。為了增進(jìn)以太網(wǎng)接口的靈活性，本實(shí)施例中的N個(gè)物理層端口可與一 個(gè)高帶寬的物理層端口復(fù)用一個(gè)組合邏輯。即如圖3中的虛線部分所示，物 理層接口模塊還可與一個(gè)高帶寬的物理層端口連接，相應(yīng)地，應(yīng)用層接口模 塊也與一個(gè)對(duì)應(yīng)高帶寬的FIFO模塊連接。其中，該高帶寬的物理層端口對(duì) 應(yīng)的帶寬大于等于N倍的N個(gè)物理層端口中單個(gè)物理層端口對(duì)應(yīng)的最大帶 寬。例如，對(duì)于圖3實(shí)線部分所示有8個(gè)物理層端口 ，且物理層端口為FMAC 的情況，由于FMAC的最大帶寬為100M,則8倍的100M帶寬為800M帶 寬，則與之分時(shí)復(fù)用的高帶寬物理層端口對(duì)應(yīng)的帶寬可以為IOOOM，即該端 口可以是一個(gè)GMAC。具體實(shí)現(xiàn)時(shí)，該高帶寬的物理層端口可無需設(shè)置單 獨(dú)的端口，而是可與所述N個(gè)物理層端口中的一個(gè)端口復(fù)用在一起，相應(yīng) 地，對(duì)應(yīng)高帶寬的FIFO模塊也可與N個(gè)FIFO才莫塊中的一個(gè)FIFO模塊復(fù)用 在一起。例如，該GMAC對(duì)應(yīng)的端口可與圖3實(shí)線部分所示的端口 0復(fù)用 在一起，相應(yīng)的對(duì)應(yīng)高帶寬的FIFO模塊可與圖3實(shí)現(xiàn)部分所示的FIFO模 塊0復(fù)用在一起。在增加了高帶寬的物理層端口后，該以太網(wǎng)接口還可包括端口模式選擇 模塊，用于在高帶寬的物理層端口對(duì)應(yīng)的高帶寬工作模式和N個(gè)物理層端 口對(duì)應(yīng)的分時(shí)工作模式之間進(jìn)行選擇。相應(yīng)地，物理層接口模塊進(jìn)一步地，在高帶寬工作模式時(shí)，在高帶寬的物 理層端口與MAC模塊之間進(jìn)行數(shù)據(jù)傳輸。應(yīng)用層接口模塊進(jìn)一步地，在高帶 寬工作模式時(shí)，在MAC模塊與所述對(duì)應(yīng)高帶寬的FIFO模塊之間進(jìn)行數(shù)據(jù)傳輸。MAC模塊進(jìn)一步地，在高帶寬工作模式時(shí)，用于將物理層接口模塊發(fā)送的 來自高帶寬的物理層端口的數(shù)據(jù)利用所述一套接收組合邏輯進(jìn)行運(yùn)算后，輸出給應(yīng)用層接口模塊，將應(yīng)用層接口模塊發(fā)送給高帶寬的物理層端口的數(shù)據(jù)利用 所述一套發(fā)送組合邏輯進(jìn)行運(yùn)算后，輸出給物理層接口模塊。具體實(shí)現(xiàn)時(shí)，若MAC模塊采用移位寄存器組的結(jié)構(gòu)，則圖6所示MAC 模塊的邏輯結(jié)構(gòu)示意圖可變?yōu)閳D7所示，在寄存器L0和寄存器Ll之間添 加了一個(gè)選擇器，在寄存器R0和寄存器R1之間也添加了一個(gè)選擇器。各 選擇器通過外部的進(jìn)行工作模式選擇的選擇信號(hào)，使得在高帶寬工作模式 時(shí)，分別選通物理層接口模塊與寄存器LO,接收組合邏輯與寄存器RO之間 的通路，使來自物理層接口模塊的數(shù)據(jù)直接發(fā)送給寄存器L0，經(jīng)接收組合 邏輯運(yùn)算后的數(shù)據(jù)直接輸出給寄存器R0;否則分別選通寄存器Ll與寄存器 L0，寄存器Rl與寄存器R0之間的通路，則各寄存器按照前述描述的移位 方法進(jìn)4于相應(yīng)移4立處理。此外，當(dāng)在高帶寬工作模式時(shí)，前述描述的計(jì)數(shù)模塊停止計(jì)數(shù)，或忽略 其計(jì)數(shù)結(jié)果，且前述的數(shù)據(jù)使能信號(hào)也一直有效。本實(shí)施例中，將1端口的GMAC與8端口的FMAC分時(shí)復(fù)用時(shí)，在不 同工作模式下，可對(duì)MAC內(nèi)部的寄存器或存儲(chǔ)模塊進(jìn)行配置。對(duì)于MAC內(nèi)部的采用移位寄存器組的情況，可根據(jù)計(jì)數(shù)結(jié)果，選擇相 應(yīng)端口對(duì)應(yīng)的寄存器配置，并將所選擇的配置輸入到MAC模塊，或者從 MAC模塊反饋到相應(yīng)的寄存器。當(dāng)工作在1端口 GMAC模式時(shí)，只選擇第 O端口對(duì)應(yīng)的寄存器進(jìn)行相應(yīng)配置。對(duì)于MAC內(nèi)部的采用存儲(chǔ)模塊的情況，可根據(jù)計(jì)數(shù)結(jié)果選取存儲(chǔ)模塊 的地址，地址為0的存儲(chǔ)空間中存放端口 0對(duì)應(yīng)的數(shù)據(jù)，地址為1的存儲(chǔ)模 塊中存放端口 l對(duì)應(yīng)的lt據(jù)，以此類推。其中，當(dāng)工作在8端口 FMAC的分時(shí)工作模式時(shí)，計(jì)數(shù)結(jié)果為8或者9 時(shí)，為CPU訪問的時(shí)隙，如果在計(jì)數(shù)結(jié)果為0 ~ 7的時(shí)候遇到CPU訪問， 則鎖定CPU訪問的信息，等到緊接著的8或者9時(shí)隙的時(shí)候再響應(yīng)CPU。本發(fā)明實(shí)施例中以太網(wǎng)接口中的物理層接口模塊、MAC模塊和應(yīng)用層 接口模塊均可獨(dú)立作為 一個(gè)相應(yīng)的接口進(jìn)行實(shí)現(xiàn)。以上對(duì)本發(fā)明實(shí)施例中的以太網(wǎng)接口進(jìn)4亍了詳細(xì)描述，下面再對(duì)本發(fā)明 實(shí)施例中以太網(wǎng)接口的實(shí)現(xiàn)方法進(jìn)行詳細(xì)描述。設(shè)置包括物理層接口模塊、介質(zhì)訪問控制MAC模塊和應(yīng)用層接口模塊的以太網(wǎng)接口 ，所述物理層接口才莫塊與MAC才莫塊和N個(gè)物理層端口連接， 所述應(yīng)用層接口模塊與MAC模塊和N個(gè)FIFO模塊(或其它應(yīng)用層接口 ) 連接。物理層接口模塊以分時(shí)方式連通各物理層端口與MAC模塊之間的數(shù)據(jù) 傳輸；MAC模塊將物理層接口模塊發(fā)送的來自各物理層端口的數(shù)據(jù)共用一 套接收組合邏輯進(jìn)行運(yùn)算后，輸出給應(yīng)用層接口模塊，將應(yīng)用層接口模塊發(fā) 送給各物理層端口的數(shù)據(jù)共用 一套發(fā)送組合邏輯進(jìn)行運(yùn)算后，輸出給物理層 接口模塊；應(yīng)用層接口模塊以分時(shí)方式連通MAC模塊與各FIFO模塊之間 的數(shù)據(jù)傳輸；其中，N為大于l的整數(shù)。其中，物理層接口^t塊以分時(shí)方式連通各物理層端口與MAC模塊之間 的數(shù)據(jù)傳輸可包括物理層接口模塊根據(jù)本地時(shí)鐘按照預(yù)設(shè)計(jì)數(shù)間隔進(jìn)行計(jì) 數(shù)，得到計(jì)數(shù)結(jié)果；根據(jù)所述計(jì)數(shù)結(jié)果，生成對(duì)應(yīng)物理層端口的數(shù)據(jù)使能信 號(hào)；根據(jù)所述計(jì)數(shù)結(jié)果，在與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的物理層端口的數(shù)據(jù)使能信 號(hào)有效時(shí)，將與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的物理層端口的第一數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換 為第二數(shù)據(jù)寬度后發(fā)送給所述MAC模塊，將來自所述MAC模塊的第二數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換為第一數(shù)據(jù)寬度后發(fā)送給所述物理層端口 。各步驟的具體 操作可與上述以太網(wǎng)接口的實(shí)施例中描述的具體操作一致，此處不再一一贅述。其中，第二數(shù)據(jù)寬度與計(jì)數(shù)間隔對(duì)應(yīng)的時(shí)鐘頻率構(gòu)成的帶寬為物理層端 口對(duì)應(yīng)的最大帶寬。此外，應(yīng)用層接口模塊以分時(shí)方式連通MAC模塊與各FIFO模塊(或 其它應(yīng)用層接口 )之間的數(shù)據(jù)傳輸可以為應(yīng)用層接口模塊根據(jù)所述物理層 接口模塊的計(jì)數(shù)結(jié)果，在與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的物理層端口的數(shù)據(jù)使能信號(hào) 有效時(shí)，在與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的FIFO模塊和所述MAC模塊之間進(jìn)行數(shù)據(jù)傳輸。相應(yīng)地，該步驟的操作也可與上述以太網(wǎng)接口的實(shí)施例中描述的具 體操作一致，此處不再——贅述。其中，按照預(yù)設(shè)計(jì)數(shù)間隔進(jìn)行計(jì)數(shù)時(shí)，可以采用循環(huán)計(jì)數(shù)，例如循環(huán)周 期可以為10,計(jì)數(shù)范圍可以為0 9。則根據(jù)計(jì)數(shù)結(jié)果，生成對(duì)應(yīng)物理層端口的數(shù)據(jù)使能信號(hào)可以為對(duì)于帶寬一致的物理層端口，可直接根據(jù)計(jì)數(shù)結(jié)果 將對(duì)應(yīng)該物理層端口的數(shù)據(jù)使能信號(hào)的當(dāng)前狀態(tài)值置為有效，否則所述數(shù)據(jù) 使能信號(hào)的當(dāng)前狀態(tài)值無效，通過判斷各數(shù)據(jù)使能信號(hào)的狀態(tài)，可確定當(dāng)前 對(duì)哪個(gè)物理層端口進(jìn)行操作。例如，對(duì)于圖3所示8個(gè)端口 (端口 0~端口 7 ), 若都為百兆位的FMAC，則可在計(jì)數(shù)結(jié)果為0時(shí)，將對(duì)應(yīng)的物理層端口即端 口 0的數(shù)據(jù)使能信號(hào)rx—ena一O的狀態(tài)值置為有效，在計(jì)數(shù)結(jié)果為1時(shí)，將 對(duì)應(yīng)的端口 1的數(shù)據(jù)使能信號(hào)rx_ena—l的狀態(tài)值置為有效；以此類推。而 對(duì)于帶寬不一致的物理層端口 ，則還需一個(gè)輔助的計(jì)數(shù)結(jié)果，例如，對(duì)于圖 3所示8個(gè)端口，若其中的端口 1和4為十兆位的FMAC,則由于其與百兆 位的FMAC的時(shí)鐘頻率為10倍的關(guān)系，因此為了生成對(duì)應(yīng)的數(shù)據(jù)使能信號(hào)， 該方法可進(jìn)一步包括對(duì)進(jìn)行計(jì)數(shù)的循環(huán)次數(shù)進(jìn)行計(jì)數(shù)，得到循環(huán)計(jì)數(shù)結(jié)果 (ten—cycle)。則使能信號(hào)生成模塊在循環(huán)周期計(jì)數(shù)模塊每計(jì)數(shù)十個(gè)循環(huán)周 期時(shí)，根據(jù)計(jì)數(shù)模塊的當(dāng)前計(jì)數(shù)結(jié)果，在所述計(jì)數(shù)結(jié)果分別對(duì)應(yīng)端口 l和端 口 4時(shí)，將端口 1和端口 4的凄史據(jù)4吏能信號(hào)rx—ena—1和rx—ena一4的當(dāng)前狀 態(tài)分別置為有效。進(jìn)一步地，為避免對(duì)每個(gè)數(shù)據(jù)使能信號(hào)的狀態(tài)值均進(jìn)行判定，可將各物 理層端口對(duì)應(yīng)的數(shù)據(jù)使能信號(hào)的當(dāng)前狀態(tài)值邏輯或在一起，生成對(duì)應(yīng)物理層 端口的總的數(shù)據(jù)使能信號(hào)(rx_ena)，該總的數(shù)據(jù)使能信號(hào)用于指示當(dāng)前各 物理層端口中是否存在數(shù)據(jù)使能信號(hào)有效的端口，如果存在，則根據(jù)計(jì)數(shù)結(jié) 果可確定當(dāng)前數(shù)據(jù)使能信號(hào)有效的端口是哪個(gè)端口 ，進(jìn)而可對(duì)該端口進(jìn)行操 作。其中，MAC模塊在具體實(shí)現(xiàn)時(shí)，可與上述以太網(wǎng)接口的實(shí)施例中描述 的具體實(shí)現(xiàn)一致。即在其中一種情況中，MAC模塊可包括 一套接收組合邏輯、 一套接收移位寄存器組、 一套發(fā)送組合邏輯和一套發(fā)送移位寄存器組。 其中，每個(gè)接收移位寄存器組包括N個(gè)接收寄存器，兩個(gè)接收移位寄存器 組之間布置一個(gè)接收組合邏輯，每個(gè)發(fā)送移位寄存器組包括N個(gè)發(fā)送寄存 器，兩個(gè)發(fā)送移位寄存器組之間布置一個(gè)發(fā)送組合邏輯。則該方法中可進(jìn)一步包括物理層接口模塊在計(jì)數(shù)結(jié)果對(duì)應(yīng)N個(gè)物理 層端口中的任意一個(gè)時(shí)，生成移位標(biāo)記信號(hào)。則MAC模塊將物理層接口模塊發(fā)送的來自各物理層端口的數(shù)據(jù)共用一 套接收組合邏輯進(jìn)行運(yùn)算，輸出給應(yīng)用層接口模塊可包括各接收寄存器在 所述數(shù)據(jù)使能信號(hào)有效時(shí)，根據(jù)所述移位標(biāo)記信號(hào)將鎖存的數(shù)據(jù)進(jìn)行移位， 其中，輸入端與所述物理層接口模塊相連的接收寄存器將鎖存的數(shù)據(jù)移位 后，接收來自所述物理層接口模塊的數(shù)據(jù)并鎖存；輸出端與接收組合邏輯相 連的接收寄存器將鎖存的數(shù)據(jù)送入所述接收組合邏輯，所述接收組合邏輯進(jìn) 行邏輯運(yùn)算后，輸出給輸入端與所述接收組合邏輯相連的接收寄存器進(jìn)行鎖 存；輸出端與所述應(yīng)用層接口模塊相連的接收寄存器將鎖存的數(shù)據(jù)輸出給所 述應(yīng)用層接口模塊。MAC模塊將應(yīng)用層接口模塊發(fā)送給各物理層端口的數(shù)據(jù)共用一套發(fā)送 組合邏輯進(jìn)行運(yùn)算，輸出給物理層接口模塊包括各發(fā)送寄存器在所述數(shù)據(jù) 使能信號(hào)有效時(shí)，根據(jù)所述移位標(biāo)記信號(hào)將鎖存的數(shù)據(jù)進(jìn)行移位，其中，輸 入端與所述應(yīng)用層接口模塊相連的發(fā)送寄存器將鎖存的數(shù)據(jù)移位后，接收來 自所述應(yīng)用層接口模塊的數(shù)據(jù)并鎖存；輸出端與發(fā)送組合邏輯相連的發(fā)送寄 存器將鎖存的數(shù)據(jù)送入所述發(fā)送組合邏輯，所述發(fā)送組合邏輯進(jìn)行邏輯運(yùn)算與所述物理層接口模塊相連的發(fā)送寄存器將鎖存的數(shù)據(jù)輸出給所述物理層 接口模塊。在另一種情況中，MAC模塊可包括 一套接收組合邏輯、 一套接收存 儲(chǔ)模塊、 一套發(fā)送組合邏輯和一套發(fā)送存儲(chǔ)模塊。其中，每個(gè)接收存儲(chǔ)模塊 包括N個(gè)地址的存儲(chǔ)空間，接收存儲(chǔ)模塊的個(gè)數(shù)小于等于接收組合邏輯與1的和，每個(gè)發(fā)送存儲(chǔ)模塊包括N個(gè)地址的存儲(chǔ)空間，發(fā)送存儲(chǔ)模塊的個(gè)數(shù) 小于等于發(fā)送組合邏輯與1的和。則相應(yīng)地MAC模塊將物理層接口模塊發(fā)送的來自各物理層端口的數(shù)據(jù) 共用一套接收組合邏輯進(jìn)行運(yùn)算后，輸出給應(yīng)用層接口模塊可包括每個(gè)接 收存儲(chǔ)模塊基于先讀取后寫入的原則，在與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的物理層端口 的數(shù)據(jù)使能信號(hào)有效時(shí)，接收來自所述物理層接口模塊的數(shù)據(jù)并寫入與所述 計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間，和/或，將根據(jù)讀取時(shí)延預(yù)先讀取的與所述 計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的數(shù)據(jù)送入接收組合邏輯，和/或，將來自 接收組合邏輯的數(shù)據(jù)寫入與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間，和/或，將 根據(jù)讀取時(shí)延預(yù)先讀取的與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的數(shù)據(jù)輸 出給所述應(yīng)用層接口模塊。相應(yīng)地，MAC模塊將應(yīng)用層接口模塊發(fā)送給各物理層端口的數(shù)據(jù)共用 一套發(fā)送組合邏輯進(jìn)行運(yùn)算后，輸出給物理層接口模塊可包括每個(gè)發(fā)送存 儲(chǔ)模塊基于先讀取后寫入的原則，在與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的物理層端口的數(shù) 據(jù)使能信號(hào)有效時(shí)，接收來自所述應(yīng)用層接口模塊的數(shù)據(jù)并寫入與所述計(jì)數(shù) 結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間，和/或，將根據(jù)讀取時(shí)延預(yù)先讀取的與所述計(jì)數(shù) 結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的數(shù)據(jù)送入發(fā)送組合邏輯，和/或，將來自發(fā)送 組合邏輯的數(shù)據(jù)寫入與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間，和/或，將根據(jù) 讀取時(shí)延預(yù)先讀取的與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的數(shù)據(jù)輸出給 所述物理層接口模塊。與本發(fā)明實(shí)施例中描述的以太網(wǎng)接口一致。本實(shí)現(xiàn)方法中，所述物理層 接口模塊還可與一個(gè)高帶寬的物理層端口連接，相應(yīng)地，所述應(yīng)用層接口模 塊還可與一個(gè)對(duì)應(yīng)高帶寬的FIFO模塊連接。其中，所述高帶寬的物理層端 口對(duì)應(yīng)的帶寬大于等于N倍的所述N個(gè)物理層端口中單個(gè)物理層端口對(duì)應(yīng) 的最大帶寬。其中，高帶寬的物理層端口與所述N個(gè)物理層端口中的一個(gè) 端口復(fù)用在一起。則該方法中，物理層接口模塊以分時(shí)方式連通各物理層端口與MAC模塊之間的數(shù)據(jù)傳輸之前，可進(jìn)一步包括在高帶寬的物理層端口對(duì)應(yīng)的高帶 寬工作模式和N個(gè)物理層端口對(duì)應(yīng)的分時(shí)工作模式之間進(jìn)行選擇，在選擇結(jié)果為分時(shí)工作模式時(shí)，執(zhí)行所述以分時(shí)方式連通各物理層端口與MAC模 塊之間的數(shù)據(jù)傳輸。在選擇結(jié)果為高帶寬工作模式時(shí)，該方法可進(jìn)一步包括物理層接口模 塊在高帶寬的物理層端口與MAC模塊之間進(jìn)行數(shù)據(jù)傳輸；MAC模塊將物 理層接口模塊發(fā)送的來自高帶寬的物理層端口的數(shù)據(jù)利用所述 一 套接收組 合邏輯進(jìn)行運(yùn)算后，輸出給應(yīng)用層接口模塊，將應(yīng)用層接口模塊發(fā)送給高帶 寬的物理層端口的數(shù)據(jù)利用所述一套發(fā)送組合邏輯進(jìn)行運(yùn)算后，輸出給物理 層接口模塊；應(yīng)用層接口模塊在MAC模塊與所述對(duì)應(yīng)高帶寬的FIFO模塊 之間進(jìn)行數(shù)據(jù)傳輸。該方法中，N個(gè)物理層端口可以為8個(gè)FMAC端口 ，高帶寬的物理層 端口可以為GMAC端口 ；或者，N個(gè)物理層端口可以為8個(gè)GMAC端口 ， 高帶寬的物理層端口可以為萬兆位的介質(zhì)訪問控制(10GEMAC)端口。當(dāng)N個(gè)物理層端口為8個(gè)FMAC端口，高帶寬的物理層端口可以為 GMAC端口時(shí)，第一數(shù)據(jù)寬度為4比特；所述第二數(shù)據(jù)寬度為8比特。其 中，根據(jù)本地時(shí)鐘按照預(yù)設(shè)計(jì)數(shù)間隔進(jìn)行計(jì)數(shù)可以為根據(jù)頻率為125MHz 的本地時(shí)鐘，按照12.5MHz的時(shí)鐘頻率對(duì)應(yīng)的計(jì)數(shù)間隔進(jìn)行周期循環(huán)計(jì)數(shù)， 計(jì)數(shù)循環(huán)周期為10。則與計(jì)數(shù)結(jié)果對(duì)應(yīng)的物理層端口為預(yù)先設(shè)置的與10 個(gè)計(jì)數(shù)結(jié)果中的8個(gè)計(jì)數(shù)結(jié)果分別對(duì)應(yīng)的8個(gè)物理層端口中，與當(dāng)前計(jì)數(shù)結(jié) 果對(duì)應(yīng)的物理層端口。其中，在計(jì)數(shù)結(jié)果為與物理層端口不相對(duì)應(yīng)的計(jì)數(shù)結(jié) 果時(shí)，對(duì)以太網(wǎng)接口的CPU配置部分進(jìn)行訪問。其中，將與計(jì)數(shù)結(jié)果對(duì)應(yīng)的物理層端口的第 一數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換為第 二數(shù)據(jù)寬度后發(fā)送給MAC模塊之前，進(jìn)一步包括當(dāng)N個(gè)物理層端口為 SMII和/或SS—SMII時(shí)，利用本地的125MHz的高速時(shí)鐘采用所述物理層端 口對(duì)應(yīng)的25MHz或2.5MHz的低速時(shí)鐘，當(dāng)采用到低速時(shí)鐘發(fā)生跳變時(shí)， 鎖定該物理層端口的數(shù)據(jù)；當(dāng)N個(gè)物理層端口為獨(dú)立的Mil時(shí)，對(duì)所述物理層端口進(jìn)行異步處理，得到同步于本地時(shí)鐘的數(shù)據(jù)。之后，在對(duì)應(yīng)該物理 層端口的數(shù)據(jù)使能信號(hào)有效時(shí)，執(zhí)行上述將與計(jì)數(shù)結(jié)果對(duì)應(yīng)的物理層端口的 第一數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換為第二數(shù)據(jù)寬度后發(fā)送給MAC模塊。本發(fā)明實(shí)施例中的以太網(wǎng)接口的實(shí)現(xiàn)方法是基于本發(fā)明實(shí)施例中的以 太網(wǎng)接口進(jìn)行實(shí)現(xiàn)的，相關(guān)具體描述可參見本發(fā)明實(shí)施例中的以太網(wǎng)接口的 相關(guān)描述，此處不再對(duì)本發(fā)明實(shí)施例中的以太網(wǎng)接口的實(shí)現(xiàn)方法進(jìn)行詳述。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行了 進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述^又為本發(fā)明的較佳實(shí)施例而已， 并非用于限定本發(fā)明的保護(hù)范圍，凡在本發(fā)明的精神和原則之內(nèi)，所作的任 何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1、一種多端口的以太網(wǎng)接口，其特征在于，該接口包括物理層接口模塊、介質(zhì)訪問控制MAC模塊和應(yīng)用層接口模塊，其中，所述物理層接口模塊分別與MAC模塊和外部的N個(gè)物理層端口連接，用于以分時(shí)方式連通各物理層端口與MAC模塊之間的數(shù)據(jù)傳輸；所述MAC模塊用于將所述物理層接口模塊發(fā)送的來自各物理層端口的數(shù)據(jù)共用一套接收組合邏輯進(jìn)行運(yùn)算后，輸出給所述應(yīng)用層接口模塊；將所述應(yīng)用層接口模塊發(fā)送給各物理層端口的數(shù)據(jù)共用一套發(fā)送組合邏輯進(jìn)行運(yùn)算后，輸出給所述物理層接口模塊；所述應(yīng)用層接口模塊與MAC模塊和外部的N個(gè)應(yīng)用層接口連接，用于以分時(shí)方式連通MAC模塊與各應(yīng)用層接口之間的數(shù)據(jù)傳輸；其中，N為大于1的整數(shù)。
2、 如權(quán)利要求l所述的接口，其特征在于，所述物理層接口模塊包括 計(jì)數(shù)模塊，用于根據(jù)本地時(shí)鐘按照預(yù)設(shè)計(jì)數(shù)間隔進(jìn)行計(jì)數(shù)，得到計(jì)數(shù)結(jié)果； 使能信號(hào)生成模塊，用于根據(jù)所述計(jì)數(shù)結(jié)果，生成對(duì)應(yīng)物理層端口的數(shù)據(jù)使能信號(hào)；數(shù)據(jù)傳輸模塊，用于根據(jù)所述對(duì)應(yīng)物理層端口的數(shù)據(jù)使能信號(hào)，在數(shù)據(jù)使 能信號(hào)有效的物理層端口與MAC模塊之間進(jìn)行數(shù)據(jù)傳輸。
3、 如權(quán)利要求2所述的接口，其特征在于，所述物理層接口模塊進(jìn)一步包括循環(huán)周期計(jì)數(shù)才莫塊，用于對(duì)所述計(jì)數(shù)模塊計(jì)數(shù)的循環(huán)次數(shù)進(jìn)行計(jì)數(shù)，得到 循環(huán)次數(shù)；所述使能信號(hào)生成模塊，進(jìn)一步根據(jù)所述計(jì)數(shù)結(jié)果及所述循環(huán)次數(shù)，生成 對(duì)應(yīng)物理層端口的數(shù)據(jù)使能信號(hào)。
4、 如權(quán)利要求2或3所述的接口，其特征在于，所述數(shù)據(jù)傳輸模塊包括 數(shù)據(jù)轉(zhuǎn)換子模塊，用于將第一數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換為第二數(shù)據(jù)寬度的數(shù)據(jù)；將第二數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換為第 一數(shù)據(jù)寬度的數(shù)據(jù)；數(shù)據(jù)傳輸子模塊，用于接收來自數(shù)據(jù)使能信號(hào)有效的物理層端口的第一數(shù) 據(jù)寬度的數(shù)據(jù)，將所述第一數(shù)據(jù)寬度的數(shù)據(jù)發(fā)送給數(shù)據(jù)轉(zhuǎn)換子模塊，接收來自 數(shù)據(jù)轉(zhuǎn)換子模塊的第二數(shù)據(jù)寬度的數(shù)據(jù)，將所述第二數(shù)據(jù)寬度的數(shù)據(jù)發(fā)送給所述MAC模塊；接收來自所述MAC模塊的第二數(shù)據(jù)寬度的數(shù)據(jù)，將所述第二數(shù) 據(jù)寬度的數(shù)據(jù)發(fā)送給數(shù)據(jù)轉(zhuǎn)換子模塊，接收來自數(shù)據(jù)轉(zhuǎn)換子模塊的第一數(shù)據(jù)寬 度的數(shù)據(jù)，將所述第一數(shù)據(jù)寬度的數(shù)據(jù)發(fā)送給物理層端口 ；其中，所述第二凄t據(jù)寬度與所述計(jì)數(shù)間隔對(duì)應(yīng)的時(shí)鐘頻率構(gòu)成的帶寬為所 述物理層端口對(duì)應(yīng)的最大帶寬。
5、 如權(quán)利要求2或3所述的接口，其特征在于，所述MAC模塊包括一 套接收組合邏輯、 一套接收移位寄存器組、 一套發(fā)送組合邏輯和一套發(fā)送移位 寄存器組；其中，兩個(gè)接收移位寄存器組之間連接一個(gè)接收組合邏輯，兩個(gè)發(fā) 送移位寄存器組之間連接一個(gè)發(fā)送組合邏輯；所述物理層接口沖莫塊進(jìn)一步包括移位標(biāo)記信號(hào)生成模塊，用于在所述計(jì) 數(shù)結(jié)果對(duì)應(yīng)N個(gè)物理層端口中的任意一個(gè)時(shí)，生成移位標(biāo)記信號(hào)；每個(gè)所述接收移位寄存器組包括N個(gè)接收寄存器，用于在所述數(shù)據(jù)使能信 號(hào)有效時(shí)，根據(jù)所述移位標(biāo)記信號(hào)將鎖存的數(shù)據(jù)進(jìn)行移位，所述一套接收移位 寄存器組的輸入端與所述物理層接口模塊相連，輸出端與所述應(yīng)用層接口模塊 相連；每個(gè)所述發(fā)送移位寄存器組包括N個(gè)發(fā)送寄存器，用于在所述數(shù)據(jù)使能信 號(hào)有效時(shí)，根據(jù)所述移位標(biāo)記信號(hào)將鎖存的數(shù)據(jù)進(jìn)行移位，所述一套發(fā)送移位 寄存器組的輸入端與所述應(yīng)用層接口模塊相連，輸出端與所述物理層接口模塊 相連。
6、 如權(quán)利要求2或3所述的接口，其特征在于，所述MAC模塊包括一 套接收組合邏輯、 一套接收存儲(chǔ)模塊、 一套發(fā)送組合邏輯和一套發(fā)送存儲(chǔ)模塊； 其中，每個(gè)接收存儲(chǔ)模塊包括N個(gè)地址的存儲(chǔ)空間，接收存儲(chǔ)模塊的個(gè)數(shù)小于 等于接收組合邏輯與1的和，每個(gè)發(fā)送存儲(chǔ)模塊包括N個(gè)地址的存儲(chǔ)空間，發(fā)送存儲(chǔ)模塊的個(gè)數(shù)小于等于發(fā)送組合邏輯與1的和；所述物理層接口模塊中的計(jì)數(shù)模塊進(jìn)一步將得到的計(jì)數(shù)結(jié)果提供給所述MAC模塊的每個(gè)接收存儲(chǔ)模塊和每個(gè)發(fā)送存儲(chǔ)模塊；所述每個(gè)接收存儲(chǔ);漠塊，用于基于先讀取后寫入的原則，在與所述計(jì)數(shù)結(jié) 果對(duì)應(yīng)的物理層端口的數(shù)據(jù)使能信號(hào)有效時(shí)，接收來自所述物理層接口^t塊的 數(shù)據(jù)并寫入與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間，和/或，將根據(jù)讀取時(shí)延預(yù)先 讀取的與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的^:據(jù)送入接收組合邏輯，和/ 或，將來自接收組合邏輯的數(shù)據(jù)寫入與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間，和/ 或，將根據(jù)讀取時(shí)延預(yù)先讀取的與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的數(shù)據(jù)輸出給所述應(yīng)用層接口模塊；所述每個(gè)發(fā)送存儲(chǔ);漠塊，用于基于先讀取后寫入的原則，在與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的物理層端口的數(shù)據(jù)使能信號(hào)有效時(shí)，接收來自所述應(yīng)用層接口模塊的 數(shù)據(jù)并寫入與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間，和/或，將根據(jù)讀取時(shí)延預(yù)先 讀取的與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的數(shù)據(jù)送入發(fā)送組合邏輯，和/或，將來自發(fā)送組合邏輯的數(shù)據(jù)寫入與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間，和/ 或，將根據(jù)讀取時(shí)延預(yù)先讀取的與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的數(shù)據(jù) 輸出給所述物理層接口模塊。
7、如權(quán)利要求l所述的接口，其特征在于，所述物理層接口模塊還與一個(gè) 高帶寬的物理層端口連接，所述高帶寬的物理層端口對(duì)應(yīng)的帶寬大于或等于N 倍的所述N個(gè)物理層端口中單個(gè)物理層端口對(duì)應(yīng)的最大帶寬；該接口進(jìn)一步包括端口模式選擇模塊，用于在高帶寬的物理層端口對(duì)應(yīng) 的高帶寬工作模式和N個(gè)物理層端口對(duì)應(yīng)的分時(shí)工作模式之間進(jìn)行選擇；所述物理層接口模塊進(jìn)一步地，在高帶寬工作模式時(shí)，連通高帶寬的物理 層端口與MAC模塊之間的數(shù)據(jù)傳輸；所述MAC模塊進(jìn)一步地，在高帶寬工作模式時(shí)，用于將物理層接口模塊 發(fā)送的來自高帶寬的物理層端口的數(shù)據(jù)利用所述一套接收組合邏輯進(jìn)行運(yùn)算 后，輸出給應(yīng)用層接口模塊，將應(yīng)用層接口模塊發(fā)送給高帶寬的物理層端口的數(shù)據(jù)利用所述一套發(fā)送組合邏輯進(jìn)行運(yùn)算后，輸出給物理層接口模塊；所述應(yīng)用層接口模塊還與一個(gè)對(duì)應(yīng)高帶寬的應(yīng)用層接口連接；在高帶寬工 作模式時(shí)，連通MAC模塊與所述對(duì)應(yīng)高帶寬的應(yīng)用層接口之間的數(shù)據(jù)傳輸。
8、 如權(quán)利要求7所述的接口，其特征在于，所述高帶寬的物理層端口與所 述N個(gè)物理層端口中的一個(gè)端口復(fù)用。
9、 如權(quán)利要求7所述的接口 ，其特征在于，所述N個(gè)物理層端口為8個(gè) 百兆位/十兆位的介質(zhì)訪問端口 ，所述高帶寬的物理層端口為千兆位的介質(zhì)訪問 端口；或者，所述N個(gè)物理層端口為8個(gè)千兆位的介質(zhì)訪問端口，所述高帶寬的 物理層端口為萬兆位的介質(zhì)訪問端口 。
10、 一種物理層接口，其特征在于，所述物理層接口分別與MAC才莫塊和N 個(gè)物理層端口連接，該物理層接口包括計(jì)數(shù)模塊，用于根據(jù)本地時(shí)鐘按照預(yù)設(shè)計(jì)數(shù)間隔進(jìn)行計(jì)數(shù)，得到計(jì)數(shù)結(jié)果； 使能信號(hào)生成模塊，用于根據(jù)所述計(jì)數(shù)結(jié)果，生成對(duì)應(yīng)物理層端口的數(shù)據(jù) 使能信號(hào)；數(shù)據(jù)傳輸模塊，用于根據(jù)所述對(duì)應(yīng)物理層端口的數(shù)據(jù)使能信號(hào)，在數(shù)據(jù)使 能信號(hào)有效的物理層端口與MAC模塊之間進(jìn)行數(shù)據(jù)傳輸。
11、 如權(quán)利要求IO所述的物理層接口，其特征在于，該物理層接口進(jìn)一步 包括循環(huán)周期計(jì)數(shù)模塊，用于對(duì)所述計(jì)數(shù)模塊計(jì)數(shù)的循環(huán)次數(shù)進(jìn)行計(jì)數(shù)，得到 循環(huán)次數(shù)；所述使能信號(hào)生成模塊，進(jìn)一步根據(jù)所述計(jì)數(shù)結(jié)果及所述循環(huán)次數(shù)，生成 對(duì)應(yīng)物理層端口的數(shù)據(jù)使能信號(hào)。
12、 如權(quán)利要求10或11所述的物理層接口，其特征在于，所述數(shù)據(jù)傳輸 模塊包括數(shù)據(jù)轉(zhuǎn)換子模塊，用于將第一數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換為第二數(shù)據(jù)寬度的數(shù)據(jù)； 將第二數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換為第 一數(shù)據(jù)寬度的數(shù)據(jù)；數(shù)據(jù)傳輸子模塊，用于接收來自數(shù)據(jù)使能信號(hào)有效的物理層端口的第一數(shù) 據(jù)寬度的數(shù)據(jù)，將所述第一數(shù)據(jù)寬度的數(shù)據(jù)發(fā)送給數(shù)據(jù)轉(zhuǎn)換子模塊，接收來自 數(shù)據(jù)轉(zhuǎn)換子模塊的第二數(shù)據(jù)寬度的數(shù)據(jù)，將所述第二數(shù)據(jù)寬度的數(shù)據(jù)發(fā)送給所述MAC模塊；接收來自所述MAC模塊的第二數(shù)據(jù)寬度的數(shù)據(jù)，將所述第二數(shù) 據(jù)寬度的數(shù)據(jù)發(fā)送給數(shù)據(jù)轉(zhuǎn)換子模塊，接收來自數(shù)據(jù)轉(zhuǎn)換子模塊的第 一數(shù)據(jù)寬 度的數(shù)據(jù)，將所述第一數(shù)據(jù)寬度的數(shù)據(jù)發(fā)送給物理層端口 ；其中，所述第二數(shù)據(jù)寬度與所述計(jì)數(shù)間隔對(duì)應(yīng)的時(shí)鐘頻率構(gòu)成的帶寬為所 述物理層端口對(duì)應(yīng)的最大帶寬。
13、 一種多端口的以太網(wǎng)接口實(shí)現(xiàn)方法，其特征在于，該方法包括 所述以太網(wǎng)接口中的物理層接口模塊以分時(shí)方式連通與所述物理層接口沖莫塊一側(cè)相連的各物理層端口和與與所述物理層接口模塊另一側(cè)相連的MAC模 塊之間的數(shù)據(jù)傳輸；所述以太網(wǎng)接口中的MAC模塊將所述物理層接口模塊發(fā)送的來自各物理 層端口的數(shù)據(jù)共用一套接收組合邏輯進(jìn)行運(yùn)算后，輸出給以太網(wǎng)接口中的應(yīng)用 層接口模塊，將所述應(yīng)用層接口模塊發(fā)送給各物理層端口的數(shù)據(jù)共用 一套發(fā)送 組合邏輯進(jìn)行運(yùn)算后，輸出給所述物理層接口模塊；所述應(yīng)用層接口模塊以分時(shí)方式連通與所述應(yīng)用層接口模塊一側(cè)相連的 MAC模塊和與所述應(yīng)用層接口模塊另 一側(cè)相連的各應(yīng)用層接口之間的數(shù)據(jù)傳 輸；其中，N為大于1的整數(shù)。
14、 如權(quán)利要求13所述的方法，其特征在于，所述物理層接口模塊以分時(shí) 方式連通各物理層端口與MAC #莫塊之間的數(shù)據(jù)傳輸包括物理層接口模塊根據(jù)本地時(shí)鐘按照預(yù)設(shè)計(jì)數(shù)間隔進(jìn)行計(jì)數(shù)，得到計(jì)數(shù)結(jié)果； 才艮據(jù)所述計(jì)數(shù)結(jié)果，生成對(duì)應(yīng)物理層端口的數(shù)據(jù)使能信號(hào)； 根據(jù)所述對(duì)應(yīng)物理層端口的數(shù)據(jù)使能信號(hào)，在數(shù)據(jù)使能信號(hào)有效的物理層 端口與MAC模塊之間進(jìn)行數(shù)據(jù)傳輸。
15、 如權(quán)利要求14所述的方法，其特征在于，所述在數(shù)據(jù)使能信號(hào)有效的物理層端口與MAC模塊之間進(jìn)行數(shù)據(jù)傳輸包括將數(shù)據(jù)使能信號(hào)有效的物理 層端口的第一數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換為第二數(shù)據(jù)寬度后發(fā)送給所述MAC模塊， 將來自所述MAC模塊的第二數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換為第一數(shù)據(jù)寬度后發(fā)送給所 述物理層端口 ；其中，所述第二數(shù)據(jù)寬度與所述計(jì)數(shù)間隔對(duì)應(yīng)的時(shí)鐘頻率構(gòu)成的帶寬為所 述物理層端口對(duì)應(yīng)的最大帶寬。
16、 如權(quán)利要求14所述的方法，其特征在于，進(jìn)一步包括將各物理層端 口對(duì)應(yīng)的數(shù)據(jù)使能信號(hào)的當(dāng)前狀態(tài)值邏輯或在一起，生成對(duì)應(yīng)物理層端口的總 的數(shù)據(jù)使能信號(hào)；所述數(shù)據(jù)使能信號(hào)有效的物理層端口為所述總的數(shù)據(jù)使能信號(hào)有效時(shí)， 與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的物理層端口 。
17、 如權(quán)利要求13所述的方法，其特征在于，所述應(yīng)用層接口模塊以分時(shí) 方式連通MAC模塊與各應(yīng)用層接口之間的數(shù)據(jù)傳輸為應(yīng)用層接口模塊根據(jù)所述物理層接口模塊的計(jì)數(shù)結(jié)果，在與所述計(jì)數(shù)結(jié)果 對(duì)應(yīng)的物理層端口的數(shù)據(jù)使能信號(hào)有效時(shí)，連通與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的應(yīng)用層 接口和所述MAC模塊之間的數(shù)據(jù)傳輸。
18、 如權(quán)利要求13所述的方法，其特征在于，所述MAC模塊包括 一套 接收組合邏輯、 一套接收移位寄存器組、 一套發(fā)送組合邏輯和一套發(fā)送移位寄 存器組；其中，每個(gè)接收移位寄存器組包括N個(gè)接收寄存器，兩個(gè)接收移位寄 存器組之間布置一個(gè)接收組合邏輯，每個(gè)發(fā)送移位寄存器組包括N個(gè)發(fā)送寄存 器，兩個(gè)發(fā)送移位寄存器組之間布置一個(gè)發(fā)送組合邏輯；該方法進(jìn)一步包括物理層接口模塊在計(jì)數(shù)結(jié)果對(duì)應(yīng)N個(gè)物理層端口中的 任意一個(gè)時(shí)，生成移位標(biāo)記信號(hào)；所述MAC模塊將物理層接口模塊發(fā)送的來自各物理層端口的數(shù)據(jù)共用一 套接收組合邏輯進(jìn)行運(yùn)算后，輸出給應(yīng)用層接口模塊包括各接收寄存器在所 述數(shù)據(jù)使能信號(hào)有效時(shí)，根據(jù)所述移位標(biāo)記信號(hào)將鎖存的數(shù)據(jù)進(jìn)行移位，其中， 輸入端與所述物理層接口模塊相連的接收寄存器將鎖存的數(shù)據(jù)移位，接收來自所述物理層接口模塊的數(shù)據(jù)并鎖存；輸出端與接收組合邏輯相連的接收寄存器將鎖存的數(shù)據(jù)送入所述接收組合邏輯，所述接收組合邏輯進(jìn)行邏輯運(yùn)算后，輸出給輸入端與所述接收組合邏輯相連的接收寄存器進(jìn)行鎖存；輸出端與所述應(yīng) 用層接口模塊相連的接收寄存器將鎖存的數(shù)據(jù)輸出給所述應(yīng)用層接口模塊；所述MAC模塊將應(yīng)用層接口模塊發(fā)送給各物理層端口的數(shù)據(jù)共用一套發(fā) 送組合邏輯進(jìn)行運(yùn)算后，輸出給物理層接口模塊包括各發(fā)送寄存器在所述數(shù) 據(jù)使能信號(hào)有效時(shí)，根據(jù)所述移位標(biāo)記信號(hào)將鎖存的數(shù)據(jù)進(jìn)行移位，其中，輸 入端與所述應(yīng)用層接口模塊相連的發(fā)送寄存器將鎖存的數(shù)據(jù)移位，接收來自所 述應(yīng)用層接口模塊的數(shù)據(jù)并鎖存；輸出端與發(fā)送組合邏輯相連的發(fā)送寄存器將 鎖存的數(shù)據(jù)送入所述發(fā)送組合邏輯，所述發(fā)送組合邏輯進(jìn)行邏輯運(yùn)算后，輸出 給輸入端與所述發(fā)送組合邏輯相連的發(fā)送寄存器進(jìn)行鎖存；輸出端與所述物理 層接口模塊相連的發(fā)送寄存器將鎖存的數(shù)據(jù)輸出給所述物理層接口模塊。
19、如權(quán)利要求13所述的方法，其特征在于，所述MAC模塊包括 一套 接收組合邏輯、 一套接收存儲(chǔ)模塊、 一套發(fā)送組合邏輯和一套發(fā)送存儲(chǔ)模塊； 其中，每個(gè)接收存儲(chǔ)模塊包括N個(gè)地址的存儲(chǔ)空間，接收存儲(chǔ)模塊的個(gè)數(shù)小于 等于接收組合邏輯與1的和，每個(gè)發(fā)送存儲(chǔ)模塊包括N個(gè)地址的存儲(chǔ)空間，發(fā) 送存儲(chǔ)模塊的個(gè)數(shù)小于等于發(fā)送組合邏輯與1的和；所述MAC模塊將物理層接口模塊發(fā)送的來自各物理層端口的數(shù)據(jù)共用一 套接收組合邏輯進(jìn)行運(yùn)算后，輸出給應(yīng)用層接口模塊包括每個(gè)接收存儲(chǔ)模塊 基于先讀取后寫入的原則，在與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的物理層端口的數(shù)據(jù)使能信 號(hào)有效時(shí)，接收來自所述物理層接口模塊的數(shù)據(jù)并寫入與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的 地址存儲(chǔ)空間，和/或，將根據(jù)讀取時(shí)延預(yù)先讀取的與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址 存儲(chǔ)空間內(nèi)的數(shù)據(jù)送入接收組合邏輯，和/或，將來自接收組合邏輯的數(shù)據(jù)寫入 與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間，和/或，將根據(jù)讀取時(shí)延預(yù)先讀取的與所 述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的數(shù)據(jù)輸出給所述應(yīng)用層接口^t塊；所述MAC模塊將應(yīng)用層接口模塊發(fā)送給各物理層端口的數(shù)據(jù)共用一套發(fā) 送組合邏輯進(jìn)行運(yùn)算后，輸出給物理層接口模塊包括每個(gè)發(fā)送存儲(chǔ)模塊基于先讀取后寫入的原則，在與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的物理層端口的數(shù)據(jù)使能信號(hào)有 效時(shí)，接收來自所述應(yīng)用層接口模塊的數(shù)據(jù)并寫入與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址 存儲(chǔ)空間，和/或，將根據(jù)讀取時(shí)延預(yù)先讀取的與所述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ) 空間內(nèi)的數(shù)據(jù)送入發(fā)送組合邏輯，和/或，將來自發(fā)送組合邏輯的數(shù)據(jù)寫入與所 述計(jì)數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間，和/或，將根據(jù)讀取時(shí)延預(yù)先讀取的與所述計(jì) 數(shù)結(jié)果對(duì)應(yīng)的地址存儲(chǔ)空間內(nèi)的數(shù)據(jù)輸出給所述物理層接口模塊。
20、 如權(quán)利要求15所述的方法，其特征在于，所述物理層接口模塊還與一個(gè)高帶寬的物理層端口連接，所述應(yīng)用層接口模塊還與 一個(gè)對(duì)應(yīng)高帶寬的應(yīng)用層接口連接；所述高帶寬的物理層端口對(duì)應(yīng)的帶寬大于等于N倍的所述N個(gè)物 理層端口中單個(gè)物理層端口對(duì)應(yīng)的最大帶寬；所述物理層接口模塊以分時(shí)方式連通各物理層端口與MAC ^^莫塊之間的數(shù) 據(jù)傳輸之前，進(jìn)一步包括在高帶寬的物理層端口對(duì)應(yīng)的高帶寬工作模式和N 個(gè)物理層端口對(duì)應(yīng)的分時(shí)工作模式之間進(jìn)行選擇，選擇結(jié)果為分時(shí)工作模式。
21、 如權(quán)利要求20所述的方法，其特征在于，該方法進(jìn)一步包括在選擇 結(jié)果為高帶寬工作模式時(shí)，物理層接口模塊連通高帶寬的物理層端口與MAC 模塊之間的數(shù)據(jù)傳輸；MAC模塊將物理層接口模塊發(fā)送的來自高帶寬的物理層 端口的數(shù)據(jù)利用所述一套接收組合邏輯進(jìn)行運(yùn)算后，輸出給應(yīng)用層接口模塊， 將應(yīng)用層接口模塊發(fā)送給高帶寬的物理層端口的數(shù)據(jù)利用所述一套發(fā)送組合邏 輯進(jìn)行運(yùn)算后，輸出給物理層接口模塊；應(yīng)用層接口模塊在MAC模塊連通所 述對(duì)應(yīng)高帶寬的應(yīng)用層接口之間的數(shù)據(jù)傳輸。
22、 如權(quán)利要求20所述的方法，其特征在于，所述高帶寬的物理層端口與 所述N個(gè)物理層端口中的 一個(gè)端口復(fù)用在一起。
23、 如權(quán)利要求20所述的方法，其特征在于，所述N個(gè)物理層端口為8 個(gè)百兆位/十兆位的介質(zhì)訪問端口 ，所述高帶寬的物理層端口為千兆位的介質(zhì)訪 問端口。
24、 如權(quán)利要求23所述的方法，其特征在于，所述根據(jù)本地時(shí)鐘按照預(yù)設(shè) 計(jì)數(shù)間隔進(jìn)行計(jì)數(shù)為根據(jù)頻率為125MHz的本地時(shí)鐘，按照12.5MHz的時(shí)鐘頻率對(duì)應(yīng)的計(jì)數(shù)間隔進(jìn)行周期循環(huán)計(jì)數(shù)，計(jì)數(shù)循環(huán)周期為10。
25、 如權(quán)利要求24所述的方法，其特征在于，該方法進(jìn)一步包括在計(jì)數(shù) 結(jié)果為與物理層端口不相對(duì)應(yīng)的計(jì)數(shù)結(jié)果時(shí)，對(duì)以太網(wǎng)接口的CPU配置部分進(jìn) 行訪問。
26、 如權(quán)利要求24所述的方法，其特征在于，所述N個(gè)物理層端口包括 串行介質(zhì)無關(guān)接口和/或源同步的串行介質(zhì)無關(guān)接口 ；所述將與所述計(jì)數(shù)結(jié)果對(duì) 應(yīng)的物理層端口的第一數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換為第二數(shù)據(jù)寬度后發(fā)送給所述 MAC模塊之前，進(jìn)一步包括利用本地的125MHz的高速時(shí)鐘采用所述物理層 端口對(duì)應(yīng)的25MHz或2.5MHz的低速時(shí)鐘，在采樣到所述低速時(shí)鐘的跳變時(shí)， 鎖定所述物理層端口的lt據(jù)；和/或，所述N個(gè)物理層端口包括獨(dú)立的介質(zhì)無關(guān)接口 ；所述將與所述計(jì)數(shù) 結(jié)果對(duì)應(yīng)的物理層端口的第一數(shù)據(jù)寬度的數(shù)據(jù)轉(zhuǎn)換為第二數(shù)據(jù)寬度后發(fā)送給所 述MAC模塊之前，進(jìn)一步包括對(duì)所述物理層端口進(jìn)行異步處理，得到同步 于本地時(shí)鐘的物理層端口的數(shù)據(jù)。
27、 如權(quán)利要求26所述的方法，其特征在于，所述第一lt據(jù)寬度為4比特； 所述第二數(shù)據(jù)寬度為8比特。
28、 如權(quán)利要求20所述的方法，其特征在于，所述N個(gè)物理層端口為8 個(gè)千兆位的介質(zhì)訪問端口 ，所述高帶寬的物理層端口為萬兆位的介質(zhì)訪問端口 。
全文摘要
本發(fā)明公開了一種多端口的以太網(wǎng)接口及其實(shí)現(xiàn)方法和物理層接口，其中，以太網(wǎng)接口包括物理層接口模塊、MAC模塊和應(yīng)用層接口模塊，其中，物理層接口模塊與MAC模塊和外部的N個(gè)物理層端口連接，用于以分時(shí)方式連通各物理層端口與MAC模塊之間的數(shù)據(jù)傳輸；MAC模塊用于將來自各物理層端口的數(shù)據(jù)共用一套接收組合邏輯進(jìn)行運(yùn)算后，輸出給應(yīng)用層接口模塊，將應(yīng)用層接口模塊發(fā)送給各物理層端口的數(shù)據(jù)共用一套發(fā)送組合邏輯進(jìn)行運(yùn)算后，輸出給物理層接口模塊；應(yīng)用層接口模塊與MAC模塊和外部N個(gè)應(yīng)用層接口連接，用于以分時(shí)方式連通MAC模塊與各應(yīng)用層接口之間的數(shù)據(jù)傳輸。本發(fā)明公開的技術(shù)方案能夠降低組合邏輯資源的浪費(fèi)。
文檔編號(hào)H04L29/10GK101404645SQ20081009612
公開日2009年4月8日 申請(qǐng)日期2008年4月29日 優(yōu)先權(quán)日2008年4月29日
發(fā)明者尚秋平, 李北建, 俊 胡 申請(qǐng)人:華為技術(shù)有限公司