專利名稱：半導(dǎo)體集成電路以及使用該半導(dǎo)體集成電路的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種從采用精密工藝的LSI內(nèi)的發(fā)送側(cè)核芯(core)向接 收側(cè)核芯、以高傳輸速率傳送數(shù)據(jù)信號(hào)的半導(dǎo)體集成電路。
背景技術(shù)：
以前，在LSI內(nèi)，在從發(fā)送側(cè)核芯(電路)向接收側(cè)核芯(電路)傳 送數(shù)據(jù)信號(hào)的情況下，利用相同的源點(diǎn)(source point),向發(fā)送側(cè)核芯和 接收側(cè)核芯雙方分配時(shí)鐘，使發(fā)送側(cè)核芯和接收側(cè)核芯的雙穩(wěn)態(tài)多諧振蕩 器(flip flop,下面稱為FF)同步動(dòng)作。在這種動(dòng)作方式下，在以數(shù)GHz 以上的高速時(shí)鐘頻率動(dòng)作的情況下，若發(fā)送側(cè)核芯的FF的延遲時(shí)間與核 芯間的布線延遲時(shí)間、接收側(cè)核芯的FF的設(shè)置(setup)時(shí)間的合計(jì)時(shí)間 為時(shí)鐘的1循環(huán)的周期以下，則存在不能正確地傳送數(shù)據(jù)信號(hào)的問題。針對(duì)該問題，存在如下半導(dǎo)體集成電路通過從發(fā)送側(cè)LSI以相同的 傳送路徑與數(shù)據(jù)同時(shí)傳輸源時(shí)鐘，并在接收側(cè)LSI利用所述源時(shí)鐘采樣數(shù) 據(jù)之后，與所述接收側(cè)LSI的時(shí)鐘同步，從而抑制傳送路徑的延遲時(shí)間差 異或時(shí)鐘脈沖相位差(cockskew)(例如參照特開2000—347993號(hào)公報(bào)， 下面將該文獻(xiàn)稱為專利文獻(xiàn)1 )。另外，作為其它實(shí)例，存在如下半導(dǎo)體集成電路(例如參照特開2001 一i95354號(hào)公報(bào)，下面將該文獻(xiàn)稱為專利文獻(xiàn)2)。該半導(dǎo)體集成電路具 有設(shè)置在發(fā)送側(cè)的大規(guī)模集成電路與接收側(cè)的大規(guī)模集成電路之間、并且 同時(shí)傳輸多個(gè)數(shù)據(jù)與時(shí)鐘用的傳送路徑。另外，具有以經(jīng)由傳送路徑傳輸 的時(shí)鐘來采樣經(jīng)由該傳送路徑傳輸?shù)臄?shù)據(jù)的采樣部件。之后，使采樣的數(shù) 據(jù)與接收側(cè)的大規(guī)模集成電路的系統(tǒng)時(shí)鐘同步。但是，在專利文獻(xiàn)l公開的現(xiàn)有技術(shù)中，在由采用精密工藝的半導(dǎo)體 集成電路高速傳送數(shù)據(jù)信號(hào)的情況下，難以確保眼圖(eyepattem)。例如，伴隨加工的細(xì)微化，晶體管的柵極長(zhǎng)度縮小，結(jié)果，塊內(nèi)的信號(hào)的布線長(zhǎng)度也變短。因此，即便塊內(nèi)的布線使用的Fine層的薄片電阻或 耦合電容變大，也可維持性能。另一方面，由于搭載于LSI內(nèi)的硬宏塊或 處理器的總數(shù)增加，所以LSI的芯片面積變得與未由精密工藝設(shè)計(jì)的現(xiàn)有 LSI的面積大致相同。結(jié)果，傳送線路的布線長(zhǎng)度也與未采用精密工藝的 大致相同，寄生的電阻或電容的值增加，眼圖變小。艮P，由于伴隨著加工的細(xì)微化，傳送線路的電阻或電容增大，所以若 以現(xiàn)有方式進(jìn)一步高速地在單芯片(one chip)的傳送線路上傳送，則不 能確保傳遞信號(hào)的眼圖。尤其是時(shí)鐘的傳輸速率通常是數(shù)據(jù)信號(hào)的傳輸速率的2倍的傳輸速 率，最大的傳輸速率會(huì)被時(shí)鐘的傳輸速率限制。另外，在專利文獻(xiàn)2公開 的技術(shù)中，必需使采樣的數(shù)據(jù)與接收側(cè)的大規(guī)模集成電路的系統(tǒng)時(shí)鐘同 步。因此，必需向接收側(cè)的大規(guī)模集成電路分配系統(tǒng)時(shí)鐘，半導(dǎo)體集成電 路的面積或功率會(huì)變大。發(fā)明內(nèi)容本發(fā)明是著眼于上述問題而作出的，其目的在于可通過與現(xiàn)有相同結(jié) 構(gòu)的傳送線路，以比以前高的傳輸速率實(shí)現(xiàn)傳送。為解決上述問題，第1發(fā)明是具備將所得到的外部數(shù)據(jù)信號(hào)進(jìn)行發(fā)送的發(fā)送電路的半導(dǎo)體集成電路，其特征在于 所述發(fā)送電路具備發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路，其以基準(zhǔn)時(shí)鐘為輸入，與所述基準(zhǔn)時(shí) 鐘同步而保持所述外部數(shù)據(jù)信號(hào)；分頻電路，其將所述基準(zhǔn)時(shí)鐘分頻至n/m倍并進(jìn)行輸出，其中m、 n 為2以上的整數(shù)且m〉n;數(shù)據(jù)信號(hào)用緩沖器電路，其傳送所述發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路保 持的數(shù)據(jù)信號(hào)；和時(shí)鐘用緩沖器電路，其傳送所述分頻電路的輸出。由此，可相對(duì)基準(zhǔn)時(shí)鐘，以n/m倍的低速頻率傳送時(shí)鐘。因此，可 通過與現(xiàn)有相同結(jié)構(gòu)的傳送線路，以比以前高的傳輸速率實(shí)現(xiàn)傳送。另外，第2發(fā)明是具備接收外部數(shù)據(jù)信號(hào)的接收電路的半導(dǎo)體集成電路，所述接收電路具備數(shù)據(jù)信號(hào)用放大電路，其將所述外部數(shù)據(jù)信號(hào)進(jìn)行放大并輸出；時(shí)鐘用放大電路，其以基準(zhǔn)時(shí)鐘為輸入，將所述基準(zhǔn)時(shí)鐘進(jìn)行放大并輸出；接收用DLL電路，其將所述時(shí)鐘用放大電路的輸出倍增至m / ii倍頻 率并進(jìn)行輸出，其中m、 n為2以上的整數(shù)且m〉n;禾口接收用雙穩(wěn)態(tài)多諧振蕩器電路，其與所述接收用DLL電路的輸出同 步而保持所述數(shù)據(jù)信號(hào)用放大電路的輸出。由此，可由接收用DLL電路將外部時(shí)鐘倍增至m/n倍頻率。因此，可通過與現(xiàn)有相同結(jié)構(gòu)的傳送線路，由比以前高的傳輸速率實(shí)現(xiàn)傳送。 另外，第3發(fā)明就第1發(fā)明的半導(dǎo)體集成電路而言，還具備 接收電路，其接收所述發(fā)送電路發(fā)送的外部數(shù)據(jù)信號(hào)； 數(shù)據(jù)信號(hào)用傳送線路；和 時(shí)鐘用傳送線路； 所述接收電路具備數(shù)據(jù)信號(hào)用放大電路，其將所述外部數(shù)據(jù)信號(hào)進(jìn)行放大并輸出； 時(shí)鐘用放大電路，其以基準(zhǔn)時(shí)鐘為輸入，將所述基準(zhǔn)時(shí)鐘進(jìn)行放大并 輸出；接收用DLL電路，其將所述時(shí)鐘用放大電路的輸出倍增至m / n倍頻 率并進(jìn)行輸出，其中m、 n為2以上的整數(shù)且m〉n;禾口接收用雙穩(wěn)態(tài)多諧振蕩器電路，其與所述接收用DLL電路的輸出同 步而保持所述數(shù)據(jù)信號(hào)用放大電路的輸出；所述數(shù)據(jù)信號(hào)用傳送線路將所述數(shù)據(jù)信號(hào)用緩沖器電路的輸出傳送 至所述數(shù)據(jù)信號(hào)用放大電路；所述時(shí)鐘用傳送線路將所述時(shí)鐘用緩沖器電路的輸出傳送至所述時(shí) 鐘用放大電路；所述數(shù)據(jù)信號(hào)用傳送線路與所述時(shí)鐘用傳送線路并行。由此，由于數(shù)據(jù)信號(hào)用傳送線路和時(shí)鐘用傳送線路并行，所以可使傳送線路的延遲時(shí)間大致相同。因此，在接收用雙穩(wěn)態(tài)多諧振蕩器中容易鎖 存電路同步的數(shù)據(jù)。另外，第4發(fā)明就第2發(fā)明及第3發(fā)明中的任一半導(dǎo)體集成電路而言，其特征在于所述接收用DLL電路具備可變延遲電路，其輸出使所述時(shí)鐘用放大電路的輸出延遲的信號(hào)；相位比較電路，其比較所述時(shí)鐘用放大電路的輸出與所述可變延遲電路的輸出的相位差；加減計(jì)數(shù)器，其根據(jù)所述相位比較電路的比較結(jié)果，調(diào)整所述可變延 遲電路的輸出信號(hào)的延遲時(shí)間；和倍增電路；所述可變延遲電路輸出與所述時(shí)鐘用放大電路的輸出同相位的信號(hào) 和相位各相差180/m [度]的2m —l個(gè)信號(hào)的合計(jì)2m個(gè)信號(hào)；所述倍增電路以所述2m個(gè)信號(hào)為基礎(chǔ)，輸出所述時(shí)鐘用放大電路的 輸出的m/n倍頻率的時(shí)鐘。由此，接收用DLL電路將傳送用時(shí)鐘倍增后，生成與基準(zhǔn)時(shí)鐘相同 頻率的時(shí)鐘。另外，第5發(fā)明是具有將所得到的外部數(shù)據(jù)信號(hào)進(jìn)行發(fā)送的發(fā)送電路、 和接收所述發(fā)送電路發(fā)送的信號(hào)的接收電路， 所述發(fā)送電路具有-分頻電路，其將基準(zhǔn)時(shí)鐘分頻至n7m倍頻率后，生成傳送用時(shí)鐘，其 中m、 n為2以上的整數(shù)且m〉n;發(fā)送用DLL電路，其以所述傳送用時(shí)鐘為輸入，輸出與所述傳送用 時(shí)鐘的頻率對(duì)應(yīng)的電源電壓和接地電壓；VCO電路，其以所述傳送用時(shí)鐘、所述電源電壓和所述接地電壓為 輸入，輸出與所述基準(zhǔn)時(shí)鐘相同頻率的第1時(shí)鐘和與所述傳送用時(shí)鐘相同 頻率的第2時(shí)鐘；發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路，其與所述第1時(shí)鐘同步而保持外部數(shù) 據(jù)信號(hào)；數(shù)據(jù)信號(hào)用緩沖器電路，其傳送所述發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路保持的數(shù)據(jù)信號(hào)；和時(shí)鐘用緩沖器電路，其傳送所述第2時(shí)鐘， 所述接收電路具有數(shù)據(jù)信號(hào)用放大電路，其放大所述數(shù)據(jù)信號(hào)用緩沖器電路傳送的數(shù)據(jù)信號(hào)；時(shí)鐘用放大電路，其放大所述時(shí)鐘用緩沖器電路傳送的第2時(shí)鐘；接收用DLL電路，其將由所述時(shí)鐘用放大電路放大后的第2時(shí)鐘倍 增至m/n倍頻率并進(jìn)行輸出；和接收用雙穩(wěn)態(tài)多諧振蕩器電路，其與所述接收用DLL電路輸出的時(shí) 鐘同步而保持所述數(shù)據(jù)信號(hào)用放大電路的輸出，所述發(fā)送用DLL電路和所述接收用DLL電路具有相同結(jié)構(gòu)的相位比 較電路、加減計(jì)數(shù)器和可變延遲電路。由此，既便基準(zhǔn)時(shí)鐘的頻率變化，接收用DLL電路仍鎖定并追蹤。


圖1是表示實(shí)施方式1的半導(dǎo)體集成電路100的結(jié)構(gòu)框圖。 圖2是表示接收用DLL電路123的結(jié)構(gòu)例的框圖。 圖3是表示實(shí)施方式2的半導(dǎo)體集成電路200的結(jié)構(gòu)框圖。 圖4是表示發(fā)送用DLL電路211及VCO電路212的結(jié)構(gòu)例的框圖。 圖5是表示實(shí)施方式3的半導(dǎo)體集成電路300的結(jié)構(gòu)框圖。 圖6是表示數(shù)據(jù)信號(hào)用緩沖器電路310的結(jié)構(gòu)例的框圖。 圖7是表示實(shí)施方式4的半導(dǎo)體集成電路400的結(jié)構(gòu)框圖。 圖8是表示數(shù)據(jù)信號(hào)用緩沖器電路410的結(jié)構(gòu)例的框圖。 圖9是表示作為具備本發(fā)明的半導(dǎo)體集成電路的通信裝置的一例的便 攜電話501的概觀圖。圖10是表示便攜電話501的結(jié)構(gòu)框圖。圖11是表示作為具備本發(fā)明的半導(dǎo)體集成電路的信息再生裝置的一 例的光盤裝置701的概觀圖。圖12是表示光盤裝置701的結(jié)構(gòu)框圖。圖13是表示作為具備本發(fā)明的半導(dǎo)體集成電路的圖像顯示裝置的一例的電視接收機(jī)901的概觀圖。圖14是表示電視接收機(jī)901的結(jié)構(gòu)框圖。圖15表示作為具備本發(fā)明的半導(dǎo)體集成電路的電子裝置的一例的數(shù) 碼攝像機(jī)1101的概觀。圖16是表示數(shù)碼攝像機(jī)1101的結(jié)構(gòu)框圖。 圖17是表示作為移動(dòng)體裝置的一例的汽車1301的概觀圖。 圖18是表示電子控制裝置1302及導(dǎo)航裝置1304的結(jié)構(gòu)框圖。 圖19是表示實(shí)施方式6的半導(dǎo)體集成電路5000的結(jié)構(gòu)框圖。 圖20是表示實(shí)施方式7的半導(dǎo)體集成電路5100的結(jié)構(gòu)框圖。 圖21是表示實(shí)施方式8的半導(dǎo)體集成電路5200的結(jié)構(gòu)框圖。
具體實(shí)施方式
下面參照

本發(fā)明的實(shí)施方式。另外，在下面的各實(shí)施方式的 說明中，就與一次說明的結(jié)構(gòu)要素具有相同功能的結(jié)構(gòu)要素而言，附以相 同的符號(hào)，省略說明?！栋l(fā)明的實(shí)施方式l》圖1是表示本發(fā)明實(shí)施方式1的半導(dǎo)體集成電路100的結(jié)構(gòu)框圖。半 導(dǎo)體集成電路100如圖1所示，具備發(fā)送電路110、接收電路120、數(shù) 據(jù)信號(hào)用傳送線路130、及時(shí)鐘用傳送線路140。發(fā)送電路110將外部數(shù)據(jù)信號(hào)DIN、和用于接收外部數(shù)據(jù)信號(hào)DIN的 時(shí)鐘傳送至接收電路120。這里，所謂外部數(shù)據(jù)信號(hào)指從發(fā)送電路110以 外的電路等發(fā)送的信號(hào)。即，外部數(shù)據(jù)信號(hào)既有從半導(dǎo)體集成電路100的 外部發(fā)送的信號(hào)，又有從半導(dǎo)體集成電路100內(nèi)部的發(fā)送電路110以外的 電路發(fā)送的信號(hào)。另夕卜，接收電路120接收發(fā)送電路110發(fā)送的外部數(shù)據(jù)信號(hào)DIN，并 作為輸出數(shù)據(jù)信號(hào)DOUT進(jìn)行輸出。后面敘述發(fā)送電路IIO、及接收電路 120各自的結(jié)構(gòu)。數(shù)據(jù)信號(hào)用傳送線路130是從發(fā)送電路110向接收電路120傳送數(shù)據(jù) 信號(hào)用的傳送線路。另外，時(shí)鐘用傳送線路140是從發(fā)送電路110向接收 電路120傳送時(shí)鐘用的傳送線路。(發(fā)送電路110的結(jié)構(gòu)) 具體地，發(fā)送電路110具備發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路111、分 頻電路112、數(shù)據(jù)信號(hào)用緩沖器電路113、及時(shí)鐘用緩沖電路114。并且，發(fā)送電路110還具備輸入外部數(shù)據(jù)信號(hào)DIN的數(shù)據(jù)信號(hào)輸入端子、和輸入 基準(zhǔn)時(shí)鐘CK的時(shí)鐘輸入端子。發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路lll以基準(zhǔn)時(shí)鐘CK作為控制信號(hào)，保 持外部數(shù)據(jù)信號(hào)DIN。分頻電路112將基準(zhǔn)時(shí)鐘CK分頻至n/m倍(m、 n為2以上的整數(shù)， m>n)后輸出。數(shù)據(jù)信號(hào)用緩沖器電路113將發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路111輸出 的數(shù)據(jù)信號(hào)輸出至數(shù)據(jù)信號(hào)用傳送線路130。時(shí)鐘用緩沖器電路114將分頻電路112輸出的時(shí)鐘輸出至?xí)r鐘用傳送 線路140。(接收電路120的結(jié)構(gòu))具體地，接收電路120具備數(shù)據(jù)信號(hào)用放大電路121、時(shí)鐘用放大 電路122、接收用DLL電路123、及接收用雙穩(wěn)態(tài)多諧振蕩器電路124。 并且，接收電路120還具備輸出輸出數(shù)據(jù)信號(hào)DOUT的數(shù)據(jù)信號(hào)輸出端子。數(shù)據(jù)信號(hào)用放大電路121放大由數(shù)據(jù)信號(hào)用傳送線路130輸入的微小 電位的數(shù)據(jù)信號(hào)。時(shí)鐘用放大電路122放大由時(shí)鐘用傳送線路140輸入的微小電位的時(shí) 鐘后，作為時(shí)鐘CKI輸出。接收用DLL電路123輸入時(shí)鐘CK I，并輸出將時(shí)鐘CK I倍增至m / n 倍頻率的時(shí)鐘CKO。圖2是表示接收用DLL電路123的結(jié)構(gòu)例的框圖。在圖2例中，接收用DLL電路123具備可變延遲電路123a、相位 比較電路123b、加減計(jì)數(shù)器123c、及倍增電路123d?？勺冄舆t電路123a輸出彼此相位不同的2m個(gè)信號(hào)。具體地，2m個(gè) 信號(hào)分別是與時(shí)鐘CKI同相的cDl，與CKI相位差為(360/2m) XI [度] 的0)2，與CKI相位差為(360/2m) X2[度]的①3，…，相位差為(360/2m) X (2m—1)[度]的①2m。相位比較電路123b比較時(shí)鐘CK I和可變延遲電路123a的輸出信號(hào)的相位差。加減計(jì)數(shù)器123C根據(jù)相位比較電路123b的比較結(jié)果，調(diào)整可變延遲電路123a的輸出信號(hào)的延遲時(shí)間。倍增電路123d以可變延遲電路123a輸出的2m個(gè)信號(hào)為基礎(chǔ)，輸出 時(shí)鐘用放大電路122輸出的時(shí)鐘的m/n倍頻率的時(shí)鐘。并且，接收用雙穩(wěn)態(tài)多諧振蕩器電路124以接收用DLL電路123輸 出的時(shí)鐘CKO作為控制信號(hào)，保持?jǐn)?shù)據(jù)信號(hào)用放大電路121輸出的數(shù)據(jù) 信號(hào)。(半導(dǎo)體集成電路100的動(dòng)作)發(fā)送電路110從數(shù)據(jù)信號(hào)輸入端子輸入外部數(shù)據(jù)信號(hào)DIN，從時(shí)鐘輸 入端子輸入?yún)⒖紩r(shí)鐘CK。發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路111以基準(zhǔn)時(shí)鐘CK (控制信號(hào))的上 升沿取入外部數(shù)據(jù)信號(hào)DIN。并且，發(fā)送用雙穩(wěn)態(tài)多諧振蕩電路lll保持 外部數(shù)據(jù)信號(hào)DIN的值，直至下一個(gè)基準(zhǔn)時(shí)鐘CK的上升沿。然后，數(shù)據(jù) 信號(hào)用緩沖器電路113將從發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路111輸出的數(shù)據(jù) 信號(hào)傳遞至數(shù)據(jù)信號(hào)用傳送線路130。另外，分頻電路112將基準(zhǔn)時(shí)鐘CK變換成n/m倍頻率，并輸出至?xí)r 鐘用緩沖器電路114。時(shí)鐘用緩沖器電路114將分頻電路112輸出的時(shí)鐘 傳遞至?xí)r鐘用傳送線路140。傳遞至數(shù)據(jù)信號(hào)用傳送線路130的數(shù)據(jù)信號(hào)取決于寄生于數(shù)據(jù)信號(hào)用 傳送線路130的電阻或電容或電感及數(shù)據(jù)信號(hào)的動(dòng)作頻率來衰減電壓振 幅，并傳遞至接收電路120 (具體為數(shù)據(jù)信號(hào)用放大電路121)。同樣，傳 遞至?xí)r鐘用傳送線路140的時(shí)鐘取決于寄生于時(shí)鐘用傳送線路140的電阻 或電容或電感及時(shí)鐘的動(dòng)作頻率來衰減電壓振幅，并傳遞至接收電路120 (具體為時(shí)鐘用放大電路122)。傳遞至接收電路120的數(shù)據(jù)信號(hào)由數(shù)據(jù)信號(hào)用放大電路121放大至最 大電壓振幅，并傳遞至接收用雙穩(wěn)態(tài)多諧振蕩器電路124。另外，傳遞至 接收電路120的時(shí)鐘由時(shí)鐘用放大電路122放大至最大電壓振幅，并傳遞 至接收用DLL電路123。然后，傳遞至接收用DLL電路123的時(shí)鐘由接 收用DLL電路123變換成m/n倍頻率，并輸出至接收用雙穩(wěn)態(tài)多諧振蕩器電路124的控制端子。接收用雙穩(wěn)態(tài)多諧振蕩器電路124與接收用DLL 電路123輸出的時(shí)鐘(CKO)伺步，保持?jǐn)?shù)據(jù)信號(hào)用放大電路121輸出的 數(shù)據(jù)信號(hào)，作為輸出數(shù)據(jù)信號(hào)DOUT輸出。如上所述，根據(jù)本實(shí)施方式，時(shí)鐘用傳送線路140傳遞的時(shí)鐘頻率為 基準(zhǔn)時(shí)鐘CK的頻率的n/m倍(m、 n為2以上的整數(shù)，m>n)。因此，可 確保眼圖的電壓振幅。另外，由接收用DLL電路123將從時(shí)鐘用傳送線 路140傳送的時(shí)鐘變換成m/n倍頻率。所以，不必向接收電路120輸入基 準(zhǔn)時(shí)鐘CK的頻率時(shí)鐘。gp，可通過與現(xiàn)有相同結(jié)構(gòu)的傳送線路，由比以 前高的傳輸速率實(shí)現(xiàn)傳送。 《發(fā)明的實(shí)施方式2》圖3是表示本發(fā)明實(shí)施方式2的半導(dǎo)體集成電路200的結(jié)構(gòu)框圖。半 導(dǎo)體集成電路200如圖3所示，具備接收電路120、數(shù)據(jù)信號(hào)用傳送線 路130、時(shí)鐘用傳送線路140、及發(fā)送電路210。發(fā)送電路210具備發(fā)送用雙穩(wěn)態(tài)諧振蕩器電路111、分頻電路112、 數(shù)據(jù)信號(hào)用緩沖器電路113、時(shí)鐘用緩沖器電路114、發(fā)送用DLL電路211、 及VCO電路212。發(fā)送用DLL電路211輸入從分頻電路112輸出的時(shí)鐘(傳送用時(shí)鐘 CKAI)。然后，生成延遲傳送用時(shí)鐘CKAI的信號(hào)的同時(shí)，輸出對(duì)應(yīng)于該 延遲量的電壓的電源電壓VDDA及接收電壓VSSA。圖4是表示發(fā)送用DLL電路211、及VCO電路212的結(jié)構(gòu)例的框圖。發(fā)送用DLL電路211具備加減計(jì)數(shù)器211a、相位比較電路211b、 及可變延遲電路211c。加減計(jì)數(shù)器211a調(diào)整可變延遲電路211c的輸出信號(hào)的延遲時(shí)間。相位比較電路211b比較傳送用時(shí)鐘CKAI與可變延遲電路211c的輸 出信號(hào)的相位差，并控制加減計(jì)數(shù)器211a?？勺冄舆t電路211c對(duì)應(yīng)于加減計(jì)數(shù)器211a的輸出，使傳送用時(shí)鐘 CKAI延遲，并輸出至相位比較電路211b，同時(shí)，將與延遲量對(duì)應(yīng)的電壓 的電源電壓VDDA及接收電壓VSSA輸出至VCO電路212。VCO電路212輸入傳送用時(shí)鐘CKA I、電源電壓VDDA、及接地電 壓VSSA。然后，將與基準(zhǔn)時(shí)鐘CK相同頻率的第l時(shí)鐘CKOl作為控制信號(hào)輸出至發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路111。并且，VCO電路212將基準(zhǔn)時(shí)鐘CK的n/m倍頻率的第2時(shí)鐘CK02輸出至?xí)r鐘用緩沖器電路114。 具體地，VCO電路212如圖4所示，具備振蕩電路212a和倍增電 路212b。振蕩電路212a輸出對(duì)應(yīng)于VDDA及VSSA電壓的頻率的、彼此相位 不同的2m個(gè)時(shí)鐘、和與傳送用時(shí)鐘CKAI同相的第2時(shí)鐘CK02。振蕩 電路212a輸出的2m個(gè)時(shí)鐘是與傳送用時(shí)鐘CKAI同相的01 ，與傳送用 時(shí)鐘CKAI相位差為(360/2m) XI [度]的0)2，與傳送用時(shí)鐘CKA I 相位差為(360/2m) X2 [度]的03,…，相位差為(360/2m) X (2m 一l)[度]的①2m。倍增電路212b使用振蕩電路212a輸出的2m個(gè)時(shí)鐘，輸出傳送用時(shí) 鐘CKA I的m/n倍頻率(即與基準(zhǔn)時(shí)鐘CK相同的頻率)的第1時(shí)鐘CKOl 。 (半導(dǎo)體集成電路200的動(dòng)作)首先，說明在穩(wěn)定狀態(tài)下的動(dòng)作。發(fā)送電路210從數(shù)據(jù)信號(hào)輸出端子輸入外部數(shù)據(jù)信號(hào)DIN，從時(shí)鐘輸 入端子輸入基準(zhǔn)時(shí)鐘CK?；鶞?zhǔn)時(shí)鐘CK傳遞至分頻電路112，分頻電路112將基準(zhǔn)時(shí)鐘CK的 n/m倍頻率的傳送用時(shí)鐘CKAI輸出至VCO電路212。 VCO電路212將 傳送用時(shí)鐘CKAI變?yōu)閙/n倍，并將與基準(zhǔn)時(shí)鐘CK相同頻率的第1時(shí)鐘 CKOl傳遞至發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路lll。并且，VCO電路212將 與傳送用時(shí)鐘CKAI相同頻率的第2時(shí)鐘CK02輸出至?xí)r鐘用緩沖器電路 114。然后，時(shí)鐘用緩沖器電路114將第2時(shí)鐘CK02傳遞至?xí)r鐘用傳送 線路140。發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路111以第1時(shí)鐘CKOl (控制信號(hào))的 上升沿取入外部數(shù)據(jù)信號(hào)DIN。并且，發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路111 保持外部數(shù)據(jù)信號(hào)DIN的值，直至第1時(shí)鐘CKOl的上升沿。從發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路111輸出的數(shù)據(jù)信號(hào)通過數(shù)據(jù)信號(hào)用 緩沖器電路113，傳遞至數(shù)據(jù)信號(hào)用傳送線路130。傳遞至數(shù)據(jù)信號(hào)用傳 送線路130的數(shù)據(jù)信號(hào)取決于寄生于數(shù)據(jù)信號(hào)用傳送線路130的電阻或電 容或電感及數(shù)據(jù)信號(hào)的動(dòng)作頻率來衰減電壓振幅，并傳遞至接收電路120。同樣，傳遞至?xí)r鐘用傳送線路140的時(shí)鐘取決于寄生于時(shí)鐘用傳送線路 140的電阻或電容或電感及時(shí)鐘的動(dòng)作頻率來衰減電壓振幅，并傳遞至接收電路120。傳遞至接收電路120的數(shù)據(jù)信號(hào)由數(shù)據(jù)信號(hào)用放大電路121放大至最 大電壓振幅，并傳遞至接收用雙穩(wěn)態(tài)多諧振蕩器電路124。另外，傳遞至 接收電路120的時(shí)鐘由時(shí)鐘用放大電路122放大至最大電壓振幅，并傳遞 至接收用DLL電路123。然后，傳遞至接收用DLL電路123的時(shí)鐘由接 收用DLL電路123變換成m/n倍頻率，輸出至接收用雙穩(wěn)態(tài)多諧振蕩器 電路124的控制端子。下面，說明基準(zhǔn)時(shí)鐘CK的頻率從fl [Hz]變化成f2 [Hz]時(shí)的動(dòng) 作。其中，設(shè)fl〉f2。頻率從fl切換至f2時(shí)，發(fā)送用DLL電路211使可變延遲電路211c 的延遲變化為(f2)/2，以便再次鎖定?？勺冄舆t電路211c與振蕩電路212a 一起共用電源電壓VDDA和接地電壓VSSA。因此，振蕩電路212a的頻 率追蹤于可變延遲電路211c的延遲變動(dòng)而變化。該變化的頻率通過時(shí)鐘 用傳送線路140，傳送至接收電路120的接收用DLL電路123。這里，接 收用DLL電路123內(nèi)的可變延遲電路123a的延遲變動(dòng)、和發(fā)送用DLL 電路211內(nèi)的可變延遲電路211c的延遲變動(dòng)相同。因此，既便基準(zhǔn)時(shí)鐘 CK的頻率變化，接收用DLL電路123仍鎖定并追蹤。艮卩，半導(dǎo)體集成電路200可使發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路111和接 收用雙穩(wěn)態(tài)多諧振蕩器電路124的時(shí)鐘頻率階段性地變化并動(dòng)作。如上所述，根據(jù)本實(shí)施方式，既便基準(zhǔn)時(shí)鐘CK的頻率產(chǎn)生切換時(shí)， 也不產(chǎn)生DLL電路再鎖定的等待時(shí)間。所以，可使輸入發(fā)送電路及接收 電路的雙穩(wěn)態(tài)多諧振蕩器電路的時(shí)鐘頻率階段性地變化，確保高傳輸速 率。另外，由于第2時(shí)鐘CK02與O1為同相的信號(hào)，所以由哪一方兼用 均可以。在兼用的情況下，假設(shè)發(fā)送用DLL電路211內(nèi)的相位比較電路 211b、加減計(jì)數(shù)器211a、及可變延遲電路211c與用于接收用DLL電路123 的電路為相同結(jié)構(gòu)。并且，可變延遲電路211c、和由振蕩電路212a形成 延遲的延遲電路為相同結(jié)構(gòu)，將該電源電壓共通化成VDDA，將接地電壓共通化成VSSA?！栋l(fā)明的實(shí)施方式3》圖5是表示本發(fā)明實(shí)施方式3的半導(dǎo)體集成電路300的結(jié)構(gòu)框圖。半 導(dǎo)體集成電路300的發(fā)送電路110的結(jié)構(gòu)與半導(dǎo)體集成電路100 (實(shí)施方 式O不同。具體地，本實(shí)施方式的發(fā)送電路110如圖5所示，具備數(shù)據(jù) 信號(hào)用緩沖器電路310替代數(shù)據(jù)信號(hào)用緩沖器電路113。數(shù)據(jù)信號(hào)用緩沖器電路310對(duì)應(yīng)于所得到的控制信號(hào)(后述的控制信 號(hào)CNT)，選擇發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路111輸出的數(shù)據(jù)信號(hào)(稱為 輸入信號(hào)INA)、及輸入信號(hào)INA的反轉(zhuǎn)信號(hào)中的任一個(gè)，輸出至數(shù)據(jù)信 號(hào)用傳送線路130。圖6是表示數(shù)據(jù)信號(hào)用緩沖器電路310的結(jié)構(gòu)例的框圖。數(shù)據(jù)信號(hào)用 緩沖器電路310具備反相器311、緩沖器電路312、及選擇器電路313。反相器311將輸入信號(hào)INA反轉(zhuǎn)后輸出至選擇器電路313。緩沖器電路312將選擇器電路313的輸出進(jìn)行放大并輸出至數(shù)據(jù)信號(hào) 用傳送線路130。選擇器電路313輸入輸入信號(hào)INA和反相器311的輸出(輸入信號(hào) INA的反轉(zhuǎn)信號(hào))，根據(jù)控制信號(hào)CNT，選擇輸入信號(hào)INA和反相器311 的輸出的任一個(gè)輸出。控制信號(hào)CNT是在一個(gè)周期(cycle)中具有H期間及L期間的控制 信號(hào)。選擇器電路313利用該控制信號(hào)CNT，來控制輸出輸入信號(hào)INA 正轉(zhuǎn)的期間和輸出反轉(zhuǎn)的期間。由此，可通過在一個(gè)周期中設(shè)置輸出輸入 信號(hào)INA正轉(zhuǎn)的期間和輸出反轉(zhuǎn)的期間，降低相同數(shù)據(jù)連續(xù)等碼間干涉的 影響。并且，可通過控制控制信號(hào)CNT的H期間及L期間，進(jìn)一步降低 碼間干涉的影響。(半導(dǎo)體集成電路300的動(dòng)作)發(fā)送電路IIO從數(shù)據(jù)信號(hào)輸入端子輸入外部數(shù)據(jù)信號(hào)DIN，從時(shí)鐘輸 入端子輸入基準(zhǔn)時(shí)鐘CK。發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路111在基準(zhǔn)時(shí)鐘 CK (控制信號(hào))的上升沿，取入外部數(shù)據(jù)信號(hào)DIN。并且，發(fā)送用雙穩(wěn) 態(tài)多諧振蕩器電路111保持外部數(shù)據(jù)信號(hào)DIN的值，直至下次基準(zhǔn)時(shí)鐘 CK的上升沿。然后，數(shù)據(jù)信號(hào)用緩沖器電路310將從發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路111輸出的數(shù)據(jù)信號(hào)傳遞至數(shù)據(jù)信號(hào)用傳送線路130。但是，在數(shù)據(jù)信號(hào)用緩沖器電路310中，根據(jù)控制信號(hào)CNT，在一個(gè)周期中設(shè)置 輸出輸入信號(hào)INA正轉(zhuǎn)的期間和輸出反轉(zhuǎn)的期間。另外，分頻電路112將基準(zhǔn)時(shí)鐘CK變換成n/m倍頻率，并輸出至?xí)r 鐘用緩沖器電路114，時(shí)鐘用緩沖器電路114將分頻電路112輸出的時(shí)鐘 傳遞至?xí)r鐘用傳送線路140。傳遞至數(shù)據(jù)信號(hào)用傳送線路130的數(shù)據(jù)信號(hào)取決于寄生于數(shù)據(jù)信號(hào)用 傳送線路130的電阻或電容或電感及數(shù)據(jù)信號(hào)的動(dòng)作頻率來衰減電壓振 幅，并傳遞至接收電路120。同樣，傳遞至?xí)r鐘用傳送線路140的時(shí)鐘取 決于寄生于時(shí)鐘用傳送線路140的電阻或電容或電感及時(shí)鐘的動(dòng)作頻率來 衰減電壓振幅，并傳遞至接收電路120。傳遞至接收電路120的數(shù)據(jù)信號(hào)由數(shù)據(jù)信號(hào)用放大電路121放大至最 大電壓振幅，并傳遞至接收用雙穩(wěn)態(tài)多諧振蕩器電路124。另外，傳遞至 接收電路120的時(shí)鐘由時(shí)鐘用放大電路122放大至最大電壓振幅，并傳遞 至接收用DLL電路123。傳遞至接收用DLL電路123的時(shí)鐘由接收用DLL 電路123變換成m/n倍頻率，并輸出至接收用雙穩(wěn)態(tài)多諧振蕩器電路124 的控制端子。如上所述，根據(jù)本實(shí)施方式，時(shí)鐘用傳送線路140傳遞的時(shí)鐘頻率為 基準(zhǔn)時(shí)鐘CK頻率的n/m倍(m、 n為2以上的整數(shù)，m>n)。因此，可確 保眼圖的電壓振幅。另外，由接收用DLL電路123將從時(shí)鐘用傳送線路140傳送的時(shí)鐘 變換成m/n倍頻率。因此，不必向接收電路120輸入基準(zhǔn)時(shí)鐘CK頻率的 時(shí)鐘。并且，由于在一個(gè)周期中設(shè)置輸出輸入信號(hào)INA正轉(zhuǎn)的期間和輸出反 轉(zhuǎn)的期間，所以可降低相同數(shù)據(jù)連續(xù)等碼間干涉的影響。另夕卜，如果控制 該控制信號(hào)CNT的H期間和L期間，可進(jìn)一步降低碼間干涉的影響。 《發(fā)明的第4實(shí)施方式》圖7是表示本發(fā)明實(shí)施方式4的半導(dǎo)體集成電路400的結(jié)構(gòu)框圖。半 導(dǎo)體集成電路400的發(fā)送電路110的結(jié)構(gòu)與半導(dǎo)體集成電路100 (實(shí)施方 式l)不同。具體地，本實(shí)施方式的發(fā)送電路IIO如圖7所示，具備數(shù)據(jù)信號(hào)用緩沖器電路410替代數(shù)據(jù)信號(hào)用緩沖器電路113。圖8是表示數(shù)據(jù)信號(hào)用緩沖器電路410的結(jié)構(gòu)例的框圖。數(shù)據(jù)信號(hào)用 緩沖器電路410具備雙穩(wěn)態(tài)多諧振蕩器電路411、 412、 413、及緩沖器 電路414、 415、 416。雙穩(wěn)態(tài)多諧振蕩器電路411輸入發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路111的 輸出(這里稱為輸入信號(hào)INB)。雙穩(wěn)態(tài)多諧振蕩器電路412從雙穩(wěn)態(tài)多 諧振蕩器電路411的正轉(zhuǎn)數(shù)據(jù)輸出輸入數(shù)據(jù)。雙穩(wěn)態(tài)多諧振蕩器電路413 從雙穩(wěn)態(tài)多諧振蕩器電路412的正轉(zhuǎn)數(shù)據(jù)輸出，輸入數(shù)據(jù)。然后，雙穩(wěn)態(tài) 多諧振蕩器電路411、雙穩(wěn)態(tài)多諧振蕩器電路412、及雙穩(wěn)態(tài)多諧振蕩器 電路413均以基準(zhǔn)時(shí)鐘CK作為控制信號(hào)，保持輸入的數(shù)據(jù)信號(hào)。緩沖器電路414、 415、 416構(gòu)成3TAP預(yù)校電路。緩沖器電路414從 雙穩(wěn)態(tài)多諧振蕩器電路411的正轉(zhuǎn)數(shù)據(jù)輸出輸入數(shù)據(jù)。緩沖器電路415從 雙穩(wěn)態(tài)多諧振蕩器電路412的反轉(zhuǎn)數(shù)據(jù)輸出輸入數(shù)據(jù)。緩沖器電路416從 雙穩(wěn)態(tài)多諧振蕩器電路413的反轉(zhuǎn)數(shù)據(jù)輸出輸入數(shù)據(jù)。另外，緩沖器電路 414、緩沖器電路415、緩沖器電路416的輸出短路，緩沖器電路414的驅(qū) 動(dòng)能力比緩沖器電路415、緩沖器電路416的驅(qū)動(dòng)能力大。 (半導(dǎo)體集成電路400的動(dòng)作)半導(dǎo)體集成電路400也與半導(dǎo)體集成電路100 (實(shí)施方式1)相同， 分別經(jīng)數(shù)據(jù)信號(hào)用傳送線路130、時(shí)鐘用傳送線路140從發(fā)送電路110向 接收電路120傳送數(shù)據(jù)信號(hào)、和基準(zhǔn)時(shí)鐘CK頻率的n/m倍頻率的時(shí)鐘。 所以，在半導(dǎo)體集成電路400中也可得到與半導(dǎo)體集成電路IOO相同的效 果。并且，在數(shù)據(jù)信號(hào)用緩沖器電路410中，由于使用3TAP預(yù)校電路， 所以可降低滯后(水^卜力一乂；l)碼間干涉的影響。 《發(fā)明的實(shí)施方式5》 在實(shí)施方式5中，說明上述半導(dǎo)體集成電路(實(shí)施方式1 4的任一 半導(dǎo)體集成電路即可)的應(yīng)用例。 (應(yīng)用例1)圖9是表示作為具備本發(fā)明的半導(dǎo)體集成電路的通信裝置的一例的便 攜電話501的概觀圖。另外，圖10是表示便攜電話501的結(jié)構(gòu)框圖。便攜電話501如圖IO所示，具備基帶LSI502、應(yīng)用LSI503、天線 504、高頻收發(fā)接口部505、外部輸入接口部506、功能部507、存儲(chǔ)器508、 LSI509、及存儲(chǔ)器510?；鶐SI502是該通信裝置(便攜電話501)中基本的結(jié)構(gòu)要素電路塊。 具體地，基帶LSI502具備發(fā)送電路502a、接收電路502b、功能塊502c、 發(fā)送電路502d、及接收電路502e。發(fā)送電路502a及發(fā)送電路502d是實(shí) 施方式1 4中說明的發(fā)送電路。另外，接收電路502b及接收電路502e 是實(shí)施方式1 4中說明的接收電路。S卩，該基帶LSI502是具有本發(fā)明的 半導(dǎo)體集成電路的半導(dǎo)體集成電路。而且，該發(fā)送電路502a從該基帶 LSI502的外部接收信號(hào)。并且，接收電路502b從發(fā)送電路502a接收數(shù)據(jù)。 功能塊502c從接收電路502b接收數(shù)據(jù)。發(fā)送電路502d從功能塊502c接 收數(shù)據(jù)。接收電路502e從發(fā)送電路502d接收數(shù)據(jù)。應(yīng)用LSI503具有該通信裝置中應(yīng)用的結(jié)構(gòu)要素電路塊。具體地，應(yīng) 用LSI503具備發(fā)送電路503a、接收電路503b、功能塊503c、發(fā)送電路 503d、及接收電路503e。發(fā)送電路503a及發(fā)送電路503d是實(shí)施方式l 4中說明的發(fā)送電路。另外，接收電路503b及接收電路503e是實(shí)施方式 1 4中說明的接收電路。即，該應(yīng)用LSI503是具有本發(fā)明的半導(dǎo)體集成 電路的半導(dǎo)體集成電路。而且，發(fā)送電路503a從該應(yīng)用LSI503的外部接 收信號(hào)。接收電路503b從發(fā)送電路503a接收數(shù)據(jù)。功能塊503c從接收 電路503b接收數(shù)據(jù)。發(fā)送電路503d從功能塊503c接收數(shù)據(jù)。并且，接 收電路503e從發(fā)送電路503d接收數(shù)據(jù)。高頻收發(fā)接口部505對(duì)基帶LSI502進(jìn)行的無線信號(hào)的發(fā)送及接收進(jìn) 行中繼。另外，外部輸入接口部506對(duì)基帶LSI502及應(yīng)用LSI503進(jìn)行的 有線信號(hào)的發(fā)送及接收進(jìn)行中繼。另外，功能部507具備話筒、揚(yáng)聲器、鍵盤、顯示器、攝像機(jī)、存 儲(chǔ)卡，進(jìn)行經(jīng)話筒的聲音信號(hào)的輸入、經(jīng)揚(yáng)聲器的聲音信號(hào)的輸出、經(jīng)鍵 盤的來自用戶的各種指示等的受理、至顯示器的數(shù)據(jù)顯示、與攝像機(jī)或存 儲(chǔ)卡等的數(shù)據(jù)輸入輸出等。存儲(chǔ)器508、存儲(chǔ)器510分別是基帶LSI502、 應(yīng)用LSI503使用的存儲(chǔ)器。并且，LSI509例如是進(jìn)行基帶LSI502或應(yīng)用 LSI503的輸出處理等的LSI。根據(jù)上述結(jié)構(gòu)，在該便攜電話501 (通信裝置)中，可在基帶LSI502 及應(yīng)用LSI503中，高速執(zhí)行與這些LSI外部和內(nèi)部的功能塊的通信、及 各個(gè)LSI內(nèi)的功能塊間的通信。另外，既便是便攜電話501具備的半導(dǎo)體集成電路、即基帶LSI502 及應(yīng)用LSI503以外的半導(dǎo)體集成電路，也可通過將該半導(dǎo)體集成電路具 備的邏輯電路作為本發(fā)明的半導(dǎo)體集成電路，得到與所述相同的效果。另外，圖10示出的便攜電話501將本發(fā)明與通信裝置的關(guān)系作為一 例示出。所以，便攜電話501內(nèi)的功能不限于此，如果系統(tǒng)上沒有問題， 也可進(jìn)行功能的追加及結(jié)構(gòu)的變更。另外，包含于各LSI的功能只要可集 成化，可自由變更。另外，具備本發(fā)明的半導(dǎo)體集成電路的通信裝置不限定于便攜電話，除此以外，例如，包含通信系統(tǒng)中的發(fā)射機(jī)接收機(jī)或進(jìn)行數(shù)據(jù)傳送的調(diào)制 解調(diào)器裝置等。g卩，不問有線無線或光通信電通信的區(qū)別，并且，不問數(shù) 字方式模擬方式的區(qū)別，就所有通信裝置而言，可利用本發(fā)明高速執(zhí)行 LSI外部和內(nèi)部功能塊的通信、及各個(gè)LSI內(nèi)的功能塊間的通信。 (應(yīng)用例2)圖11是表示作為具備本發(fā)明的半導(dǎo)體集成電路的信息再生裝置的一 例的光盤裝置701的概觀圖。另外，圖12是表示光盤裝置701的結(jié)構(gòu)框 圖。光盤裝置701如圖12所示，具備媒體信號(hào)處理LSI702、糾錯(cuò)伺服 處理LSI703、天線704、調(diào)諧器部705、外部輸入接口部706、功能部707、 存儲(chǔ)器708、 LSI709、光拾取器部710、記錄介質(zhì)711、馬達(dá)部712、及存 儲(chǔ)器713。媒體信號(hào)處理LSI702具有該光盤裝置701中媒體信號(hào)處理的基本結(jié) 構(gòu)要素電路塊，處理從記錄介質(zhì)711讀取的信號(hào)。該媒體信號(hào)處理LSI702 是具有本發(fā)明的半導(dǎo)體集成電路的半導(dǎo)體集成電路。具體地，該媒體信號(hào) 處理LSI702具備發(fā)送電路702a、接收電路702b、功能塊702c、發(fā)送電 路702d、接收電路702e。發(fā)送電路702a及發(fā)送電路702d是實(shí)施方式l 4中說明的發(fā)送電路。另外，接收電路702b及接收電路702e是實(shí)施方式 1 4中說明的接收電路。g口，該媒體信號(hào)處理LSI702是具有本發(fā)明的半導(dǎo)體集成電路的半導(dǎo)體集成電路。而且，發(fā)送電路702a從該媒體信號(hào)處 理LSI702的外部接收信號(hào)。接收電路702b從發(fā)送電路702a接收數(shù)據(jù)。 功能塊702c從接收電路702b接收數(shù)據(jù)。發(fā)送電路702d從功能塊702c接 收數(shù)據(jù)。并且，接收電路702e從發(fā)送電路702d接收數(shù)據(jù)。糾錯(cuò)伺服處理LSI703具有執(zhí)行該光盤裝置701中的糾錯(cuò)伺服處理的 電路塊，進(jìn)行從光盤讀取的信號(hào)的糾錯(cuò)或光拾取器的伺服控制。該糾錯(cuò)伺 服處理LSI703也是具有本發(fā)明的半導(dǎo)體集成電路的半導(dǎo)體集成電路。具 體地，該糾錯(cuò)伺服處理LSI703具備發(fā)送電路703a、接收電路703b、功 能塊703c、發(fā)送電路703d、及接收電路703e。發(fā)送電路703a及發(fā)送電路 703d是實(shí)施方式l 4中說明的發(fā)送電路。并且，接收電路703b及接收電 路703e是實(shí)施方式l 4中說明的接收電路。即，該糾錯(cuò)伺服處理LSI703 是具有本發(fā)明的半導(dǎo)體集成電路的半導(dǎo)體集成電路。而且，發(fā)送電路703a 從該糾錯(cuò)伺服處理LSI703的外部接收信號(hào)。接收電路703b從發(fā)送電路 703a接收數(shù)據(jù)。功能塊703c從接收電路703b接收數(shù)據(jù)。發(fā)送電路703d 從功能塊703c接收數(shù)據(jù)。接收電路703e從發(fā)送電路703d接收數(shù)據(jù)。調(diào)諧器部705經(jīng)天線704接收例如電視播放等。另外，外部輸入接口 部706對(duì)功能部707和媒體信號(hào)處理LSI702間的通信、及功能部707和 糾錯(cuò)伺服處理LSI703間的通信進(jìn)行中繼。另外，功能部707具備視頻輸入部、視頻輸出部、聲音輸入部、聲 音輸出部、顯示器、存儲(chǔ)卡、紅外線感光部、按鈕，進(jìn)行電視信號(hào)或聲音 信號(hào)的輸入輸出、至顯示器的數(shù)據(jù)顯示、與存儲(chǔ)卡的數(shù)據(jù)輸入輸出、經(jīng)紅 外線感光部或按鈕的來自用戶的各種指示或信息的受理。存儲(chǔ)器708、存 儲(chǔ)器713分別是媒體信號(hào)處理LSI702、糾錯(cuò)伺服處理LSI703使用的存儲(chǔ) 器。另外，LSI709是進(jìn)行例如媒體信號(hào)處理LSI702或糾錯(cuò)伺服處理LSI703 的輸出處理等的LSI。另外，記錄介質(zhì)711是例如DVD(Digital Versatile Disc)或CD(Compact Disc)等光學(xué)記錄介質(zhì)。馬達(dá)部712旋轉(zhuǎn)驅(qū)動(dòng)記錄介質(zhì)711。光拾取器部 710讀取記錄于記錄介質(zhì)711的信息。根據(jù)上述結(jié)構(gòu)，在該光盤裝置701 (信息再生裝置)中，可在媒體信 號(hào)處理LSI702或糾錯(cuò)伺服處理LSI703中高速執(zhí)行與這些LSI外部與內(nèi)部的功能塊的通信、及各個(gè)LSI內(nèi)的功能塊間的通信。另外，圖12將本發(fā)明與光盤裝置的關(guān)系作為一例示出。所以，光盤 裝置701內(nèi)的功能不限于此，如果系統(tǒng)上沒問題，也可進(jìn)行功能的追加及結(jié)構(gòu)的變更。另外，包含于各LSI的功能只要可集成化，可自由變更。另外，具備本發(fā)明的半導(dǎo)體集成電路的信息再生裝置不應(yīng)限定于光盤 裝置。除此以外，例如包含內(nèi)置有磁盤的圖像錄制再生裝置或?qū)雽?dǎo)體存 儲(chǔ)器作為媒體的信息記錄再生裝置等。即，不問記錄信息的媒體的區(qū)別， 就所有信息再生裝置(也可包含信息記錄功能)而言，利用本發(fā)明可高速執(zhí)行與LSI外部和內(nèi)部的功能塊的通信、及各個(gè)LSI內(nèi)的功能塊間的通信。 (應(yīng)用例3)圖13是表示作為具備本發(fā)明的半導(dǎo)體集成電路的圖像顯示裝置的一 例的電視接收機(jī)901的概觀圖。另外，圖14是表示電視接收機(jī)901的結(jié)構(gòu)框圖。電視接收機(jī)901如圖14所示，具備圖像聲音處理LSI902、顯示器、 音源控制LSI903、衛(wèi)星天線904a、地面波天線904b、纜線904c、網(wǎng)絡(luò)接 口部905、外部輸入接口部906、功能部卯7、存儲(chǔ)器908、 LSI909、及存 儲(chǔ)器910。圖像聲音處理LSI902具有進(jìn)行圖像聲音處理的結(jié)構(gòu)要素的電路塊， 處理圖像信號(hào)或聲音信號(hào)。具體地，圖像聲音處理LSI902具備發(fā)送電 路902a、接收電路902b、功能塊902c、發(fā)送電路902d、及接收電路902e。 發(fā)送電路902a及發(fā)送電路902d是實(shí)施方式1 4中說明的發(fā)送電路。另 外，接收電路902b及接收電路902e是實(shí)施方式1 4中說明的接收電路。 而且，發(fā)送電路902a從該圖像聲音處理LSI902的外部接收信號(hào)。接收電 路902b從發(fā)送電路902a接收數(shù)據(jù)。功能塊902c從接收電路902b接收數(shù) 據(jù)。發(fā)送電路902d從功能塊902c接收數(shù)據(jù)。接收電路902e從發(fā)送電路 902d接收數(shù)據(jù)。顯示器音源控制LSI903具有進(jìn)行顯示器或音源控制的結(jié)構(gòu)要素的電 路塊，控制顯示畫面或揚(yáng)聲器等裝置。具體地，顯示器音源控制LSI903 具備發(fā)送電路903a、接收電路903b、功能塊903c、發(fā)送電路903d、及 接收電路卯3e。發(fā)送電路903a及發(fā)送電路903d是實(shí)施方式1 4中說明的發(fā)送電路。另外，接收電路903b及接收電路903e是實(shí)施方式1 4中 說明的接收電路。即，該顯示器音源控制LSI903是具有本發(fā)明的半導(dǎo)體 集成電路的半導(dǎo)體集成電路。而且，發(fā)送電路903a從該顯示器音源控制 LSI903的外部接收信號(hào)。接收電路卯3b從發(fā)送電路903a接收數(shù)據(jù)。功能 塊903c從接收電路903b接收數(shù)據(jù)。發(fā)送電路903d從功能塊接收數(shù)據(jù)。 并且，接收電路903e從發(fā)送電路903d接收數(shù)據(jù)。網(wǎng)絡(luò)接口部905將經(jīng)衛(wèi)星天線904a、地面波天線904b、或纜線卯4c 輸入的圖像信號(hào)或聲音信號(hào)輸出至圖像'聲音處理LSI902。另外，外部輸 入接口部906對(duì)功能部907和圖像聲音處理LSI902間的通信、及功能部 卯7和顯示器音源控制LSI903間的通信進(jìn)行中繼。另外，功能部907具備視頻輸入部、視頻輸出部、聲音輸入部、聲 音輸出部、顯示器、存儲(chǔ)卡、紅外線感光部、按鈕、和揚(yáng)聲器，進(jìn)行視頻 信號(hào)或聲音信號(hào)的輸入輸出、至顯示器的數(shù)據(jù)顯示、與存儲(chǔ)卡的數(shù)據(jù)輸入 輸出、經(jīng)紅外線感光部或按鈕的來自用戶的各種指示或信息的受理、經(jīng)揚(yáng) 聲器的聲音信號(hào)的再生。另外，存儲(chǔ)器卯8及存儲(chǔ)器910分別是圖像聲音 處理LSI902、顯示器音源控制LSI903使用的存儲(chǔ)器。另外，LSI909是執(zhí) 行例如圖像聲音處理LSI902或顯示器音源控制LSI903的輸出處理等的 LSI。根據(jù)上述結(jié)構(gòu)，在該電視接收機(jī)901 (圖像顯示裝置)中，可在圖像 聲音處理LSI902及顯示器音源控制LSI903中高速執(zhí)行與這些LSI外部和 內(nèi)部的功能塊的通信、及各個(gè)LSI內(nèi)的功能塊間的通信。另外，圖14將本發(fā)明與圖像顯示裝置的關(guān)系作為一例示出。所以， 電視接收機(jī)901內(nèi)的功能不限于此，如果系統(tǒng)上沒問題，也可進(jìn)行功能的 追加及結(jié)構(gòu)的變更。另外，包含于各LSI的功能只要可集成化，也可自由 變更。另外，具備本發(fā)明的半導(dǎo)體集成電路的圖像顯示裝置不限定于電視接 收機(jī)。除此以外，例如也包含顯示通過電信線路配信的流數(shù)據(jù)的裝置。艮P， 不問信息傳送方法的區(qū)別，就所有圖像顯示裝置而言，可利用本發(fā)明高速 執(zhí)行與LSI外部和內(nèi)部的功能塊的通信、及各個(gè)LSI內(nèi)的功能塊間的通信。 (應(yīng)用例4)圖15表示作為具備本發(fā)明的半導(dǎo)體集成電路的電子裝置的一例的數(shù) 碼攝像機(jī)1101的概觀。另外，圖16是表示數(shù)碼攝像機(jī)1101的結(jié)構(gòu)框圖。數(shù)碼攝像機(jī)1101如圖16所示，具備信號(hào)處理LSI1102、 CCD1104、 CCD接口部1105、外部輸入接口部1106、功能部1107、存儲(chǔ)器1108、 LSI1109、及存儲(chǔ)卡1110。信號(hào)處理LSI1102是具有本發(fā)明的半導(dǎo)體集成電路的半導(dǎo)體集成電 路。具體地，信號(hào)處理LSI1102具備發(fā)送電路1102a、接收電路1102b、 功能塊1102c、發(fā)送電路1102d、及接收電路1102e。發(fā)送電路1102a及發(fā) 送電路1102d是實(shí)施方式l 4中說明的發(fā)送電路。另外，接收電路1102b 及接收電路1102e是實(shí)施方式1 4中說明的接收電路。而且，發(fā)送電路 1102a從該信號(hào)處理LSI1102的LSI外部接收信號(hào)。接收電路1102b從發(fā) 送電路1102a接收數(shù)據(jù)。功能塊1102c從接收電路1102b接收數(shù)據(jù)。發(fā)送 電路1102d從功能塊1102c接收數(shù)據(jù)。并且，接收電路1102e從發(fā)送電路 1102d接收數(shù)據(jù)。CCD 1104 (CCD: Charge Coupled Devices)將通過透鏡(未圖示)成 像的被攝體作為圖像信號(hào)輸出。另外，也可采用其他種類的攝像元件替代 該CCD1104。 CCD接口部1105進(jìn)行CCD1104和信號(hào)處理LSI1102間的 信號(hào)的交換中介。另外，外部輸入接口部1106中介功能部1107和信號(hào)處 理LSI1102部的通信。另外，功能部1107具備視頻輸入部、視頻輸出部、聲音輸入部、 聲音輸出部、顯示器、紅外線感光部、按鈕，進(jìn)行視頻信號(hào)或聲音信號(hào)的 輸入輸出、至顯示器的數(shù)據(jù)顯示、經(jīng)紅外線感光部或按鈕的來自用戶的各 種指示或信息的受理。存儲(chǔ)器1108是信號(hào)處理LSI1102使用的存儲(chǔ)器。 LSI1109例如是進(jìn)行信號(hào)處理LSI1102的輸出處理等的LSI。存儲(chǔ)卡1110 是可拆卸的記錄介質(zhì)，例如存儲(chǔ)聲音信號(hào)或攝像的圖像信號(hào)。根據(jù)上述結(jié)構(gòu)，在該數(shù)碼攝像機(jī)1101 (電子裝置)中，可在信號(hào)處理 LSI1102中高速執(zhí)行與這些LSI外部和內(nèi)部的功能塊的通信、及各個(gè)LSI 內(nèi)的功能塊間的通信。另外，圖16將本發(fā)明與電子裝置的關(guān)系作為一例示出。所以數(shù)碼攝 像機(jī)1101內(nèi)的功能不限于此，如果系統(tǒng)上沒問題，也可進(jìn)行功能的追加及結(jié)構(gòu)的變更。另外，包含于各LSI的功能只要可集成化，也可自由變更。 另外，具備本發(fā)明的半導(dǎo)體集成電路的電子裝置不應(yīng)限定于數(shù)碼攝像 機(jī)。除此以外，例如包含各種傳感器設(shè)備或電子計(jì)算機(jī)等、凡是具備半導(dǎo) 體集成電路的全部裝置。而且，可利用本發(fā)明，在全部電子裝置中高速執(zhí)行與LSI外部和內(nèi)部的功能塊的通信、及各個(gè)LSI內(nèi)的功能塊間的通信。 (應(yīng)用例5)圖17是表示作為移動(dòng)體裝置的一例的汽車1301的概觀圖。該汽車 1301具備電子控制裝置1302、及導(dǎo)航裝置1304。電子控制裝置1302 及導(dǎo)航裝置1304分別具備具備本發(fā)明的半導(dǎo)體集成電路的發(fā)動(dòng)機(jī)變速 器控制LSI1303、和導(dǎo)航用LSI1305。另外，圖18是表示電子控制裝置1302 及導(dǎo)航裝置1304的結(jié)構(gòu)框圖。電子控制裝置1302如圖18所示，具備發(fā)動(dòng)機(jī)變速器控制LSI1303、 加速裝置部傳感器1306a、制動(dòng)器部傳感器1306b、傳動(dòng)裝置(gear)部傳 感器1306c、接口部1307、存儲(chǔ)器1310、及LSI1311，控制汽車1301的 發(fā)動(dòng)機(jī)1301及變速器1313。發(fā)動(dòng)機(jī)變速器控制LSI1303具有執(zhí)行該裝置中的發(fā)動(dòng)機(jī)變速器控制的 結(jié)構(gòu)要素的電路塊。具體地，該發(fā)動(dòng)機(jī)變速器控制LSI1303具備發(fā)送 電路1303a、接收電路1303b、功能塊1303c、發(fā)送電路1303d、及接收電 路1303e。發(fā)送電路1303a及發(fā)送電路1303d是實(shí)施方式1 4中說明的發(fā) 送電路。另外，接收電路1303b及接收電路1303e是實(shí)施方式1 4中說 明的接收電路。即，該基帶LSI1502是具有本發(fā)明的半導(dǎo)體集成電路的半 導(dǎo)體集成電路。而且，發(fā)送電路1303a從該發(fā)動(dòng)機(jī)變速器控制LSI1303的 外部接收信號(hào)。接收電路1303b從發(fā)送電路B03a接收數(shù)據(jù)。功能塊1303c 從接收電路1303b接收數(shù)據(jù)。發(fā)送電路1303d從功能塊1303c接收數(shù)據(jù)。 并且，接收電路1303e從發(fā)送電路1303d接收數(shù)據(jù)。接口部1307對(duì)發(fā)動(dòng)機(jī)變速器控制LSI1303分別與加速裝置部傳感器 1306a、制動(dòng)器部傳感器1306b及傳動(dòng)裝置部傳感器1306c的數(shù)據(jù)的輸入 輸出進(jìn)行中繼。另外，存儲(chǔ)器1310是發(fā)動(dòng)機(jī)變速器控制LSI1303使用的 存儲(chǔ)器。LSI1311例如是進(jìn)行發(fā)動(dòng)機(jī)變速器控制LSI1303的輸出處理等的 LSI。另外，導(dǎo)航裝置1304如圖18所示，具備導(dǎo)航用LSI1305、導(dǎo)航接口部1308、功能部1309、存儲(chǔ)器1314、及LSI1315。導(dǎo)航用LSI1305具有進(jìn)行該裝置中導(dǎo)航處理的電路塊。具體地，該導(dǎo) 航用LSI1305具備發(fā)送電路1305a、接收電路1305b、功能塊1305c、發(fā) 送電路1305d、及接收電路1305e。發(fā)送電路1305a及發(fā)送電路1305d是 實(shí)施方式1 4中說明的發(fā)送電路。另外，接收電路1305b及接收電路1305e 是實(shí)施方式1 4中說明的接收電路。即，該導(dǎo)航用LSI1305是具有本發(fā) 明的半導(dǎo)體集成電路的半導(dǎo)體集成電路。而且，發(fā)送電路1305a從該導(dǎo)航 用LSI1305的外部接收信號(hào)。接收電路1305b從發(fā)送電路1305a接收數(shù)據(jù)。 功能塊1305c從接收電路1305b接收數(shù)據(jù)。發(fā)送電路1305d從功能塊1305c 接收數(shù)據(jù)。接收電路1305e從發(fā)送電路1305d接收數(shù)據(jù)。導(dǎo)航接口部1308對(duì)功能部1309與導(dǎo)航用LSI1305間的信號(hào)的交換進(jìn) 行中繼。另外，功能部1309具備TV天線、無線電天線、GPS天線、顯 示器、存儲(chǔ)卡、紅外線感光部、按鈕、聲音輸出部、側(cè)制動(dòng)器部傳感器， 進(jìn)行電視播放、射電播放、GPS信號(hào)(GPS: Global Positioning System) 的接收、至顯示器的數(shù)據(jù)顯示、與存儲(chǔ)卡的數(shù)據(jù)輸入輸出、經(jīng)紅外線感光 部或按鈕的來自用戶的各種指示或信息的受理、聲音信號(hào)的輸出、側(cè)制動(dòng) 器的狀態(tài)檢測(cè)等。另外，存儲(chǔ)器1314是導(dǎo)航用LSI1305使用的存儲(chǔ)器。 LSI1315例如是進(jìn)行導(dǎo)航用LSI1305的輸出處理等的LSI。根據(jù)上述結(jié)構(gòu)，可在發(fā)動(dòng)機(jī) 變速器控制LSI1303及導(dǎo)航用LSI1305 中高速執(zhí)行與這些LSI外部和內(nèi)部的功能塊的通信、及各個(gè)LSI內(nèi)的功能 塊間的通信。另外，圖18將本發(fā)明與電子控制裝置及具備該電子控制裝置的移動(dòng) 體裝置的關(guān)系作為一例示出。汽車1301、電子控制裝置1302、及導(dǎo)航裝 置1304的功能不限于此，如果系統(tǒng)上沒問題，也可進(jìn)行功能的追加及結(jié) 構(gòu)的變更。另外，包含于各LSI的功能只要可集成化，也可自由變更。另外，具備本發(fā)明的半導(dǎo)體集成電路的電子控制裝置不應(yīng)限定于控制 所述發(fā)動(dòng)機(jī)或變速器的裝置。除此以外，例如包含馬達(dá)控制裝置等、凡是 具備半導(dǎo)體集成電路、控制動(dòng)力源的全部裝置。而且，就該電子控制裝置而言，可利用本發(fā)明得到高速執(zhí)行與LSI外部和內(nèi)部的功能塊的通信、及各個(gè)LSI內(nèi)的功能塊間的通信的效果。另外，具備本發(fā)明的半導(dǎo)體集成電路的移動(dòng)體裝置不限定于汽車。除 此以外，例如包含列車或飛機(jī)等、凡是具備控制作為動(dòng)力源的發(fā)動(dòng)機(jī)或馬 達(dá)等的電子控制裝置的全部裝置。而且，就該移動(dòng)體裝置而言，可利用本 發(fā)明得到高速執(zhí)行與LSI外部和內(nèi)部的功能塊的通信、及各個(gè)LSI內(nèi)的功能塊間的通信的效果。《發(fā)明的實(shí)施方式6》圖19是表示本發(fā)明實(shí)施方式6的半導(dǎo)體集成電路5000的結(jié)構(gòu)框圖。 半導(dǎo)體集成電路5000如圖19所示，具備發(fā)送電路110、 2個(gè)接收電路 120、數(shù)據(jù)信號(hào)用傳送線路130、及時(shí)鐘用傳送線路140。 g卩，本實(shí)施方式 的半導(dǎo)體集成電路5000構(gòu)成為在本發(fā)明實(shí)施方式l的半導(dǎo)體集成電路100 的結(jié)構(gòu)中，具備2個(gè)接收電路。另外，圖19或以下的說明中，為了區(qū)別2 個(gè)接收電路120，像接收電路120—1、 120—2—樣附加分支符號(hào)。既便在本實(shí)施方式中，輸入到發(fā)送電路110的外部數(shù)據(jù)信號(hào)DIN也指 從發(fā)送電路110以外的電路等發(fā)送的信號(hào)。即，外部數(shù)據(jù)信號(hào)DIN既有從 半導(dǎo)體集成電路5000外部發(fā)送的信號(hào)，又有從半導(dǎo)體集成電路5000內(nèi)部 的發(fā)送電路110以外的電路發(fā)送的信號(hào)。另外，本實(shí)施方式的接收電路120 — 1、 120—2經(jīng)數(shù)據(jù)信號(hào)用傳送線 路130及時(shí)鐘用傳送線路140而與發(fā)送電路110連接，分別接收發(fā)送電路 IIO傳送的外部數(shù)據(jù)信號(hào)DIN，對(duì)輸出數(shù)據(jù)信號(hào)進(jìn)行輸出。這里，將接收 電路120—1輸出的輸出數(shù)據(jù)信號(hào)稱為輸出數(shù)據(jù)信號(hào)DOUTA，將接收電路 120 — 2輸出的輸出數(shù)據(jù)信號(hào)稱為輸出數(shù)據(jù)信號(hào)DOUTB。通過這樣的結(jié)構(gòu)，可利用1個(gè)發(fā)送電路將數(shù)據(jù)發(fā)送至物理地分離的多 個(gè)接收電路。并且，由于可將布線區(qū)域或發(fā)送電路區(qū)域共有化，所以可削 減芯片面積。另外，在本實(shí)施方式中，按2個(gè)接收電路來說明，但既便在接收電路 的個(gè)數(shù)為2個(gè)以上時(shí)，也可得到同樣的效果。 《發(fā)明的實(shí)施方式7》圖20是表示本發(fā)明實(shí)施方式7的半導(dǎo)體集成電路5100的結(jié)構(gòu)框圖。 半導(dǎo)體集成電路5100如圖20所示，具備2個(gè)發(fā)送電路110、接收電路120、數(shù)據(jù)信號(hào)用傳送線路130、及時(shí)鐘用傳送線路140。詳細(xì)地，本實(shí)施 方式的半導(dǎo)體集成電路5100是在本發(fā)明實(shí)施方式1的半導(dǎo)體集成電路100 的結(jié)構(gòu)中，將發(fā)送電路110設(shè)為2個(gè)，且在各發(fā)送電路110的一部分加入 變更。另外，在圖20或以下的說明中，為了區(qū)別2個(gè)發(fā)送電路110，像送電路iio—i、 no—2—樣附加分支符號(hào)。每個(gè)發(fā)送電路IIO對(duì)數(shù)據(jù)信號(hào)用緩沖器電路113增加變更。具體地， 向這些數(shù)據(jù)信號(hào)用緩沖器電路113追加三態(tài)緩沖器功能，對(duì)應(yīng)于輸入的控 制信號(hào)，控制輸出的通斷。這里，將分別向發(fā)送電路110 — 1、 110—2輸 入的控制信號(hào)分別稱為控制信號(hào)ENA、控制信號(hào)ENB。另外，將分別輸 入發(fā)送電路110—1、 110—2的時(shí)鐘信號(hào)分別稱為時(shí)鐘信號(hào)CKA、時(shí)鐘信 號(hào)CKB。另外，在本實(shí)施方式中，輸入每個(gè)發(fā)送電路110的外部數(shù)據(jù)信號(hào)指從 發(fā)送電路110以外的電路等發(fā)送的信號(hào)。即，外部數(shù)據(jù)信號(hào)既有從半導(dǎo)體 集成電路5000外部發(fā)送的信號(hào)，又有從半導(dǎo)體集成電路5000內(nèi)部的發(fā)送 電路110以外的電路發(fā)送的信號(hào)。這里，將分別向發(fā)送電路110—1、 110 一2輸入的外部數(shù)據(jù)信號(hào)分別稱為外部數(shù)據(jù)信號(hào)DINA、外部數(shù)據(jù)信號(hào) DINB。接收電路120經(jīng)數(shù)據(jù)信號(hào)用傳送線路130及時(shí)鐘用傳送線路140而與 發(fā)送電路llO—l、 110—2連接。而且，接收電路120接收發(fā)送電路110 —1傳送的外部數(shù)據(jù)信號(hào)DINA、或發(fā)送電路110—2傳送的外部數(shù)據(jù)信號(hào) DINB，并作為輸出數(shù)據(jù)信號(hào)DOUT輸出。接收電路120接收發(fā)送電路llO—l的數(shù)據(jù)、或接收發(fā)送電路110—2 的數(shù)據(jù)由輸入發(fā)送電路110—1的數(shù)據(jù)信號(hào)用緩沖器電路113的控制信號(hào) ENA、及輸入發(fā)送電路110—2的控制信號(hào)ENB來控制。這些控制信號(hào)ENA及控制信號(hào)ENB會(huì)構(gòu)成某一方為ON，未引起總 線沖突，對(duì)將控制信號(hào)ENA及控制信號(hào)ENB之一設(shè)為ON的調(diào)停方法考 慮具有固定的優(yōu)先級(jí)級(jí)的情況、或利用循環(huán)調(diào)度方式?jīng)Q定優(yōu)先級(jí)、或動(dòng)態(tài) 地決定優(yōu)先級(jí)等各種方法。并且，對(duì)將控制信號(hào)ENA及控制信號(hào)ENB之 一設(shè)為ON的調(diào)停方法也可是根據(jù)時(shí)鐘信號(hào)CKA及時(shí)鐘信號(hào)CKB的信號(hào) 狀態(tài)形成的方法。根據(jù)該結(jié)構(gòu)，可從物理地分離的多個(gè)發(fā)送電路將數(shù)據(jù)發(fā)送至1個(gè)接收 電路。并且，由于可共享布線區(qū)域或發(fā)送電路區(qū)域，所以可削減芯片面積。另外，在本發(fā)明實(shí)施方式7中，按2個(gè)發(fā)送電路來說明，但既便放送 電路的個(gè)數(shù)為2個(gè)以上時(shí)，也可得到同樣的效果?！栋l(fā)明的實(shí)施方式8》圖21是表示本發(fā)明實(shí)施方式8的半導(dǎo)體集成電路5200的結(jié)構(gòu)框圖。 該半導(dǎo)體集成電路5200是對(duì)實(shí)施方式7的半導(dǎo)體集成電路5100再追加1 個(gè)接收電路120。 g卩，半導(dǎo)體集成電路5200如圖21所示，分別具備2個(gè) 發(fā)送電路IIO及接收電路120，經(jīng)數(shù)據(jù)信號(hào)用傳送線路130、及時(shí)鐘用傳 送線路140將其連接。另外，在本實(shí)施方式中，多個(gè)結(jié)構(gòu)要素附加分支符 號(hào)來識(shí)別。另外，將接收電路120—1、 120—2各自輸出的輸出數(shù)據(jù)信號(hào) 分別稱為輸出數(shù)據(jù)信號(hào)DOUTA、輸出數(shù)據(jù)信號(hào)DOUTB。根據(jù)該結(jié)構(gòu)，接收電路120 — 1、 120—2分別對(duì)應(yīng)于控制信號(hào)ENA、 控制信號(hào)ENB，接收發(fā)送電路llO—l及發(fā)送電路110—2任一方傳送的外 部數(shù)據(jù)信號(hào)。即，可根據(jù)本實(shí)施方式，從物理地分離的多個(gè)發(fā)送電路將數(shù) 據(jù)發(fā)送至物理地分離的多個(gè)接收電路。并且，由于可將布線區(qū)域或發(fā)送電 路區(qū)域共有化，所以可削減芯片面積。另外，在本實(shí)施方式中，按2個(gè)接收電路及發(fā)送電路來說明，但既便 接收電路及發(fā)送電路的個(gè)數(shù)為2個(gè)以上時(shí)，也可得到同樣的效果。 《其他實(shí)施方式》另外，在上述各實(shí)施方式中，期望使數(shù)據(jù)信號(hào)用傳送線路130和時(shí)鐘 用傳送線路140并行。通過使其并行，可使延遲時(shí)間大致相同，結(jié)果，在 接收用雙穩(wěn)態(tài)多諧振蕩器電路中容易鎖存同步的數(shù)據(jù)。另外，在上述各實(shí)施方式中，記載了單獨(dú)構(gòu)成放大電路的實(shí)例，但也 可如讀出放大器(sense amplifier)型雙穩(wěn)態(tài)多諧振蕩器一樣構(gòu)成為雙穩(wěn)態(tài) 多諧振蕩器電路的一部分。另外，在上述各實(shí)施方式中，說明了以雙穩(wěn)態(tài)多諧振蕩器的上升沿更 新值的實(shí)例，但也可構(gòu)成為以下降沿更新值的雙穩(wěn)態(tài)多諧振蕩器或以上升 沿和下降沿兩個(gè)沿更新值的雙穩(wěn)態(tài)多諧振蕩器。另外，在實(shí)施方式4中，記述了3TAP預(yù)校(preemphasis)電路的實(shí)例，但TAP數(shù)量可對(duì)應(yīng)于傳送速度來增減。如上所述，本發(fā)明的半導(dǎo)體集成電路具有如下效果利用與現(xiàn)有相同 結(jié)構(gòu)的傳送線路，由比以往高的傳輸速率實(shí)現(xiàn)傳送，用作從采用精密工藝 的LSI內(nèi)的發(fā)送側(cè)的核芯向接收側(cè)的核芯以高傳輸速率傳送數(shù)據(jù)信號(hào)的半 導(dǎo)體集成電路等。
權(quán)利要求
1、一種半導(dǎo)體集成電路，其具備將所得到的外部數(shù)據(jù)信號(hào)進(jìn)行發(fā)送的發(fā)送電路，所述發(fā)送電路具備發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路，其以基準(zhǔn)時(shí)鐘為輸入，與所述基準(zhǔn)時(shí)鐘同步而保持所述外部數(shù)據(jù)信號(hào)；分頻電路，其將所述基準(zhǔn)時(shí)鐘分頻至n/m倍并進(jìn)行輸出，其中m、n為2以上的整數(shù)且m＞n；數(shù)據(jù)信號(hào)用緩沖器電路，其傳送所述發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路保持的數(shù)據(jù)信號(hào)；和時(shí)鐘用緩沖器電路，其傳送所述分頻電路的輸出。
2、 一種半導(dǎo)體集成電路，其具備用于接收外部數(shù)據(jù)信號(hào)的接收電路， 所述接收電路具備數(shù)據(jù)信號(hào)用放大電路，其將所述外部數(shù)據(jù)信號(hào)進(jìn)行放大并輸出； 時(shí)鐘用放大電路，其以基準(zhǔn)時(shí)鐘為輸入，將所述基準(zhǔn)時(shí)鐘進(jìn)行放大并 輸出；接收用DLL電路，其將所述時(shí)鐘用放大電路的輸出倍增至m / n倍頻 率并進(jìn)行輸出，其中m、 n為2以上的整數(shù)且m〉n;禾口接收用雙穩(wěn)態(tài)多諧振蕩器電路，其與所述接收用DLL電路的輸出同 步而保持所述數(shù)據(jù)信號(hào)用放大電路的輸出。
3、 根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，還具備 接收電路，其接收所述發(fā)送電路發(fā)送的外部數(shù)據(jù)信號(hào)； 數(shù)據(jù)信號(hào)用傳送線路；和時(shí)鐘用傳送線路； 所述接收電路具備數(shù)據(jù)信號(hào)用放大電路，其將所述外部數(shù)據(jù)信號(hào)進(jìn)行放大并輸出； 時(shí)鐘用放大電路，其以基準(zhǔn)時(shí)鐘為輸入，將所述基準(zhǔn)時(shí)鐘進(jìn)行放大并 輸出；接收用DLL電路，其將所述時(shí)鐘用放大電路的輸出倍增至m / n倍頻率并進(jìn)行輸出，其中m、 n為2以上的整數(shù)且m〉n;禾口接收用雙穩(wěn)態(tài)多諧振蕩器電路，其與所述接收用DLL電路的輸出同 步而保持所述數(shù)據(jù)信號(hào)用放大電路的輸出；所述數(shù)據(jù)信號(hào)用傳送線路將所述數(shù)據(jù)信號(hào)用緩沖器電路的輸出傳送 至所述數(shù)據(jù)信號(hào)用放大電路；所述時(shí)鐘用傳送線路將所述時(shí)鐘用緩沖器電路的輸出傳送至所述時(shí) 鐘用放大電路；所述數(shù)據(jù)信號(hào)用傳送線路與所述時(shí)鐘用傳送線路并行。
4、 根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路，其特征在于 所述接收用DLL電路具備可變延遲電路，其輸出使所述時(shí)鐘用放大電路的輸出延遲的信號(hào)；相位比較電路，其比較所述時(shí)鐘用放大電路的輸出與所述可變延遲電 路的輸出的相位差；加減計(jì)數(shù)器，其根據(jù)所述相位比較電路的比較結(jié)果，調(diào)整所述可變延 遲電路的輸出信號(hào)的延遲時(shí)間；和倍增電路；所述可變延遲電路輸出與所述時(shí)鐘用放大電路的輸出同相位的信號(hào) 和相位各相差180/m [度]的2m — l個(gè)信號(hào)的合計(jì)2m個(gè)信號(hào)；所述倍增電路以所述2m個(gè)信號(hào)為基礎(chǔ)，輸出所述時(shí)鐘用放大電路的 輸出的m/n倍頻率的時(shí)鐘。
5、 根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路，其特征在于 所述接收用DLL電路具備可變延遲電路，其輸出使所述時(shí)鐘用放大電路的輸出延遲的信號(hào)；相位比較電路，其比較所述時(shí)鐘用放大電路的輸出與所述可變延遲電 路的輸出的相位差；加減計(jì)數(shù)器，其根據(jù)所述相位比較電路的比較結(jié)果，調(diào)整所述可變延 遲電路的輸出信號(hào)的延遲時(shí)間；和倍增電路；所述可變延遲電路輸出與所述時(shí)鐘用放大電路的輸出同相位的信號(hào) 和相位各相差180/m [度]的2m — l個(gè)信號(hào)的合計(jì)2m個(gè)信號(hào)；所述倍增電路以所述2m個(gè)信號(hào)為基礎(chǔ)，輸出所述時(shí)鐘用放大電路輸 出的m/n倍頻率的時(shí)鐘。
6、 一種半導(dǎo)體集成電路，其具有將所得到的外部數(shù)據(jù)信號(hào)進(jìn)行發(fā)送 的發(fā)送電路、和接收所述發(fā)送電路發(fā)送的信號(hào)的接收電路，所述發(fā)送電路具有分頻電路，其將基準(zhǔn)時(shí)鐘分頻至n/m倍頻率后，生成傳送用時(shí)鐘，其 中m、 n為2以上的整數(shù)且m〉n;發(fā)送用DLL電路，其以所述傳送用時(shí)鐘為輸入，輸出與所述傳送用 時(shí)鐘的頻率對(duì)應(yīng)的電源電壓和接地電壓；VCO電路，其以所述傳送用時(shí)鐘、所述電源電壓和所述接地電壓為 輸入，輸出與所述基準(zhǔn)時(shí)鐘相同頻率的第1時(shí)鐘和與所述傳送用時(shí)鐘相同 頻率的第2時(shí)鐘；發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路，其與所述第1時(shí)鐘同步而保持外部數(shù) 據(jù)信號(hào)；數(shù)據(jù)信號(hào)用緩沖器電路，其傳送所述發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路保 持的數(shù)據(jù)信號(hào)；和時(shí)鐘用緩沖器電路，其傳送所述第2時(shí)鐘， 所述接收電路具有數(shù)據(jù)信號(hào)用放大電路，其放大所述數(shù)據(jù)信號(hào)用緩沖器電路傳送的數(shù)據(jù) 信號(hào)；時(shí)鐘用放大電路，其放大所述時(shí)鐘用緩沖器電路傳送的第2時(shí)鐘； 接收用DLL電路，其將由所述時(shí)鐘用放大電路放大后的第2時(shí)鐘倍 增至m/n倍頻率并進(jìn)行輸出；和接收用雙穩(wěn)態(tài)多諧振蕩器電路，其與所述接收用DLL電路輸出的時(shí) 鐘同步而保持所述數(shù)據(jù)信號(hào)用放大電路的輸出，所述發(fā)送用DLL電路和所述接收用DLL電路具有相同結(jié)構(gòu)的相位比 較電路、加減計(jì)數(shù)器和可變延遲電路。
7、 一種通信裝置，具備-根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路； 高頻收發(fā)接口部；和外部輸入接口部；所述半導(dǎo)體集成電路，與所述高頻收發(fā)接口部及所述外部輸入接口部 中的至少一個(gè)進(jìn)行信號(hào)的發(fā)送或接收。
8、 一種信息再生裝置，具備 根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路； 調(diào)諧器部；和外部輸入接口部；所述半導(dǎo)體集成電路，與所述調(diào)諧器部或所述外部輸入接口部中的至 少一個(gè)進(jìn)行信號(hào)的發(fā)送或接收。
9、 一種圖像顯示裝置，具備 根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路； 網(wǎng)絡(luò)接口部；和 外部輸入接口部；所述半導(dǎo)體集成電路，與所述網(wǎng)絡(luò)接口部及所述外部輸入接口部中的 至少一個(gè)進(jìn)行信號(hào)的發(fā)送或接收。
10、 —種電子裝置，具備 根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路； CCD接口部；禾口外部輸入接口部；所述半導(dǎo)體集成電路，與所述CCD接口部及所述外部輸入接口部中 的至少一個(gè)進(jìn)行信號(hào)的發(fā)送或接收。
11、 一種電子控制裝置，具備 根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路；和 導(dǎo)航接口部，所述半導(dǎo)體集成電路，與所述導(dǎo)航接口部進(jìn)行信號(hào)的發(fā)送或接收。
12、 一種移動(dòng)體裝置，具備根據(jù)權(quán)利要求ll所述的電子控制裝置。
全文摘要
本發(fā)明提供一種半導(dǎo)體集成電路以及使用該半導(dǎo)體集成電路的裝置。在具備發(fā)送所得到的外部數(shù)據(jù)信號(hào)DIN的發(fā)送電路的半導(dǎo)體集成電路中，如下構(gòu)成發(fā)送電路。即，在發(fā)送電路中設(shè)置輸入基準(zhǔn)時(shí)鐘CK，并與基準(zhǔn)時(shí)鐘CK同步，保持外部數(shù)據(jù)信號(hào)DIN的發(fā)送用雙穩(wěn)態(tài)多諧振蕩器電路；將基準(zhǔn)時(shí)鐘CK分頻至n/m倍(m、n為2以上的整數(shù)且n＞m)后輸出的分頻電路；傳送發(fā)送用雙穩(wěn)態(tài)多諧振蕩器保持的數(shù)據(jù)信號(hào)的數(shù)據(jù)信號(hào)用緩沖器電路；和傳送分頻電路的輸出的時(shí)鐘用緩沖器電路。
文檔編號(hào)H04L7/00GK101404571SQ20081016895
公開日2009年4月8日 申請(qǐng)日期2008年9月26日 優(yōu)先權(quán)日2007年10月2日
發(fā)明者和田享, 炭田昌哉 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社