專利名稱：一種實現(xiàn)ieee1588協(xié)議中邊界時鐘的方法和系統(tǒng)的制作方法
技術(shù)領域：
本發(fā)明屬于網(wǎng)絡同步時鐘領域，尤其涉及一種實現(xiàn)IEEE1588協(xié)議中邊界時 鐘的方法及系統(tǒng)。
背景技術(shù)：
以太網(wǎng)由于其開放性好、應用廣泛以及價格低廉等特點，已有進一步應用 到工業(yè)現(xiàn)場的趨勢。而廣泛應用于工業(yè)現(xiàn)場的關(guān)鍵障礙之一便是有些工業(yè)現(xiàn)場 對時鐘同步的要求極高。IEEE1588協(xié)議是以太網(wǎng)中一種較為精確的時鐘同步解 決方案，其基本功能是使分布式網(wǎng)絡內(nèi)的其他時鐘與最精確時鐘保持同步。 IEEE1588協(xié)議中定義了 一種精確時間協(xié)議(Precision Time Protocol,以下簡稱 PTP),用于對標準以太網(wǎng)或其他采用多播技術(shù)的分布式總線系統(tǒng)中的傳感器、 執(zhí)行器以及其他終端設備中的時鐘進行亞微秒級同步。
普通時鐘是一種PTP實體。在網(wǎng)絡中，普通時鐘可以作為主時鐘(master clock )或從時鐘(slave clock )。當作為主時鐘時，其PTP端口處于主狀態(tài)(master )， 作為從時鐘時其PTP端口處于從狀態(tài)(slave )。為了保證PTP協(xié)議時間同步的 精度，主時鐘和從時鐘之間傳遞消息時的延時要對等。但是，在實際的網(wǎng)絡中， 當主時鐘和從時鐘之間有交換機或者路由器時，PTP協(xié)議消息的延時就會發(fā)生 很大的變化。因此，為了更好保證PTP協(xié)議時間同步的精度，就有必要逐跳支 持PTP協(xié)議，也就是說要使整個時鐘鏈路的每個物理連接體的兩端， 一端是PTP 協(xié)議的主時鐘，另一端是從時鐘。邊界時鐘作為時鐘傳輸標準，可以用來實現(xiàn) 上述逐跳支持PTP協(xié)議，以精準地實現(xiàn)整個網(wǎng)絡的時間同步。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足之處，提供一種實現(xiàn)IEEE1588協(xié)議
中邊界時鐘的方法及系統(tǒng)，使整個時鐘鏈路逐跳支持PTP協(xié)議。
本發(fā)明是這樣實現(xiàn)的， 一種實現(xiàn)IEEE1588協(xié)議中邊界時鐘的系統(tǒng)，所述系
統(tǒng)包括順序處理數(shù)據(jù)報文的
數(shù)據(jù)接收模塊，用于接收上一級同步網(wǎng)絡發(fā)來的數(shù)據(jù)報文； 接收數(shù)據(jù)處理模塊，用于解析出所述數(shù)據(jù)接收模塊接收的數(shù)據(jù)報文中的時
間信息，并恢復出上一級同步網(wǎng)絡的同步時鐘；
發(fā)送數(shù)據(jù)處理模塊，把所述同步時鐘按照PTP協(xié)議格式封裝到數(shù)據(jù)包中； 數(shù)據(jù)發(fā)送模塊，用于發(fā)送所述發(fā)送數(shù)據(jù)處理模塊封裝的數(shù)據(jù)包至下一級同
步網(wǎng)絡。
本發(fā)明的另一目的在于提供一種實現(xiàn)IEEE1588協(xié)議中邊界時鐘的方法，所
述方法包括下列步驟
步驟一，解析來自上一級同步網(wǎng)絡的數(shù)據(jù)報文，獲得同步時鐘；
步驟二，把所述同步時鐘按照PTP協(xié)議格式封裝到發(fā)給下一級同步網(wǎng)絡的
數(shù)據(jù)包中。
本發(fā)明的有益效果在于,通過順次連接的用于接收上一級同步網(wǎng)絡發(fā)來的數(shù) 據(jù)報文的數(shù)據(jù)接收模塊；用于解析出所述數(shù)據(jù)接收模塊接收的數(shù)據(jù)報文中的時 間信息，并恢復出上一級同步網(wǎng)絡的同步時鐘的接收數(shù)據(jù)處理模塊；把所述同 步時鐘按照PTP協(xié)議格式封裝到數(shù)據(jù)包中的發(fā)送數(shù)據(jù)處理模塊；用于發(fā)送所述 發(fā)送數(shù)據(jù)處理模塊封裝的數(shù)據(jù)包至下一級同步網(wǎng)絡的數(shù)據(jù)發(fā)送模塊。從而具體 實現(xiàn)了 IEEE1588協(xié)議中的邊界時鐘。


圖1是本發(fā)明實施例在同步網(wǎng)絡中實現(xiàn)邊界時鐘的組網(wǎng)方式示意圖2是本發(fā)明實施例在數(shù)據(jù)接收和發(fā)送過程中實現(xiàn)邊界時鐘的結(jié)構(gòu)框圖； 圖3是本發(fā)明實施例實現(xiàn)邊界時鐘的系統(tǒng)結(jié)構(gòu)示意圖； 圖4是本發(fā)明實施例的實現(xiàn)邊界時鐘的方法流程圖。
具體實施例方式
為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實 施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅 僅用以解釋本發(fā)明，并不用于限定本發(fā)明。
在本發(fā)明實施例中，物理連接體接收端接收上一級同步網(wǎng)中送來的數(shù)據(jù)包， 然后解析出時間信息，并同步上一級同步網(wǎng)絡得到同步時鐘；在數(shù)據(jù)發(fā)送端參 考上述同步時鐘，發(fā)出含有時間信息的數(shù)據(jù)包，供下一級網(wǎng)絡與該物理連接體 同步。從而在物理連接體上實現(xiàn)邊界時鐘。
圖1是本發(fā)明實施例在同步網(wǎng)絡中實現(xiàn)邊界時鐘的組網(wǎng)方式示意圖，圖中 示出了一種應用邊界時鐘的同步網(wǎng)絡的網(wǎng)絡結(jié)構(gòu)。第一級主時鐘同步于全球定 位系統(tǒng)，北斗系統(tǒng)或其他高精度的時鐘源；各級邊界時鐘則起到橋梁和紐帶的 作用，將主時鐘的時間逐級同步到從時鐘，從而實現(xiàn)全網(wǎng)時間同步。作為邊界 時鐘，至少有兩個端口， 一個端口用來同步上一級的主時鐘， 一個端口用來供 下一級從時鐘同步，同時邊界時鐘又不限于兩個端口，它可以包含多個數(shù)據(jù)發(fā) 送和接收端口，同時連接多個同步網(wǎng)絡。這樣，通過邊界時鐘來逐跳支持 IEEE1588協(xié)議，可以將第一級的主時鐘的時間精確地同步到每個從時鐘，以供終端設備使用。
圖2是本發(fā)明實施例在數(shù)據(jù)接收和發(fā)送過程中實現(xiàn)邊界時鐘的結(jié)構(gòu)框圖， 圖中示出了本發(fā)明實施例提供的實現(xiàn)邊界時鐘的系統(tǒng)結(jié)構(gòu)。該系統(tǒng)結(jié)構(gòu)可以集 成到路由器、交換機等同步網(wǎng)絡中的物理連接體內(nèi)。為了便于描述，這里只示 出了與本發(fā)明相關(guān)的部分。
實現(xiàn)邊界時鐘的系統(tǒng)包括依次連接的用于接收上一級同步網(wǎng)絡發(fā)來的數(shù) 據(jù)報文的數(shù)據(jù)接收模塊201 、用于解析出所述數(shù)據(jù)接收模塊201接收的數(shù)據(jù)報文 中的時間信息，并恢復出上一級同步網(wǎng)絡的同步時鐘的接收數(shù)據(jù)處理模塊202、 把所述同步時鐘按照PTP協(xié)議格式封裝到數(shù)據(jù)包中的發(fā)送數(shù)據(jù)處理模塊203， 和用于發(fā)送所述發(fā)送數(shù)據(jù)處理模塊203封裝的數(shù)據(jù)包至下一級同步網(wǎng)絡的數(shù)據(jù) 發(fā)送模塊204。上述依次連接的模塊形成了數(shù)據(jù)通道，物理連接體通過該數(shù)據(jù)通 道可以與上一級同步網(wǎng)絡進行時鐘同步，獲得同步時鐘，然后根據(jù)同步時鐘與 下一級同步網(wǎng)絡進行通信，使下一級同步網(wǎng)絡與該同步時鐘同步。
實現(xiàn)邊界時鐘的系統(tǒng)還包括相互連接的用于將上一級同步網(wǎng)絡的同步時 鐘分發(fā)到系統(tǒng)內(nèi)的發(fā)送數(shù)據(jù)處理模塊的時鐘分發(fā)模塊210、用于識別出負責數(shù)據(jù) 接收的數(shù)據(jù)接收處理單板的槽位和負責數(shù)據(jù)發(fā)送的數(shù)據(jù)發(fā)送處理單板的槽位并 計算出需要補償槽位時延的值的槽位識別模塊220,和用于根據(jù)模塊延時及槽位 時延的值對參考同步時鐘進行補償?shù)臅r延補償模塊230。上述相互連接的模塊形 成了系統(tǒng)內(nèi)部時間通道，對系統(tǒng)內(nèi)部的同步時鐘進行優(yōu)化。
圖2還示出了實現(xiàn)邊界時鐘的系統(tǒng)在工作時進行時鐘同步的流程。上一級 的同步網(wǎng)絡發(fā)出的以太網(wǎng)數(shù)據(jù)包中，含有時間信息，數(shù)據(jù)接收模塊201收到這 個數(shù)據(jù)包后，上送給接收數(shù)據(jù)處理模塊202。接收數(shù)據(jù)處理模塊202解析數(shù)據(jù)包， 并與上一級同步網(wǎng)絡進行時間同步，得到同步時鐘。然后，發(fā)送數(shù)據(jù)處理模塊203和數(shù)據(jù)發(fā)送模塊204參考該同步時鐘同步下一級同步網(wǎng)絡。
時鐘分發(fā)模塊210將接收數(shù)據(jù)處理模塊202同步出的同步時鐘，以時鐘總 線形式分發(fā)給系統(tǒng)中的發(fā)送數(shù)據(jù)處理模塊203和數(shù)據(jù)發(fā)送模塊204參考使用。 為了實現(xiàn)高精度的時間同步，要對接收數(shù)據(jù)處理模塊202到發(fā)送數(shù)據(jù)處理模塊 203這段物理路徑上產(chǎn)生的參考時鐘時延進行補償。下述是參考時鐘時延進行補 償?shù)墓ぷ鬟^程。
在實際的電路中，每個模塊都在系統(tǒng)背板中的一個位置。槽位識別模塊230 首先識別出接收數(shù)據(jù)處理模塊202和發(fā)送數(shù)據(jù)處理模塊203所在單板對應在系 統(tǒng)背板中的槽位。在本發(fā)明實施例中，識別槽位的具體方式以圖3所簡單示出 的各模塊對應單板在實際電路的系統(tǒng)背板中的位置的識別為例。系統(tǒng)背板330 在每個槽位用5根槽位標示信號線以不同的電平連接區(qū)別不同的槽位，接收數(shù) 據(jù)處理模塊所在的接收數(shù)據(jù)處理單板320和發(fā)送數(shù)據(jù)處理模塊所在的發(fā)送數(shù)據(jù) 處理單板310插入系統(tǒng)背板330后，槽位識別模塊230就會讀取這5根信號的 電平值，從而知道發(fā)送數(shù)據(jù)處理單板310所在的槽位，同理，也可以知道接收 數(shù)據(jù)處理單板320的槽位。這樣再根據(jù)實際測量的參考數(shù)據(jù)，計算出參考時鐘 物理路徑上產(chǎn)生的時延:假設接收數(shù)據(jù)處理模塊202到系統(tǒng)背板330的延時為a， 系統(tǒng)背板330上每兩個槽位之間的延時為b，接收數(shù)據(jù)處理單板320所在槽位為 M，發(fā)送數(shù)據(jù)處理單板310所在槽位為N，系統(tǒng)背板330到發(fā)送數(shù)據(jù)處理模塊 203的延時為c，時延補償模塊320可以計算出這段延時為a+|M-N|*b+c。然后 時延補償模塊220再對這段延時進行補償，時延補償模塊220實現(xiàn)的機制是 把所要補償?shù)膮⒖纪綍r鐘信號進行延時，延時量等于同步時鐘信號的周期與 所要補償?shù)闹抵?，這樣相當于把參考同步時鐘的相位提前，實現(xiàn)了對物理鏈 路延時的彌補，從而使發(fā)送數(shù)據(jù)處理模塊203的同步時鐘更加精確。最后，時延補償模塊220把補償后的同步時鐘參考信號發(fā)送給發(fā)送數(shù)據(jù)處
理模塊203，發(fā)送數(shù)據(jù)處理模塊203按照PTP協(xié)議，通過數(shù)據(jù)發(fā)送模塊204發(fā)送數(shù)據(jù)到以太網(wǎng)網(wǎng)絡，同步下一級同步網(wǎng)絡。
需要說明的是圖3中發(fā)送數(shù)據(jù)處理單板310, 311, 312和接收數(shù)據(jù)處理單板320在硬件上是一模一樣的，兩者可以靈活配置成接收數(shù)據(jù)處理單板或發(fā)送數(shù)據(jù)處理單板，從而在系統(tǒng)中配合完成邊界時鐘的功能。還有一點需要強調(diào)，系統(tǒng)中可以靈活配置多個接收數(shù)據(jù)處理單板，用來同步上一級網(wǎng)絡，也可以配置多個發(fā)送數(shù)據(jù)處理單板，供下一級網(wǎng)絡同步，但在同一時刻，只能有一塊接收數(shù)據(jù)處理單板恢復的時鐘有效，其他發(fā)送數(shù)據(jù)處理單板都參考這個時鐘而工作。
圖4示出了本發(fā)明實施例提供的實現(xiàn)邊界時鐘的方法流程。在實際網(wǎng)絡的物理連接體內(nèi)，集成的功能模塊包括有用于解析來自上一級同步網(wǎng)絡的數(shù)據(jù)報文，獲得同步時鐘的接收數(shù)據(jù)處理模塊、用于把所述同步時鐘按照PTP協(xié)議格式封裝到發(fā)給下一級同步網(wǎng)絡的數(shù)據(jù)包中的發(fā)送數(shù)據(jù)處理模塊、將同步時鐘分發(fā)到發(fā)送數(shù)據(jù)處理模塊的時鐘分發(fā)模塊以及補償內(nèi)部傳輸使同步時鐘延時的時延補償模塊。
在步驟S401中，解析來自上一級同步網(wǎng)絡的數(shù)據(jù)報文，獲得同步時鐘；具體方式如上所述。
在步驟S402中，分發(fā)同步時鐘到發(fā)送數(shù)據(jù)處理模塊，及對同步時鐘補償內(nèi)部電路傳輸造成的時延；
時鐘分發(fā)模塊分發(fā)同步時鐘到物理連接體內(nèi)的所有發(fā)送數(shù)據(jù)處理模塊，可以使整個物理連接體內(nèi)的時鐘都同步于上一級同步網(wǎng)絡。補償內(nèi)部時延，對物理連接體內(nèi)的電路造成同步時鐘的延時進行補償，也就是根據(jù)接收來自上一級同步網(wǎng)絡的數(shù)據(jù)報文和發(fā)送數(shù)據(jù)包給下 一級同步網(wǎng)絡之間的時延值補償同步時鐘，這樣可以使同步時鐘更加精確。具體過程如上所述。
在步驟S403中，把所述同步時鐘按照PTP協(xié)議格式封裝到發(fā)給下一級同步
網(wǎng)絡的數(shù)據(jù)包中。
發(fā)給下一級同步網(wǎng)絡的數(shù)據(jù)包可以有多個，同步時鐘被分發(fā)并封裝到數(shù)據(jù)包中。具體過程如上所述。
以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1、一種實現(xiàn)IEEE1588協(xié)議中邊界時鐘的系統(tǒng)，其特征在于，所述系統(tǒng)包括順序處理數(shù)據(jù)報文的數(shù)據(jù)接收模塊，用于接收上一級同步網(wǎng)絡發(fā)來的數(shù)據(jù)報文；接收數(shù)據(jù)處理模塊，用于解析出所述數(shù)據(jù)接收模塊接收的數(shù)據(jù)報文中的時間信息，并恢復出上一級同步網(wǎng)絡的同步時鐘；發(fā)送數(shù)據(jù)處理模塊，把所述同步時鐘按照PTP協(xié)議格式封裝到數(shù)據(jù)包中；數(shù)據(jù)發(fā)送模塊，用于發(fā)送所述發(fā)送數(shù)據(jù)處理模塊封裝的數(shù)據(jù)包至下一級同步網(wǎng)絡。
2、 如權(quán)利要求l所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括 槽位識別模塊，用于識別負責數(shù)據(jù)接收的數(shù)據(jù)接收處理單板的槽位和負責數(shù)據(jù)發(fā)送的數(shù)據(jù)發(fā)送處理單板的槽位，并計算出兩個槽位之間的時延值；時延補償模塊，根據(jù)所述時延值、接收數(shù)據(jù)處理模塊傳輸數(shù)據(jù)到系統(tǒng)基板 的時延值，及系統(tǒng)基板傳輸數(shù)據(jù)到發(fā)送數(shù)據(jù)處理模塊的補償?shù)臅r延值的總和， 對同步時鐘進行補償，然后把補償后的同步時鐘提供給發(fā)送數(shù)據(jù)處理模塊。
3、 如權(quán)利要求1或2所述系統(tǒng)，其特征在于，所述發(fā)送數(shù)據(jù)處理模塊和數(shù) 據(jù)發(fā)送模塊有一個以上。
4、 如權(quán)利要求3所述的系統(tǒng)，其特征在于，所述系統(tǒng)還包括時鐘分發(fā)模塊， 用于將所述接收數(shù)據(jù)處理模塊恢復出的同步時鐘分發(fā)給系統(tǒng)內(nèi)的發(fā)送數(shù)據(jù)處理 模塊。
5、 如權(quán)利要求1或2所述系統(tǒng)，其特征在于，還包括用于接收上一級同步 網(wǎng)絡發(fā)來的數(shù)據(jù)報文的其它數(shù)據(jù)接收模塊。
6、 一種實現(xiàn)IEEE1588協(xié)議中邊界時鐘的方法，其特征在于，所述方法包 括下列步驟步驟一，解析來自上一級同步網(wǎng)絡的數(shù)據(jù)報文，獲得同步時鐘；步驟二，把所述同步時鐘按照PTP協(xié)議格式封裝到發(fā)給下一級同步網(wǎng)絡的數(shù)據(jù)包中。
7、 如權(quán)利要求6所述的方法，其特征在于，在所述步驟一中獲得同步時鐘 之后，根據(jù)接收來自上一級同步網(wǎng)絡的數(shù)據(jù)報文和發(fā)送數(shù)據(jù)包給下一級同步網(wǎng) 絡之間的時延值補償所述同步時鐘。
8、 如權(quán)利要求7所述的方法，其特征在于，所述時延值具體包括 接收來自上一級同步網(wǎng)絡的數(shù)據(jù)報文的接收處理單板到系統(tǒng)背板的時延值；根據(jù)識別接收處理單板在系統(tǒng)背板中的槽位，和發(fā)送處理單板在系統(tǒng)背板 中的槽位，計算出的兩個槽位之間的時延值； 及系統(tǒng)背板到發(fā)送數(shù)據(jù)處理模塊的時延值。
9、 如權(quán)利要求6至8任一權(quán)利要求所述的方法，其特征在于，在所述步驟 二中，所述發(fā)給下一級同步網(wǎng)絡的數(shù)據(jù)包有多個，所述同步時鐘被分發(fā)并封裝 到所述數(shù)據(jù)包中。
全文摘要
本發(fā)明適用于同步網(wǎng)絡，提供了一種實現(xiàn)IEEE1588協(xié)議中邊界時鐘的方法及系統(tǒng)。所述系統(tǒng)包括順次處理報文的數(shù)據(jù)接收模塊，用于接收上一級同步網(wǎng)絡發(fā)來的數(shù)據(jù)報文；接收數(shù)據(jù)處理模塊，用于解析出所述數(shù)據(jù)接收模塊接收的數(shù)據(jù)報文中的時間信息，并恢復出上一級同步網(wǎng)絡的同步時鐘；發(fā)送數(shù)據(jù)處理模塊，把所述同步時鐘按照PTP協(xié)議格式封裝到數(shù)據(jù)包中；數(shù)據(jù)發(fā)送模塊，用于發(fā)送所述發(fā)送數(shù)據(jù)處理模塊封裝的數(shù)據(jù)包至下一級同步網(wǎng)絡。上述系統(tǒng)具體實現(xiàn)了獲得與上一級同步網(wǎng)絡同步的同步時鐘，以及使下一級網(wǎng)絡與該同步時鐘同步的邊界時鐘。
文檔編號H04L29/08GK101459691SQ20081024153
公開日2009年6月17日 申請日期2008年12月16日 優(yōu)先權(quán)日2008年12月16日
發(fā)明者仲漢青, 昶 周, 祥 李, 申雅玲 申請人:中興通訊股份有限公司