專(zhuān)利名稱(chēng)：處理系統(tǒng)、處理器和處理方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體技術(shù)，特別涉及一種處理系統(tǒng)、處理器和處理方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的發(fā)展，手持移動(dòng)設(shè)備的核心處理器的運(yùn)行速度越來(lái)越
高，不同的運(yùn)行速度可以用來(lái)支持不同的功能，例如，時(shí)鐘、收音、MP3、MP4、流媒體等功能。通常，手持移動(dòng)設(shè)備一般具有兩個(gè)時(shí)鐘， 一個(gè)是休眠時(shí)鐘， 一個(gè)是基準(zhǔn)時(shí)鐘；休眠時(shí)鐘用來(lái)待機(jī)，由于該時(shí)鐘的頻率較低(一般為32.768KHz),因此目前并沒(méi)有用來(lái)處理其他的功能；基準(zhǔn)時(shí)鐘用來(lái)執(zhí)行待機(jī)外的其他功能，基準(zhǔn)時(shí)鐘通常為12MHz、 16MHz、 26MHz、 27MHz或33MHz等，并且，處理器(CPU)內(nèi)通常設(shè)有倍頻器，用于對(duì)引入的基準(zhǔn)時(shí)鐘進(jìn)行倍頻處理以滿足不同的業(yè)務(wù)所需的運(yùn)行頻率。因此，在工作狀態(tài)下，運(yùn)行頻率是在基準(zhǔn)頻率以上的。
發(fā)明人在實(shí)現(xiàn)本發(fā)明的過(guò)程中發(fā)現(xiàn)現(xiàn)有技術(shù)至少存在如下問(wèn)題當(dāng)手持移動(dòng)設(shè)備處于簡(jiǎn)單工作模式時(shí)，例如，用戶在收聽(tīng)廣播或者收聽(tīng)MP3時(shí)，這種簡(jiǎn)單的工作模式需要的頻率是較低的。但是，目前的處理器即使將運(yùn)行頻率調(diào)整成最低配置，其運(yùn)行頻率仍遠(yuǎn)遠(yuǎn)超過(guò)需要，處理器大多數(shù)時(shí)間處于"空轉(zhuǎn)"的耗電狀態(tài)，浪費(fèi)了電池的能量。

發(fā)明內(nèi)容
本發(fā)明是提供一種處理系統(tǒng)，處理器和處理方法，用以解決現(xiàn)有運(yùn)行頻率超過(guò)運(yùn)行需要造成的資源浪費(fèi)問(wèn)題。
本發(fā)明實(shí)施例提供了一種處理系統(tǒng)，包括基準(zhǔn)時(shí)鐘模塊和處理器，還包括分頻器，與所述基準(zhǔn)時(shí)鐘模塊和處理器連接，對(duì)所述基準(zhǔn)時(shí)鐘模塊輸出的基準(zhǔn)時(shí)鐘進(jìn)行分頻處理，將分頻處理后的時(shí)鐘輸出給所述處理器。
本發(fā)明實(shí)施例提供了一種處理器，包括與外部基準(zhǔn)時(shí)鐘模塊連接的倍頻器，還包括分頻器，與所述外部基準(zhǔn)時(shí)鐘模塊相連，對(duì)所述基準(zhǔn)時(shí)鐘模塊輸出的基準(zhǔn)時(shí)鐘進(jìn)行分頻處理。
本發(fā)明實(shí)施例還提供了一種處理器，包括倍頻器，與外部休眠時(shí)鐘模塊相連，將所述外部休眠時(shí)鐘模塊輸出的休眠時(shí)鐘倍頻為運(yùn)行頻率。
本發(fā)明實(shí)施例提供了一種處理方法，包括對(duì)基準(zhǔn)時(shí)鐘進(jìn)行分頻處理；
根據(jù)分頻處理后的時(shí)鐘頻率得到運(yùn)行頻率，使處理器根據(jù)不同的運(yùn)行狀
態(tài)選擇相應(yīng)的運(yùn)行頻率。
本發(fā)明實(shí)施例還提供了一種處理方法，包括對(duì)休眠時(shí)鐘進(jìn)行倍頻處理，得到不同的運(yùn)行頻率；根據(jù)不同的運(yùn)行狀態(tài)選4奪相應(yīng)的倍頻處理后的運(yùn)行頻率。由上述技術(shù)方案可知，本發(fā)明實(shí)施例通過(guò)將工作時(shí)鐘分頻，可以降低處理器
的運(yùn)行時(shí)鐘的頻率，因此可以降低整個(gè)系統(tǒng)的功耗，進(jìn)而可以節(jié)省電池的能量。


圖1為本發(fā)明處理系統(tǒng)實(shí)施例一的結(jié)構(gòu)示意圖；圖2為本發(fā)明中的分頻器實(shí)施例一的結(jié)構(gòu)示意圖；圖3為本發(fā)明中的分頻器實(shí)施例二的結(jié)構(gòu)示意圖；圖4為本發(fā)明中的分頻器實(shí)施例三的結(jié)構(gòu)示意圖；圖5為本發(fā)明中的分頻器實(shí)施例四的結(jié)構(gòu)示意圖；圖6為本發(fā)明處理系統(tǒng)實(shí)施例二的結(jié)構(gòu)示意圖；圖7為本發(fā)明處理器實(shí)施例一的結(jié)構(gòu)示意圖；圖8為本發(fā)明處理器實(shí)施例二的結(jié)構(gòu)示意圖；圖9為本發(fā)明處理方法實(shí)施例一的流程示意圖； 圖IO為本發(fā)明處理方法實(shí)施例二的流程示意圖。
具體實(shí)施例方式
下面通過(guò)附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
圖1為本發(fā)明處理系統(tǒng)實(shí)施例一的結(jié)構(gòu)示意圖，包括基準(zhǔn)時(shí)鐘模塊ll、 處理器12和分頻器13。其中，分頻器13與基準(zhǔn)時(shí)鐘模塊11和處理器12連 接，將基準(zhǔn)時(shí)鐘模塊11輸出的基準(zhǔn)時(shí)鐘分頻后，輸出給處理器12。由于分 頻器具有降頻功能，因此，系統(tǒng)可以根據(jù)具體執(zhí)行的業(yè)務(wù)選擇合適的分頻輸 出，分頻器也可以選擇沒(méi)有分頻的輸入，這樣，處理器便可以根據(jù)不同的運(yùn) 行狀態(tài)選擇不同的運(yùn)行頻率輸出，其中不同的運(yùn)行狀態(tài)可以是不同的工作模 式，例如，待機(jī)、收音、MP3、通話、拍攝等，或者不同的運(yùn)行狀態(tài)是同一 工作模式下不同的運(yùn)行狀態(tài)，如在MP3解碼時(shí)，當(dāng)采用96Kbps,48kbps，192bps 等不同壓縮率時(shí),使用CPU的需要也不一樣，屬于不同的運(yùn)行狀態(tài)，如FM在 靜態(tài)工作、調(diào)諧、錄音等時(shí)，對(duì)CPU的需求也不一樣，也屬于不同的運(yùn)行狀 態(tài)?，F(xiàn)有的移動(dòng)手持設(shè)備的工作狀態(tài)相對(duì)明確，在不同運(yùn)行狀態(tài)下所需的最 低運(yùn)行頻率和最高運(yùn)行頻率是明確的，因此可以根據(jù)不同的運(yùn)行狀態(tài)選擇所 需的運(yùn)行頻率。具體的選擇方法可以參見(jiàn)現(xiàn)有技術(shù)，例如，現(xiàn)有技術(shù)中可以 根據(jù)是休眠狀態(tài)還是工作狀態(tài)而選擇是休眠時(shí)鐘還是基準(zhǔn)時(shí)鐘。
其中，分頻器13可以為模擬分頻器、觸發(fā)器分頻器、數(shù)字頻率合成器、 小數(shù)分頻器等。具體的可參見(jiàn)下述的圖2-5。
圖2為本發(fā)明中的分頻器實(shí)施例一的結(jié)構(gòu)示意圖，該實(shí)施例所示的為模 擬分頻器。參見(jiàn)圖2,包括互相連接的混頻器21、低通濾波器(Low Pass Filter, 以下簡(jiǎn)稱(chēng)LPF) 22和放大器(Amplifier) 23。
模擬分頻器的實(shí)現(xiàn)原理為Fin與Fout(丄Fin)在混頻器中進(jìn)行混頻，
6得到Fin， Fin+丄Fin, Fin-丄Fin,三種分量，通過(guò)LPF低通濾波器，濾除 2 2
Fin, ^Fin等高頻分量后經(jīng)過(guò)放大器放大，驅(qū)動(dòng)，輸出得到一個(gè)丄Fin。當(dāng)N 2 2
個(gè)這樣的環(huán)路串連時(shí)可以得到F=;Fin,即實(shí)現(xiàn)輸入頻率的N分頻。
圖3為本發(fā)明中的分頻器實(shí)施例二的結(jié)構(gòu)示意圖，該實(shí)施例所示的為觸 發(fā)器分頻器。參見(jiàn)圖3，包括D觸發(fā)器31。
實(shí)現(xiàn)原理由D類(lèi)觸發(fā)器原理，CP在正跳沿前接收輸入信號(hào)D (Fin)， 正跳沿時(shí)觸發(fā)翻轉(zhuǎn)，正跳沿后進(jìn)入封鎖，可得，F(xiàn)in在CP第一個(gè)上跳沿前，D 與5狀態(tài)相同，假設(shè)D， 5為0(低電平)狀態(tài)，當(dāng)CP第一次上跳時(shí)，輸出Q (Fout)從l變?yōu)?，觸發(fā)器翻轉(zhuǎn)，D, 5從0變?yōu)?，此時(shí)進(jìn)入封鎖狀態(tài)，當(dāng)CP 第二次上跳時(shí)，Q再一次進(jìn)行翻轉(zhuǎn)，并進(jìn)入第二次封鎖狀態(tài)。綜上，CP跳變
兩次(一個(gè)周期)時(shí)，Q翻轉(zhuǎn)兩次(二分一個(gè)周期)，所以Fout二丄Fin。當(dāng)N
2
個(gè)這樣的環(huán)路串連時(shí)可以得到F-^Fin，即實(shí)現(xiàn)輸入頻率的N分頻。也可以用
其他的數(shù)字邏輯單元實(shí)現(xiàn)上述D觸發(fā)器的分頻處理。
圖4為本發(fā)明中的分頻器實(shí)施例三的結(jié)構(gòu)示意圖，該實(shí)施例所示的為數(shù) 字頻率合成器。參見(jiàn)圖4，包括互相連接的晶體振蕩器41、第一除法器42、 相位比較器43、環(huán)路濾波器44、壓控振蕩器45和第二除法器46。第一除法 器42的分頻數(shù)為R,第二除法器的分頻數(shù)為N。
實(shí)現(xiàn)原理當(dāng)上述鎖相環(huán)(Phase Lock Loop，以下簡(jiǎn)稱(chēng)PLL)鎖定時(shí)，
I^ = ^，因此，F(xiàn)out = 2Fin (R， N為正整數(shù))。 N R R
圖5為本發(fā)明中的分頻器實(shí)施例四的結(jié)構(gòu)示意圖，該實(shí)施例所示的為小
數(shù)分頻器。參見(jiàn)圖5，在圖4的數(shù)字頻率合成的基礎(chǔ)上增加了S-A調(diào)制器，
以提高頻率的分辨力，包括與圖4的晶體振蕩器41、第一除法器42、相位比
較器43、環(huán)路濾波器44、壓控振蕩器45和第二除法器46對(duì)應(yīng)相同的晶體振蕩器51、第一除法器52、相位比較器53、環(huán)路濾波器54、壓控振蕩器55和 第二除法器56,還進(jìn)一步包括i:-A調(diào)制器57,通過(guò)調(diào)節(jié)s-A調(diào)制器57，實(shí) 現(xiàn)分頻倍數(shù)為小數(shù)的分頻器。當(dāng)產(chǎn)生出不同頻率后，需要通過(guò)模擬，或數(shù) 字開(kāi)關(guān)進(jìn)行頻率間的切換，頻率選擇模式，可以使用寄存器配置方式(軟 件設(shè)定)，也可以用組合邏輯方式(硬件分頻，通過(guò)GPIO控制硬件選擇 相應(yīng)頻率)；當(dāng)分頻需求比較少時(shí)，也可以使用手動(dòng)選擇方式。
進(jìn)一步的，為了表征該系統(tǒng)與現(xiàn)有的關(guān)系，參見(jiàn)圖6，圖6為本發(fā)明處 理系統(tǒng)實(shí)施例二的結(jié)構(gòu)示意圖，在實(shí)施例一的基礎(chǔ)上，本實(shí)施例進(jìn)一步包括 休眠時(shí)鐘模塊14、外部電路/人機(jī)交互模塊15、隨機(jī)存儲(chǔ)器(RandomAccess Memory,以下簡(jiǎn)稱(chēng)RAM) 16、只讀存儲(chǔ)器(Read Only Memory,以下筒稱(chēng) ROM) /閃存(NANDFLASH) 17及頻率選擇裝置18。并且為了與現(xiàn)有的系 統(tǒng)兼容，分頻器13可以具體與現(xiàn)有處理器12中的倍頻器121相連(分頻器 和倍頻器之間的線段代表頻率選擇)。這些模塊均與處理器12連接，功能與 現(xiàn)有中的相同，不再贅述。其中，頻率選擇裝置18 (例如電子開(kāi)關(guān))與分頻 器13和處理器12連接，處理器12根據(jù)不同的運(yùn)行狀態(tài)控制頻率選擇裝置 18選擇分頻器13的不同輸出給處理器12。由于本實(shí)施例的處理器的運(yùn)行速 率降低后，處理器與ROM或者RAM等存儲(chǔ)器的交互速度也將降低，因此這 些存儲(chǔ)器的功耗也會(huì)降低。
本實(shí)施例通過(guò)在處理器外設(shè)置分頻器，可以降低運(yùn)行頻率，降低功耗， 節(jié)省能量，降低運(yùn)行時(shí)的溫度。
圖7為本發(fā)明處理器實(shí)施例一的結(jié)構(gòu)示意圖，包括倍頻器71和分頻器 72,倍頻器71和分頻器72均與外部基準(zhǔn)時(shí)鐘模塊連接。通過(guò)在處理器內(nèi)部 設(shè)置倍頻器71和分頻器72,可以根據(jù)不同的運(yùn)行狀態(tài)，將輸入的基準(zhǔn)時(shí)鐘 的頻率Fin配置得到不同的運(yùn)行頻率Fout。例如，運(yùn)行狀態(tài)需要的運(yùn)行頻率 較基準(zhǔn)頻率高(例如，拍照等)時(shí)，處理器可以通過(guò)倍頻器71獲得比基準(zhǔn)頻 率高的運(yùn)行頻率；當(dāng)運(yùn)行狀態(tài)需要的運(yùn)行頻率較基準(zhǔn)頻率低(例如，收聽(tīng)MP3 )
8時(shí)，處理器可以通過(guò)分頻器72獲得比基準(zhǔn)頻率高的運(yùn)行頻率。與現(xiàn)有運(yùn)行頻 率在基準(zhǔn)頻率以上不同的是，本實(shí)施例的運(yùn)行頻率可以在基準(zhǔn)頻率以上，也 可以在基準(zhǔn)頻率以下，滿足不同的運(yùn)行狀態(tài)的需要，并且不浪費(fèi)資源。
其中的分頻器可以為圖2-5所示的任一個(gè)，或者其它的分頻器。
進(jìn)一步地，為了選擇不同運(yùn)行狀態(tài)下的運(yùn)行頻率，本實(shí)施例還可以進(jìn)一 步包括頻率選擇裝置73，頻率選擇裝置73與倍頻器71和分頻器72相連， 根據(jù)不同運(yùn)行狀態(tài)需要的運(yùn)行頻率，選擇倍頻器71輸出的頻率或者分頻器 72輸出的頻率或者基準(zhǔn)頻率作為運(yùn)行頻率。
本實(shí)施例通過(guò)在處理器內(nèi)部設(shè)置分頻器，可以降低運(yùn)行頻率，降低功耗， 節(jié)省能量，降低運(yùn)行時(shí)的溫度。并且，將分頻器設(shè)置在處理器內(nèi)部可以更好 地滿足半導(dǎo)體的集成性，降低設(shè)備的體積。
圖8為本發(fā)明處理器實(shí)施例二的結(jié)構(gòu)示意圖，包括倍頻器81，與現(xiàn)有處 理器中的倍頻器是與外部的基準(zhǔn)時(shí)鐘模塊連接不同的是，本實(shí)施例中的倍頻 器81與外部休眠時(shí)鐘;f莫塊連接。由于休眠時(shí)鐘的頻率(32.768KHz)是遠(yuǎn)低 于基準(zhǔn)時(shí)鐘的頻率(12MHz、 16MHz、 26MHz、 27MHz或33MHz)，因此， 即使對(duì)休眠時(shí)鐘的頻率進(jìn)行倍頻處理仍可以得到低于基準(zhǔn)頻率的運(yùn)行頻率， 保證滿足運(yùn)行狀態(tài)所需的運(yùn)行頻率，并且盡量節(jié)省資源耗用。
進(jìn)一步地，為了選擇不同運(yùn)行狀態(tài)下的運(yùn)行頻率，本實(shí)施例還可以進(jìn)一步 包括頻率選擇裝置82,頻率選擇裝置82與倍頻器81相連，4艮據(jù)不同運(yùn)行狀 態(tài)需要的運(yùn)行頻率，選擇倍頻器81輸出的頻率或者休眠頻率作為運(yùn)行頻率。
本實(shí)施例通過(guò)在休眠時(shí)鐘的基準(zhǔn)上進(jìn)行倍頻處理得到運(yùn)行頻率，可以得 到低于工作頻率的運(yùn)行頻率，以降低功耗，節(jié)省能量，降低運(yùn)行時(shí)的溫度。 同時(shí)處理器內(nèi)無(wú)需再設(shè)置分頻器，可以節(jié)省元件，降低成本和體積。
圖9為本發(fā)明處理方法實(shí)施例一的流程示意圖，包括
步驟91:分頻器對(duì)基準(zhǔn)時(shí)鐘進(jìn)行分頻處理。其中，該分頻器可以設(shè)置在 處理器的外部，也可以設(shè)置在處理器的內(nèi)部。步驟92:分頻器根據(jù)分頻處理后的時(shí)鐘頻率得到運(yùn)行頻率，使處理器根 據(jù)不同的運(yùn)行狀態(tài)選擇相應(yīng)的運(yùn)行頻率。具體的，對(duì)于分頻器設(shè)置在處理器 外部的情形，分頻器將基準(zhǔn)時(shí)鐘分頻處理后發(fā)送給處理器，為了保持與現(xiàn)有 技術(shù)的兼容，可以具體發(fā)送給處理器內(nèi)的倍頻器；經(jīng)倍頻器處理后得到不同
對(duì)于分頻器設(shè)置在處理器內(nèi)部的情形，分頻器將基準(zhǔn)時(shí)鐘分頻后即作為基準(zhǔn) 頻率以下的運(yùn)行頻率，同時(shí)，基準(zhǔn)時(shí)鐘也可以通過(guò)倍頻器以得到基準(zhǔn)頻率以 上的運(yùn)行頻率，之后，處理器可以根據(jù)不同的運(yùn)行狀態(tài)選擇不同等運(yùn)行頻率。 本實(shí)施例通過(guò)對(duì)基準(zhǔn)時(shí)鐘進(jìn)行分頻處理，可以降低運(yùn)行頻率，降低功耗， 節(jié)省能量，降低運(yùn)行時(shí)的溫度。同時(shí)，還可以進(jìn)一步地更好地滿足半導(dǎo)體的 集成性，降低設(shè)備的體積。
圖IO為本發(fā)明處理方法實(shí)施例二的流程示意圖，包括 步驟101:處理器對(duì)休眠時(shí)鐘的進(jìn)行倍頻處理，得到不同的運(yùn)行頻率。 步驟102:處理器根據(jù)不同的運(yùn)行狀態(tài)選擇相應(yīng)的倍頻處理后的運(yùn)行頻率。 本實(shí)施例通過(guò)在休眠時(shí)鐘的基準(zhǔn)上進(jìn)行倍頻處理得到運(yùn)行頻率，可以得 到低于工作頻率的運(yùn)行頻率，以降低功耗，節(jié)省能量，降低運(yùn)行時(shí)的溫度。 同時(shí)處理器內(nèi)無(wú)需再設(shè)置分頻器，可以節(jié)省元件，降低成本和體積。
本領(lǐng)域普通技術(shù)人員可以理解實(shí)現(xiàn)上述方法實(shí)施例的全部或部分步 驟可以通過(guò)程序指令相關(guān)的硬件來(lái)完成，前述的程序可以存儲(chǔ)于一計(jì)算機(jī) 可讀取存儲(chǔ)介質(zhì)中，該程序在執(zhí)行時(shí)，執(zhí)行包括上述方法實(shí)施例的步驟； 而前述的存儲(chǔ)介質(zhì)包括ROM、 RAM、磁碟或者光盤(pán)等各種可以存儲(chǔ)程 序代碼的介質(zhì)。
最后應(yīng)說(shuō)明的是以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非對(duì)其進(jìn)行限 制，盡管參照較佳實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng) 當(dāng)理解其依然可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而這些修改或 者等同替換亦不能使修 i^的技術(shù)方案脫離本發(fā)明技術(shù)方案的精神和范圍。
權(quán)利要求
1、一種處理系統(tǒng)，包括基準(zhǔn)時(shí)鐘模塊和處理器，其特征在于，還包括分頻器，與所述基準(zhǔn)時(shí)鐘模塊和處理器連接，對(duì)所述基準(zhǔn)時(shí)鐘模塊輸出的基準(zhǔn)時(shí)鐘進(jìn)行分頻處理，將分頻處理后的時(shí)鐘輸出給所述處理器。
2、 根據(jù)權(quán)利要求1所述的處理系統(tǒng)，其特征在于所述分頻器為模擬分頻器、觸發(fā)器分頻器、數(shù)字頻率合成器或者小數(shù)分頻器。
3、 根據(jù)權(quán)利要求1或2所述的處理系統(tǒng)，其特征在于，還包括頻率選擇裝置，與所述分頻器和處理器連接，所述頻率選擇裝置根據(jù)處理器的不同運(yùn)行狀態(tài)選擇所述分頻器的不同輸出頻率給所述處理器。
4、 一種處理器，包括與外部基準(zhǔn)時(shí)鐘模塊連接的倍頻器，其特征在于，還包括分頻器，與所述外部基準(zhǔn)時(shí)鐘模塊相連，對(duì)所述基準(zhǔn)時(shí)鐘模塊輸出的基準(zhǔn)時(shí)鐘進(jìn)行分頻處理。
5、 根據(jù)權(quán)利要求4所述的處理器，其特征在于所述分頻器為模擬分頻器、觸發(fā)器分頻器、數(shù)字頻率合成器或者小數(shù)分頻器。
6、 根據(jù)權(quán)利要求4或5所述的處理器，其特征在于，還包括頻率選擇裝置，與所述倍頻器和分頻器連接，根據(jù)所述處理器的不同運(yùn)
7、 一種處理器，其特征在于，包括倍頻器，與外部休眠時(shí)鐘模塊相連，將所述外部休眠時(shí)鐘模塊輸出的休眠時(shí)鐘倍頻為運(yùn)行頻率。
8、 根據(jù)權(quán)利要求7所述的處理器，其特征在于，還包括頻率選捧裝置，與所述倍頻器連接，根據(jù)所述處理器的不同運(yùn)行狀態(tài)選擇所述倍頻器的不同頻率作為運(yùn)行頻率。
9、 一種處理方法，其特征在于，包括 對(duì)基準(zhǔn)時(shí)鐘進(jìn)行分頻處理；根據(jù)分頻處理后的時(shí)鐘頻率得到運(yùn)行頻率，使處理器根據(jù)不同的運(yùn)行狀 態(tài)選擇相應(yīng)的運(yùn)行頻率。
10、 根據(jù)權(quán)利要求9所述的處理方法，其特征在于，所述根據(jù)分頻處理 后的時(shí)鐘頻率得到運(yùn)行頻率包括將分頻處理后的時(shí)鐘頻率進(jìn)行倍頻處理后得到運(yùn)行頻率；或者 將分頻處理后的時(shí)鐘頻率直接作為運(yùn)行頻率。
11、 一種處理方法，其特征在于，包括 對(duì)休眠時(shí)鐘進(jìn)行倍頻處理，得到不同的運(yùn)行頻率；
全文摘要
本發(fā)明公開(kāi)了一種處理系統(tǒng)、處理器和處理方法。該處理系統(tǒng)包括基準(zhǔn)時(shí)鐘模塊和處理器，還包括分頻器，與所述基準(zhǔn)時(shí)鐘模塊和處理器連接，對(duì)所述基準(zhǔn)時(shí)鐘模塊輸出的基準(zhǔn)時(shí)鐘進(jìn)行分頻處理，將分頻處理后的時(shí)鐘輸出給所述處理器。通過(guò)本發(fā)明實(shí)施例可以在滿足運(yùn)行所需頻率的基礎(chǔ)上盡量減低運(yùn)行頻率，實(shí)現(xiàn)降低功耗、節(jié)省能量的目的。
文檔編號(hào)H04M1/73GK101459730SQ200810246600
公開(kāi)日2009年6月17日 申請(qǐng)日期2008年12月25日 優(yōu)先權(quán)日2008年12月25日
發(fā)明者古蔣林, 魏孔剛 申請(qǐng)人:深圳華為通信技術(shù)有限公司