專利名稱：基于mimo實時測試平臺的數(shù)字信號下變頻處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種基于MIM0實時測試平臺的數(shù)字信號下變頻處理系統(tǒng)屬數(shù)字信號處理技術(shù)領(lǐng)域。
二.
背景技術(shù)：
隨著無線互聯(lián)網(wǎng)多媒體通信的快速發(fā)展，無線通信系統(tǒng)的可靠性和容量急待提升。于是結(jié)合天線發(fā)射分糶接收分集以及空時處理的MIMO(Multiple-i叩utan and Multiple-output,多輸入多輸出)系統(tǒng)成為了無線通信發(fā)展的必然趨勢。MIMO將是新一代無線通信系統(tǒng)必須采用的關(guān)鍵技術(shù)。因此，近年來MIMO系統(tǒng)成為了研究熱點。為了達到上述的研究目的，驗證理論研究的成果，完成多天線系統(tǒng)性能的評估與驗證，構(gòu)建一套多天線通用硬件測試平臺，具有十分重要的意義。創(chuàng)建MIMO多天線系統(tǒng)實時測試平臺的重要目的是讓作MIMO理論研究的科研人員即使沒有硬件背景知識，也能夠方便地利用MATLAB在基帶部分驗證他們的新算法及思想，而設(shè)計思想是經(jīng)過了實際物理信道的檢驗，同時讓作硬件實現(xiàn)的科研人員，也能利用此平臺以最小的風(fēng)險快速實現(xiàn)這些設(shè)計，可大大加快研究開發(fā)進度，減少研發(fā)風(fēng)險，也就是說利用測試平臺能夠在實際物理信道而不是理論仿真中測試通信系統(tǒng)的性能，因此測試平臺的設(shè)計研發(fā)在驗證及測試MIMO新思想新算法時意義非常重大。而在MIMO平臺的設(shè)計實現(xiàn)中，數(shù)字信號下變頻處理系統(tǒng)又是MIMO平臺中最關(guān)鍵的部分。
已有的MIMO測試平臺屬于非實時系統(tǒng)，其數(shù)字下變頻系統(tǒng)是由DSP來完成信號處理功能的，并利用MATLAB產(chǎn)生發(fā)送基帶數(shù)據(jù)并存儲，再由發(fā)送試驗平臺發(fā)送數(shù)據(jù)，接收試驗平臺實時接收數(shù)據(jù)并存儲，待發(fā)送周期結(jié)束后，利用MATLAB處理數(shù)據(jù)，這一過程對存儲量要求較大，且不能做到數(shù)據(jù)的完全實時收發(fā)，只能發(fā)射機發(fā)送一部分?jǐn)?shù)據(jù)，等接收機完全接收后，發(fā)射機再繼續(xù)進行數(shù)據(jù)的發(fā)送。在專利檢索中還未檢索到有關(guān)MIMO平臺的專利。
而實時MIMO平臺系統(tǒng)則具有良好的擴展性、模塊化以及完全實時性(基帶、IF、 RF全硬件實現(xiàn))，PC僅完成控制功能，系統(tǒng)可以做到連續(xù)發(fā)送，連續(xù)接收，發(fā)送信號的產(chǎn)生及接收信號的處理是完全實時的，是理論模型最真實的仿真。本發(fā)明所設(shè)計的數(shù)字下變頻系統(tǒng)正是基于MIMO實時平臺的。實時平臺對數(shù)字下變頻的信號處理提出了實時和高速這兩個要求，為了使信號處理能夠達到一定的速度標(biāo)準(zhǔn)，本發(fā)明采用FPGA來實現(xiàn)MIMO實時平臺數(shù)字下變頻系統(tǒng)的數(shù)據(jù)處理。利用FFGA的電路的并行性，使用并行乘加算法或者分布式算法，可使其速度比DSP快，比如濾波器的運算、巻積、相關(guān)、FFT等。如果采用可動態(tài)重新配置的FPGA產(chǎn)品，可以大大提高FPGA的靈活性，且兼具傳統(tǒng)FPGA的運算速度高，功耗低的優(yōu)點，非常適合用在數(shù)字下變頻的設(shè)計中。
在利用FPGA進行設(shè)計時，本發(fā)明采用Xilinx公司推出的具有系統(tǒng)級設(shè)計能力、針對數(shù)字通信系統(tǒng)設(shè)計的System Generator for DSP工具來實現(xiàn)系統(tǒng)的設(shè)計和仿真。SystemGenerator是業(yè)內(nèi)領(lǐng)先的高級系統(tǒng)級FPGA開發(fā)工具，借助FPGA來設(shè)計高性能DSP系統(tǒng)，它是利用FPGA進行硬件設(shè)計時的一種系統(tǒng)級建模工具，在很多方面擴展了Math Works公司的Simulink平臺，提供了在FPGA中使用Simulink來建模、仿真并實現(xiàn)高性能DSP硬件系統(tǒng)的設(shè)計環(huán)境。目前，基于System Generator的設(shè)計方法已在復(fù)雜系統(tǒng)實現(xiàn)中展現(xiàn)了強大的潛能。
三.

發(fā)明內(nèi)容
為了克服現(xiàn)有技術(shù)的缺陷和不足，本發(fā)明采用寬帶中頻帶通采樣的軟件無線電結(jié)構(gòu)、提供了一種基于MIMO實時測試平臺的數(shù)字信號下變頻處理系統(tǒng)。
本發(fā)明的技術(shù)方案如下 一種基于MIMO實時平臺的數(shù)字信號下變頻處理系統(tǒng)，包括4個數(shù)字下變頻DDC(Digital Down Converter)模塊，每個DDC模塊又包含4個獨立的數(shù)字信號下變頻處理通道，可實現(xiàn)多載波的接收；每個數(shù)字信號下變頻處理通道由模數(shù)轉(zhuǎn)換器(ADC)、數(shù)字正交混頻器和數(shù)字抽取濾波器組組成，其特征在于數(shù)字正交混頻器由數(shù)控振蕩器(NC0)和兩路數(shù)字乘法器組成，數(shù)控振蕩器分別和兩路數(shù)字乘法器相連接；數(shù)字抽取濾波器組為參數(shù)完全相同的兩組濾波器組成，每組分別包括CIC抽取濾波器、CFIR補償濾波器和PFIR匹配濾波器，上述三濾波器依次順序相連接；模數(shù)轉(zhuǎn)換器的輸出端分別和數(shù)字正交混頻器中兩路數(shù)字乘法器的輸入端相連接；兩路數(shù)字乘法器的輸出端分別和數(shù)字抽取濾波器組中的兩組濾波器的輸入端相連接，由兩組濾波器的輸出端輸出經(jīng)處理過的信號。
所述的數(shù)控振蕩器是由相位累加器、正弦査找表和余弦查找表連接而成，其中系統(tǒng)中的步長即頻率控制字是根據(jù)所需輸出的正余弦波的頻率而事先設(shè)計好的一個參數(shù)，作為相位累加器的輸入，相位累加器的輸出分別與正弦查找表的輸入及余弦査找表的輸入相連，正弦查找表的輸出即為正弦波sin(wcn),余弦查找表的輸出即為余弦波cos(wcn)。
所述的CIC (積分梳狀)抽取濾波器采用5級CIC濾波器級聯(lián)結(jié)構(gòu)，以實現(xiàn)降低旁瓣電平、提高阻帶抑制的作用，它包括5級積分器、5級差分器和一個8倍采樣抽取器，其中，第五級積分器的輸出與8倍采樣抽取器的輸入相連，8倍采樣抽取器的輸出與第一級差分器的輸入相連；單級積分器的結(jié)構(gòu)為單級積分器的輸入直接連接到加法器的一個輸入端上，加法器的輸出連接到一階延時器的輸入上， 一階延時器的輸出又連接到加法器的另一個輸入端
上，加法器的輸出即為單級積分器的輸出；單級差分器的結(jié)構(gòu)為單級差分器的輸入信號直
接連接到加法器的一個輸入端，同時輸入信號乘以-1后連接到一階延時器的輸入端， 一階延時器的輸出端與加法器的另一個輸入端相連接，加法器的輸出即為單級差分器的輸出。圖1為本發(fā)明系統(tǒng)單個數(shù)字信號下變頻處理通道的結(jié)構(gòu)示意圖，主要由寬帶模數(shù)轉(zhuǎn)換
(ADC)部分和數(shù)字下變頻(DDC)部分組成。數(shù)字下變頻系統(tǒng)的作用是把A/D轉(zhuǎn)換后輸出的高速數(shù)字中頻信號進行數(shù)字混頻從而下變頻為數(shù)字基帶信號。根據(jù)平臺整體設(shè)計要求，本發(fā)明中，模數(shù)轉(zhuǎn)換器ADC輸入端輸入的是70MHz模擬中頻信號，輸入信號帶寬為lMHz,模數(shù)轉(zhuǎn)換器ADC對信號的采樣頻率為100MHz。
所述的數(shù)控振蕩器是數(shù)字下變頻處理中非常重要的功能模塊，也是決定數(shù)字下變頻器性能的最主要因素之一，其作用就是產(chǎn)生相應(yīng)的調(diào)制頻率的理想正交的正弦和余弦序列cos(w。n)和sin(w。n)。由于在軟件無線電高速信號釆樣頻率的情況下，用實時計算的方法產(chǎn)生正(余)弦樣本比較困難，所以本發(fā)明中采用査找表法來產(chǎn)生NCO的正(余)弦樣本，即把各個相位的正、余弦值事先計算好存儲在査找表(LUT)里，然后通過使用累加器產(chǎn)生頻率變化的斜坡函數(shù)，該斜坡函數(shù)用于進行正弦査找表的尋址，從而使NCO產(chǎn)生正弦信號，這樣就形成了一個可變頻率數(shù)控振蕩器。
數(shù)字正交混頻器的作用是對A/D采樣數(shù)字化后形成的數(shù)字序列S (n)與NCO產(chǎn)生的兩個正交數(shù)字本振序列cos(wji)和sin(wji)的相乘，實現(xiàn)IQ解調(diào)，生成I、 Q兩路正交基帶信號。由于兩個正交本振序列的形成和相乘都是數(shù)學(xué)運算的結(jié)果，所以其正交性是完全可以得到保證的，只要確保運算精度即可。
數(shù)字抽取濾波器組利用多速率數(shù)字信號處理中的抽取技術(shù)，將數(shù)字正交混頻輸出的高速數(shù)字信號采樣率降低到盡可能低的符合后續(xù)處理器處理速度的采樣速率，再進行低通濾波處理，之后輸出的基帶信號就可以送到數(shù)字基帶信號處理模塊再作后續(xù)的解調(diào)、解碼、抗干擾、抗衰落、自適應(yīng)均衡等處理。由于MIMO接收機所需的降采樣倍數(shù)一般較大，而且對系統(tǒng)的實時處理能力要求較高，若用單級抽取濾波器或用FIR直接實現(xiàn)，則濾波器階數(shù)會很大，需要大量資源及計算處理，而且有限字長效應(yīng)敏感，使設(shè)計和實現(xiàn)非常困難。而本發(fā)明所設(shè)計的數(shù)字下變頻系統(tǒng)中，抽取濾波器部分采用CIC+CFIR+PFIR三級濾波器級聯(lián)的設(shè)計方式來實現(xiàn)數(shù)字抽取濾波，其中CIC抽取濾波器完成高倍數(shù)抽取，CFIR為補償濾波器，PFIR為匹配濾波器，三級濾波器均包括抽取和濾波兩個功能。這種多級濾波器的實現(xiàn)比單級實現(xiàn)能夠顯著地降低濾波器階數(shù)，從而減小運算量和存儲量。
CIC (積分梳狀)抽取濾波器是一種十分高效的數(shù)字抽取濾波器，具有系統(tǒng)穩(wěn)定和線性相位的優(yōu)點，且由于其無需乘法運算，不僅運算速度快、可實現(xiàn)高速濾波，而且節(jié)省硬件資源，使得電路復(fù)雜性大大降低，易于工程實現(xiàn)，因此應(yīng)用在MIMO實時平臺的抽取系統(tǒng)中特別有效。CIC濾波器的作用一是完成降采樣率的處理，二是用作抗混疊的濾波器。
本發(fā)明中，各級抽取濾波器模型的參數(shù)是通過MATLAB工具進行設(shè)計和仿真而得到的。具體設(shè)計流程和步驟詳述如下。
單級CIC濾波器的阻帶衰減太小，不能滿足系統(tǒng)濾波的要求，因此本發(fā)明中使用了如圖3所示的采樣率抽取倍數(shù)為8的5級CIC濾波器級聯(lián)的高效實現(xiàn)結(jié)構(gòu)，這樣可以降低旁瓣電平，從而提高阻帶抑制。在CIC級聯(lián)抽取濾波器中，由于積分器中數(shù)據(jù)發(fā)生溢出是不可避免的，為了使數(shù)據(jù)的溢出不會影響濾波運算的正確性，系統(tǒng)采用2的補碼的數(shù)據(jù)編碼體制，同
時應(yīng)保證設(shè)計中輸入數(shù)據(jù)的位數(shù)5'"和輸出數(shù)據(jù)的最大位數(shù)5。"(應(yīng)滿足關(guān)系
5做,=A +c 7(iVlog2(DM))，式中ceil(x)表示取不小于x的最小整數(shù)。也就是說為了防止
數(shù)據(jù)溢出，設(shè)計過程中需要把積分器和差分器的寄存器位寬都擴展到^"M立，然后經(jīng)過相應(yīng)的數(shù)據(jù)截取來獲得最后需要的輸出數(shù)據(jù)的位數(shù)，以減少誤差。5級8倍抽取CIC濾波器幅頻特性的Matlab仿真曲線如圖4所示。由圖4可以看到，通過仿真得到的通帶容差值約為-0.67dB，符合系統(tǒng)要求。采用5級CIC級聯(lián)時的旁瓣最小衰減約為67.32rf^，這樣的阻帶衰減足以滿足濾波器的設(shè)計應(yīng)用要求。
采用級聯(lián)CIC濾波器雖然使阻帶衰減滿足系統(tǒng)要求了，但卻使濾波器的通帶衰減太大了，因此需要進行補償，從而使得通帶內(nèi)平坦度可以符合系統(tǒng)濾波要求。因此CIC濾波器后需要再接兩級有限長沖擊響應(yīng)(FIR)濾波器，來完成對CIC輸出信號的補償和匹配。補償濾波器CFIR用來實現(xiàn)對CIC通帶衰減的補償和抗混疊濾能同時完成對采樣率進行2倍抽取的功能。由于CIC的通帶衰減是siric (即x/sinx)形的，因此CIC補償濾波器CFIR的通帶應(yīng)該設(shè)計成具有逆sine (即sinx/x)形狀的，并且該逆sine波形正好可以補償由CIC濾波器所帶來的sinc形通帶衰落，從而改善了系統(tǒng)的通帶特性。在本設(shè)計中，我們將CFIR濾波器設(shè)計為一個具有多相結(jié)構(gòu)、抽取因子為2，并且具有非均等波紋特性的20階線性相位的對稱FIR濾波器，該濾波器具有較寬的過渡帶，旁瓣的衰減是隨頻率的增加而增加的。我們首先利用MATL旭中的firceqrip函數(shù)來對CFIR濾波器的抽頭系數(shù)進行設(shè)計，設(shè)計參數(shù)分別為采樣率為lOMHz，濾波器階數(shù)為20，即濾波器有21個抽頭系敬通帶截止頻率為lMHz，逆sine頻率因子為0.5，阻帶衰減40dB,通帶波紋0. ldB，抽取倍數(shù)為2。按上述參數(shù)設(shè)計出的CFIR濾波器雙精度浮點仿真模型的幅頻響應(yīng)如圖5所示。在圖中我們可以看到，在信號通帶截止頻率lMHz處，通帶增益約為0. 67dB,剛好可以補償CIC濾波器在lMHz處引入的通帶衰減。圖6為級聯(lián)后CFIR濾波器對CIC濾波器的通帶頻譜補償效果圖，由圖6可見，級聯(lián)后的濾波器在通帶1MHz范圍內(nèi)衰減基本為零，也就是說CFIR濾波器的逆sine形通帶響應(yīng)很好地補償了由5級CIC濾波器在通帶所引入的sine形衰、落因而級聯(lián)濾波器系統(tǒng)的通帶特性變得符合要求，達到了補償?shù)囊蟆Ｓ捎谠O(shè)計是在FPGA中實現(xiàn)的，所以所需數(shù)據(jù)類型必須全部為定點數(shù)。按照上述CFIR濾波器的設(shè)計參數(shù)，在Matlab中對CFIR的定點模型進行仿真。通過浮點定點CFIR的幅頻響應(yīng)對比圖7可見，定點化后的幅頻響應(yīng)會產(chǎn)生一定誤差，但是誤差主要產(chǎn)生在阻帶部分，通帶部分并未受到太大影響，因此該誤差可以忽略不計，即定點化后的CFIR仍有很好的補償性肖^利用firceqrip函數(shù)方法產(chǎn)生的濾波器系統(tǒng)具備硬件實現(xiàn)可行性。最后將利用Matlab生成的CFIR濾波器系數(shù)鏈接到System Generator中的DAFIR濾波器設(shè)計模塊中，并對輸出的數(shù)據(jù)按照系統(tǒng)的要求進行相應(yīng)的截取，即完成了CFIR濾波器模塊的設(shè)計。
匹配濾波器PFIR主要起到對信號的匹配和平滑作用，同時其在阻帶內(nèi)大幅度的衰減對后續(xù)電路提供足夠的阻帶衰減，基本避免了抽取后的混疊，起到提高處理性能的作用，從而使得輸出的信號符合后續(xù)電路的需求，PFIR濾波器同時還完成了采樣率的進一步降低。本設(shè)計中，我們首先使用Parks-McClellan算法來對抽取因子為2的PFIR濾波器的抽頭系數(shù)進行設(shè)計，該濾波器可設(shè)計為一個62階加權(quán)契比雪夫線性相位對稱FIR濾波器。根據(jù)相關(guān)參數(shù)，利用MATLAB中的firgr函數(shù)，濾波器的具體設(shè)計參數(shù)為濾波器階數(shù)為62，即有63個抽頭系數(shù)，采樣頻率為5MHz,通帶截止頻率為lMHz，阻帶截止頻率為1.2MHz,抽取倍數(shù)為2。類似于CFIR濾波器的設(shè)計，所需數(shù)據(jù)類型必須全部為定點數(shù)，所以再將上述的PFIR濾波器雙精度浮點仿真模型進行定點化仿真，圖8即為PFIR濾波器的定點仿真模型的幅頻響應(yīng)，在圖中我們可以看到，PFIR濾波器在lMHz的通頻帶內(nèi)有很好的平滑特性，具有相對較窄的過渡帶。利用firgr函數(shù)方法產(chǎn)生的濾波器系統(tǒng)具備硬件實現(xiàn)可行性。最后將利用Matlab生成的PFIR濾波器系數(shù)鏈接到System Generator中的MFIR濾波器設(shè)計模塊中，并對輸出的數(shù)據(jù)按照系統(tǒng)的要求進行相應(yīng)的截取，即完成了 PFIR濾波器模塊的設(shè)計。
將CIC、 CFIR、 PFIR三級濾波器進行級聯(lián)后即構(gòu)成了多速率濾波器系統(tǒng)。三級級聯(lián)抽取濾波器的幅頻特性如圖9所示。由圖9可見，在lMHz的信號通帶范圍內(nèi)，該抽取濾波器組具有良好的通帶特性，并且阻帶也具有非常好的衰減特性。
由于前面各級濾波器輸出信號的幅度都相對較低，所以在進行具體硬件實現(xiàn)時，系統(tǒng)在濾波器系統(tǒng)的輸出端設(shè)計增加了一個自動增益控制(AGC)部分，用于放大信號，增大輸出動態(tài)范圍。AGC部分包括一個移位器和一個乘法器。單通道數(shù)字下變頻系統(tǒng)的信號處理流程為-
ADC模塊對MIM0接收機接收端射頻處理模塊輸出的模擬中頻信號進行采樣，從而轉(zhuǎn)換為數(shù)字中頻信號，采樣頻率為100MHz,這樣的采樣率可以有效防止采樣后頻譜混疊的發(fā)生。
數(shù)字正交混頻器將ADC模塊輸出的數(shù)字中頻信號S(n)分別與數(shù)控振蕩器NCO產(chǎn)生的兩個正交數(shù)字本振序列cos(w。n)和sin(w。n)的進行混頻，實現(xiàn)IQ解調(diào)，生成I、 Q兩路正交基帶信號。
由于經(jīng)數(shù)字正交混頻輸出的數(shù)據(jù)流速率很高，導(dǎo)致后續(xù)的處理器處理速度跟不上，這就很有必要對數(shù)據(jù)流進行降采樣處理。數(shù)字抽取濾波器組CIC+CFIR+PFIR將數(shù)字正交混頻輸出的高速數(shù)字信號采樣率降低到盡可能低的符合后續(xù)處理器處理速度的采樣速率，再進行低通濾波處理，之后輸出的基帶信號就可以送到數(shù)字基帶信號處理模塊再作后續(xù)的解調(diào)、解碼、抗干擾、抗衰落、自適應(yīng)均衡等處理。其中CIC濾波器完成采樣率的8倍抽取及抗混疊濾波；CFIR濾波器用來實現(xiàn)對CIC濾波器通帶衰減的補償和抗混疊濾波，從而改善了系統(tǒng)的通帶特性，同時完成采樣率的2倍抽取；PFIR濾波器主要起到對信號的匹配和平滑作用，其在阻帶內(nèi)大幅度 的衰減特性對后續(xù)電路提供了足夠的阻帶衰減，基本避免了抽取后的混疊，起到提高處理性 能的作用，從而使得輸出的信號符合后續(xù)電路的需求，同時PFIR濾波器還完成了采樣率的2 倍抽取。PFIR濾波器的輸出再通過自動增益控制AGC部分，可以放大信號，增大系統(tǒng)動態(tài)輸出范圍。
本發(fā)明系統(tǒng)是基于軟件無線電技術(shù)，采用FPGA技術(shù)進行硬件設(shè)計及實現(xiàn)，因而對信號的 處理速度快，具有完全的實時性，并且具有很強的靈活性，當(dāng)系統(tǒng)工作條件變化時只需通過 軟件修改模塊參數(shù)即可，工作參數(shù)的配置也非常簡便，便于系統(tǒng)進行升級更新。經(jīng)過MIM0接 收機射頻模塊處理后的模擬中頻信號經(jīng)過本系統(tǒng)的處理后，變?yōu)榈退俚臄?shù)字基帶信號，再送 到基帶處理模塊進行后續(xù)處理，從而大大降低了對后續(xù)DSP處理器件的性能要求，便于MIM0 系統(tǒng)的實現(xiàn)和降低成本。通過時域仿真，可以査看數(shù)字下變頻處理系統(tǒng)的工作效果。將原始 信號時域波形與經(jīng)過數(shù)字下變頻處理后輸出的信號時域波形進行對比，可以驗證經(jīng)過MIMO實 時測試平臺接收機數(shù)字下變頻處理系統(tǒng)后輸出的信號比較準(zhǔn)確地恢復(fù)了原始信號，而且實現(xiàn) 了本發(fā)明系統(tǒng)所要求的32倍降采樣處理。 四.


圖1為本發(fā)明系統(tǒng)單個數(shù)字信號下變頻處理通道的結(jié)構(gòu)示意圖。
其中1、模數(shù)轉(zhuǎn)換器(ADC)， 2、數(shù)字正交混頻器，3、數(shù)字抽取濾波器組，4、數(shù)控振 蕩器，5、數(shù)字乘法器，6、 CIC抽取濾波器，7、 CFIR補償濾波器，8、 PFIR匹配濾波器，9、 CIC抽取濾波器，10、 CFIR補償濾波器，11、 PFIR匹配濾波器。
圖2是數(shù)控振蕩器NCO的結(jié)構(gòu)示意圖。
其中21、相位累加器，22、正弦查找表，23、余弦查找表。 圖3五級級聯(lián)CIC抽取濾波器的結(jié)構(gòu)示意圖。
其中12、加法器，13、 一階延時器，14,積分器(第一級)，15、積分器(第五級)， 16、差分器(第一級)，17、差分器(第五級)，18、 8倍采樣抽取器，19、 一階延時器，20、
加法器。
圖4是5級8倍CIC抽取濾波器幅頻特性曲線。由圖4可以看到，通過仿真得到的通帶容差值 約為-O. 67dB，采用5級CIC級聯(lián)時的旁瓣最小衰減約為67.32必。
圖5是CFIR補償濾波器雙精度浮點仿真模型的幅頻響應(yīng)圖，在圖中我們可以看到，在信 號通帶截止頻率lMHz處，通帶增益約為0.67dB，剛好可以補償CIC抽取濾波器在lMHz處引
入的通帶衰減。
圖6即為級聯(lián)后CFIR補償濾波器對CIC抽取濾波器的通帶頻譜補償效果國其中 一為 CIC抽取濾波器的幅頻響應(yīng)，+為0 11 補償濾波器的幅頻響應(yīng)，"^~為兩濾波器級聯(lián)后 的濾波器的幅頻響應(yīng)。由圖6可見，級聯(lián)后的濾波器在通帶lMHz范圍內(nèi)衰減基本為零，也就 是說CFIR補償濾波器的逆sine形通帶響應(yīng)很好地補償了由5級CIC抽取濾波器在通帶所引 入的sine形衰落，因而級聯(lián)濾波器系統(tǒng)的通帶特性得到補償而變優(yōu)。
圖7是CFIR補償濾波器浮點定點仿真模型幅頻響應(yīng)對比圖，由圖中可見，定點化后的幅 頻響應(yīng)會產(chǎn)生一定誤差，但是誤差主要產(chǎn)生在阻帶部分，通帶部分并未受到太大影響，因此 該誤差可以忽略不計，其補償效果仍有很好的性能。
圖8為PFIR匹配濾波器的定點仿真模型的幅頻響應(yīng)圖，在圖中我們可以看到，PFIR匹 配濾波器在lMHz的通頻帶內(nèi)有很好的平滑特性，具有相對較窄的過渡帶。
圖9是CIC、 CFIR、 PFIR三級級聯(lián)抽取濾波器的幅頻特性圖。由圖9可見，在lMHz的信號通帶范圍內(nèi)，該抽取濾波器組具有良好的通帶特性，并且阻帶也具有非常好的衰減特性。 五.
具體實施例方式
下面結(jié)合附圖和實施例對本發(fā)明做進一步說明，但不限于此。
實施例
本發(fā)明實施例如圖1-3所示，包括4個數(shù)字下變頻DDC(Digital Down Converter)模塊， 每個DDC模塊又包含4個獨立的數(shù)字信號下變頻處理通道，可實現(xiàn)多載波的接收；每個數(shù)字 信號下變頻處理通道由模數(shù)轉(zhuǎn)換器(ADC) 1、數(shù)字正交混頻器2和數(shù)字抽取濾波器組3組成， 其特征在于數(shù)字正交混頻器2由數(shù)控振蕩器4 (NC0)和兩路數(shù)字乘法器5組成，數(shù)控振蕩器 4分別和兩路數(shù)字乘法器5相連接；數(shù)字抽取濾波器組3為參數(shù)完全相同的兩組濾波器組成， 每組分別包括CIC抽取濾波器6、 CFIR補償濾波器7和PFIR匹配濾波器8，上述三濾波器依 次順序相連接；模數(shù)轉(zhuǎn)換器1的輸出端分別和數(shù)字正交混頻器2中兩路數(shù)字乘法器5的輸入 端相連接；兩路數(shù)字乘法器5的輸出端分別和數(shù)字抽取濾波器組3中的兩組濾波器的輸入端 相連接，由兩組濾波器的輸出端輸出經(jīng)處理過的信號。
所述的數(shù)控振蕩器4是由相位累加器21、正弦查找表22和余弦査找表23連接而成，其 中在該系統(tǒng)中，步長即頻率控制字是根據(jù)所需輸出的正余弦波的頻率而事先設(shè)計好的一個 參數(shù)，作為相位累加器21的輸入，相位累加器21的輸出分別與正弦査找表22的輸入及余弦 查找表23的輸入相連，正弦查找表22的輸出即為正弦波sin(wcn)，余弦查找表23的輸出 即為余弦波cos(wcn)。
所述的CIC (積分梳狀)抽取濾波器6采用5級CIC抽取濾波器級聯(lián)結(jié)構(gòu)，以實現(xiàn)降低 旁瓣電平、提高阻帶抑制的作用，它包括5級積分器(第一級14-第五級15)、 5級差分器(第 一級16-第五級17)和一個8倍采樣抽取器18,其中，第五級積分器15的輸出與8倍采樣 抽取器18的輸入相連，8倍采樣抽取器18的輸出與第一級差分器16的輸入相連；單級積分 器的結(jié)構(gòu)為單級積分器的輸入直接連接到加法器12的一個輸入端上，加法器12的輸出連 接到一階延時器13的輸入上， 一階延時器13的輸出又連接到加法器12的另一個輸入端上， 加法器12的輸出即為單級積分器的輸出；單級差分器的結(jié)構(gòu)為單級差分器的輸入信號直接 連接到加法器20的一個輸入端，同時輸入信號乘以-1后連接到一階延時器19的輸入端，一 階延時器19的輸出端與加法器20的另一個輸入端相連接，加法器20的輸出即為單級差分器 的輸出。
權(quán)利要求
1、一種基于MIMO實時平臺的數(shù)字信號下變頻處理系統(tǒng)，包括4個數(shù)字下變頻DDC模塊，每個DDC模塊又包含4個獨立的數(shù)字信號下變頻處理通道，可實現(xiàn)多載波的接收；每個數(shù)字信號下變頻處理通道由模數(shù)轉(zhuǎn)換器、數(shù)字正交混頻器和數(shù)字抽取濾波器組組成，其特征在于數(shù)字正交混頻器由數(shù)控振蕩器和兩路數(shù)字乘法器組成，數(shù)控振蕩器分別和兩路數(shù)字乘法器相連接；數(shù)字抽取濾波器組為參數(shù)完全相同的兩組濾波器組成，每組分別包括CIC抽取濾波器、CFIR補償濾波器和PFIR匹配濾波器，上述三濾波器依次順序相連接；模數(shù)轉(zhuǎn)換器的輸出端分別和數(shù)字正交混頻器中兩路數(shù)字乘法器的輸入端相連接；兩路數(shù)字乘法器的輸出端分別和數(shù)字抽取濾波器組中的兩組濾波器的輸入端相連接，由兩組濾波器的輸出端輸出經(jīng)處理過的信號。
2、 如權(quán)利要求1所述的一種基于MIM0實時平臺的數(shù)字信號下變頻處理系統(tǒng)，其特征在 于所述的數(shù)控振蕩器是由相位累加器、正弦查找表和余弦査找表連接而成，其中系統(tǒng)中的步 長即頻率控制字是根據(jù)所需輸出的正余弦波的頻率而事先設(shè)計好的一個參數(shù)，作為相位累加 器的輸入，相位累加器的輸出分別與正弦査找表的輸入及余弦查找表的輸入相連，正弦査找 表的輸出即為正弦波sin(wcn)，余弦査找表的輸出即為余弦波cos(wcn)。
3、 如權(quán)利要求1所述的一種基于MIM0實時平臺的數(shù)字信號下變頻處理系統(tǒng)，其特征在 于所述的CIC抽取濾波器采用5級CIC濾波器級聯(lián)結(jié)構(gòu)，以實現(xiàn)降低旁瓣電平、提高阻帶抑 制的作用，它包括5級積分器、5級差分器和一個8倍采樣抽取器，其中第五級積分器的 輸出與8倍采樣抽取器的輸入相連，8倍采樣抽取器的輸出與第一級差分器的輸入相連；單 級積分器的結(jié)構(gòu)為單級積分器的輸入直接連接到加法器的一個輸入端上，加法器的輸出連 接到一階延時器的輸入上， 一階延時器的輸出又連接到加法器的另一個輸入端上，加法器的 輸出即為單級積分器的輸出；單級差分器的結(jié)構(gòu)為單級差分器的輸入信號直接連接到加法器的一個輸入端，同時輸入信號乘以-l后連接到一階延時器的輸入端， 一階延時器的輸出端 與加法器的另一個輸入端相連接，加法器的輸出即為單級差分器的輸出。
全文摘要
基于MIMO實時測試平臺的數(shù)字信號下變頻處理系統(tǒng)，屬數(shù)字信號處理技術(shù)領(lǐng)域。包括4個DDC模塊，每個DDC模塊又包含4個獨立的數(shù)字信號下變頻處理通道，每個通道由模數(shù)轉(zhuǎn)換器、數(shù)字正交混頻器和數(shù)字抽取濾波器組組成，數(shù)字正交混頻器由數(shù)控振蕩器和兩路乘法器組成，數(shù)控振蕩器分別和兩乘法器相連接；數(shù)字抽取濾波器組為參數(shù)完全相同的兩組濾波器組成，每組分別包括CIC抽取濾波器、CFIR補償濾波器和PFIR匹配濾波器，上述三濾波器依次順序相連接。該系統(tǒng)具有良好的擴展性、模塊化，可滿足實時和高速性能要求。
文檔編號H04L25/03GK101510756SQ20091001964
公開日2009年8月19日 申請日期2009年3月6日 優(yōu)先權(quán)日2009年3月6日
發(fā)明者宋文曈, 馬丕明 申請人:山東大學(xué)