專利名稱：幅度鍵控調(diào)制信號(hào)的解調(diào)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種幅度鍵控(ASK)調(diào)制信號(hào)的解調(diào)電路，具體涉及一種。
背景技術(shù)：
近年來(lái)，隨著兼容IS0-14443TYPE A的非接觸射頻卡應(yīng)用的擴(kuò)展，越來(lái)越多的領(lǐng)域 開(kāi)始使用這種類型的非接觸射頻卡，例如門禁，小額支付，交通，紀(jì)念品等。由于應(yīng)用領(lǐng)域 的擴(kuò)展，卡片的使用環(huán)境也變得多樣化，各種不同的讀卡機(jī)以及應(yīng)用環(huán)境對(duì)卡片的兼容性 能提出了很高的要求，這種要求轉(zhuǎn)化到芯片設(shè)計(jì)的角度來(lái)說(shuō)就是對(duì)芯片模擬前端設(shè)計(jì)的要 求，其中包括了對(duì)芯片端口特性，上電復(fù)位電平，整流電壓穩(wěn)定性，時(shí)鐘提取能力，信號(hào)解調(diào) 能力，返回調(diào)制深度等諸多方面的要求。本發(fā)明所涉及的，即是信號(hào)解調(diào)能力方面的內(nèi)容。 解調(diào)器在非接觸射頻卡前端中的作用在于從讀卡機(jī)發(fā)射的載波當(dāng)中分辨出幅度鍵控調(diào)制 方式所產(chǎn)生的凹槽，并將其轉(zhuǎn)化為數(shù)字電路可以辨別的數(shù)字信號(hào)，供后繼處理使用。由于解 調(diào)器承擔(dān)著讀卡機(jī)向卡方向的的信息辨別作用，所以其可靠的性能是對(duì)整個(gè)非接觸射頻卡 的性能來(lái)講是十分重要的。描述幅度鍵控調(diào)制信號(hào)解調(diào)電路的性能的參數(shù)主要有靜態(tài)功耗，解調(diào)速度，動(dòng)態(tài) 范圍，對(duì)信號(hào)邊沿敏感度，解調(diào)靈敏度，集成難以度等方面。由于這些參數(shù)是相互影響相互 制約的，所以采用一種折中的方案來(lái)獲得更高的整體性能是解調(diào)電路的設(shè)計(jì)難點(diǎn)。根據(jù)調(diào) 研的結(jié)果，圖1所示的R-C延遲式解調(diào)電路是一種典型的電路結(jié)構(gòu)。這種電路擁有結(jié)構(gòu)簡(jiǎn) 單，功耗低，解調(diào)靈敏度較高，易于集成等優(yōu)點(diǎn)，但是缺陷是在較大磁場(chǎng)條件下，解調(diào)電路會(huì) 出現(xiàn)嚴(yán)重的靈敏度降低甚至無(wú)法解調(diào)的情況。而在目前的市場(chǎng)應(yīng)用中，很多讀卡器由于空 間限制或小型化的原因，需要采用非常小的發(fā)射線圈，這會(huì)造成在貼近天線的近場(chǎng)區(qū)域的 磁場(chǎng)強(qiáng)度達(dá)到很大的數(shù)值，進(jìn)而使采用傳統(tǒng)R-C延遲式解調(diào)電路的卡片出現(xiàn)無(wú)法解調(diào)讀卡 機(jī)信號(hào)的情況出現(xiàn)，嚴(yán)重影響卡片使用的兼容性。為了保證卡片能在各種條件下都能正確 解調(diào)讀卡機(jī)信號(hào)，對(duì)解調(diào)電路必須具備高動(dòng)態(tài)范圍有明確的需求。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種幅度鍵控調(diào)制信號(hào)的解調(diào)電路，該解調(diào)電 路能解調(diào)高動(dòng)態(tài)范圍的幅度鍵控調(diào)制信號(hào)。為解決上述技術(shù)問(wèn)題，本發(fā)明的幅度鍵控調(diào)制信號(hào)的解調(diào)電路包含整流電路、遲 滯比較器、第一電阻、第二電阻、第三電阻、第一 MOS管、第二 MOS管、第三MOS管、第四MOS 管、第五MOS管、第六MOS管、第一電容和第二電容；第一電阻的一端連接整流電路的輸出 端，另一端連接第二電阻的一端，第二電阻的另一端接遲滯比較器的正輸入端；第一 MOS 管、第四MOS管、第五MOS管和第六MOS管的柵極均與各自的漏極相連接；第一 MOS管的漏 極接受外來(lái)電流源的輸入信號(hào)，其柵極同時(shí)連接第二 MOS管的柵極和第三MOS管的柵極，其 源極與第二 MOS管的源極和第三MOS管的源極相連接后接整流參考地；第四MOS管的漏極 接在第一電阻和第二電阻之間，其源極接第二 MOS管的漏極；第六MOS管的漏極接在第一電阻和第二電阻之間，其源極與第五MOS管的漏極相連接，第五MOS管的源極與第三MOS管 的漏極相連接；第三電阻的一端連接在第一電阻和第二電阻之間，另一端連接整流參考地； 第一電容的一端同時(shí)連接在遲滯比較器的負(fù)輸入端與所述第一電阻和第二電阻之間，另一 端連接整流參考地；第二電容的一端連接遲滯比較器的正輸入端，另一端連接整流參考地。與背景技術(shù)相比，本發(fā)明有以下優(yōu)點(diǎn)傳統(tǒng)的R-C延遲式解調(diào)電路在大磁場(chǎng)條件 下由于遲滯比較器不能正常工作，造成解調(diào)靈敏度降低甚至不能解調(diào)。而在本發(fā)明中，由 于兩個(gè)MOS管串組成的可變電阻在大場(chǎng)強(qiáng)條件下能夠調(diào)節(jié)輸入到遲滯比較器信號(hào)的電平， 使遲滯比較器始終工作在正常的狀態(tài)下，保證了解調(diào)電路在整個(gè)動(dòng)態(tài)范圍內(nèi)均能良好的工 作。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明圖1是傳統(tǒng)的的R-C延遲式解調(diào)電路的電路示意圖；圖2是本發(fā)明的幅度鍵控調(diào)制信號(hào)的解調(diào)電路的電路示意圖。實(shí)施方式本發(fā)明的幅度鍵控調(diào)制信號(hào)的解調(diào)電路(見(jiàn)圖2)，包含整流電路、遲滯比較器 CMPl、電阻 R1、電阻 R2、電阻 R3、MOS 管 Ml、MOS 管 M2、MOS 管 M3、MOS 管 M4、MOS 管 M5、MOS 管M6、電容Cl和電容C2 ；電阻Rl的一端連接整流電路的輸出端，另一端連接電阻R2的一 端，電阻R2的另一端接遲滯比較器的正輸入端；MOS管M1、M0S管M4、M0S管M5和MOS管M6 的柵極均與各自的漏極相連接；MOS管Ml的漏極接受外來(lái)電流源的輸入信號(hào)，其柵極同時(shí) 連接MOS管M2的柵極和MOS管M3的柵極，其源極與MOS管M2的源極和MOS管M3的源極相 連接后接整流參考地；MOS管M4的漏極接在電阻Rl和電阻R2之間，其源極接MOS管M2的 漏極；MOS管M6的漏極接在電阻Rl和電阻R2之間，其源極與MOS管M5的漏極相連接，MOS 管M5的源極與MOS管M3的漏極相連接；電阻R3的一端連接在電阻Rl和電阻R2之間，另 一端連接整流參考地；電容Cl的一端同時(shí)連接在遲滯比較器的負(fù)輸入端與電阻Rl和電阻 R2之間，另一端連接整流參考地；電容C2的一端連接遲滯比較器的正輸入端，另一端連接 整流參考地。本發(fā)明中的全橋整流電路RECl為可以實(shí)現(xiàn)全波整流的所有電路，而不局限于 一種特定的電路；電容Cl，電容C2的實(shí)現(xiàn)可以采用兼容CMOS工藝的任何種類的電容器；電 阻R1，電阻R2的實(shí)現(xiàn)也可以采用兼容CMOS工藝的任何種類的電阻；遲滯比較器CMPl可以 采用滿足遲滯量要求的任何結(jié)構(gòu)的遲滯比較器。MOS管(M3)的寬長(zhǎng)比大于MOS管(M2)的 寬長(zhǎng)比，而MOS管(M2)的寬長(zhǎng)比大于MOS管(Ml)的寬長(zhǎng)比。MOS管(M2)的寬長(zhǎng)比可為MOS 管(Ml)寬長(zhǎng)比的10-40倍，MOS管(M3)的寬長(zhǎng)比可為第一 MOS管(Ml)寬長(zhǎng)比的40-100 倍。一具體實(shí)施例中，該解調(diào)電路所用的元器件均集成在芯片上，所用的元器件的參 數(shù)可為該實(shí)施例中MOS管MUMOS管M2、M0S管M3、M0S管M4、M0S管M5和MOS管M6均為 NMOS 管，MOS 管■、]\ 5管112、]\ )5管13 的寬長(zhǎng)比分別為 2，40，100 ；MOS 管 M4、M0S 管 M5 和 MOS管M6的寬長(zhǎng)比均為10 ；電阻R1，電阻R2，電阻R3的電阻值分別為lOOKohm，200Kohm和 IOOKohm ；電容Cl，電容C2的電容值分別為1. 8pF和4. 7pF ；遲滯比較器CMPl的遲滯量為 80mV。
本發(fā)明的解調(diào)電路工作時(shí)，整流信號(hào)輸入端(即整流電路輸出端)接受來(lái)自整流 電路(該實(shí)施例中為全波整流器RECl，用于將交流信號(hào)轉(zhuǎn)化為直流信號(hào))的整流信號(hào)，偏置 電流輸入端連接IuA的電流輸入，該解調(diào)電路因得到整流信號(hào)和偏置電流而工作。全波整流器RECl整流輸出的信號(hào)從電阻Rl的左端輸入。在場(chǎng)強(qiáng)較小的情況下， 由MOS管M2，MOS管M4組成的MOS管串上端電壓沒(méi)有達(dá)到MOS管M2的飽和電壓與MOS管 M4的閾值電壓的和，MOS管M3，M0S管M5，M0S管M6組成的MOS管串上端電壓沒(méi)有達(dá)到MOS 管M3的飽和電壓，MOS管M5的閾值電壓以及MOS管M6的閾值電壓之和，所以這兩個(gè)MOS管 串在此時(shí)不起作用，檢波功能完全由電阻R3和電容Cl構(gòu)成的并聯(lián)網(wǎng)絡(luò)完成，這個(gè)檢波電路 可以看作一個(gè)的低通濾波器。經(jīng)過(guò)檢波后的信號(hào)一路直接送入遲滯比較器CMPl的負(fù)端，一 路經(jīng)過(guò)由電阻R2與電容C2所構(gòu)成的低通濾波器濾波后送入遲滯比較器CMPl的正端。由 于進(jìn)入遲滯比較器CMPl正端的信號(hào)與直接檢波得到的信號(hào)相比又經(jīng)過(guò)了一次低通濾波， 所以信號(hào)的變化相比直接檢波得到的信號(hào)有所延遲。在初始情況下，遲滯比較器CMPl的輸 出為低電平。在幅度鍵控的凹槽來(lái)到時(shí)，直接檢波得到的信號(hào)即遲滯比較器CMPl的負(fù)端電 壓會(huì)下降，而經(jīng)過(guò)低通濾波后的信號(hào)即遲滯比較器CMPl的正端電壓下降會(huì)有所延遲，所以 會(huì)造成此刻正端電壓高于負(fù)端電壓，解調(diào)輸出端呈現(xiàn)高電平，表示幅度鍵控的凹槽到來(lái)；在 幅度鍵控的凹槽恢復(fù)時(shí)，直接檢波得到的信號(hào)即遲滯比較器CMPl的負(fù)端電壓會(huì)上升，而經(jīng) 過(guò)低通濾波后的信號(hào)即遲滯比較器CMPl的正端電壓由于延遲依然維持在低電平，造成此 刻正端電壓低于負(fù)端電壓，解調(diào)輸出端呈現(xiàn)低電平，表示幅度鍵控凹槽結(jié)束，一個(gè)完整的解 調(diào)過(guò)程完成。隨著場(chǎng)強(qiáng)的上升，由MOS管M2，M0S管M4組成的MOS管串上端電壓會(huì)逐漸升高，當(dāng) 電壓升高到大于MOS管M2的飽和電壓與MOS管M4的閾值電壓的和，該MOS管串將導(dǎo)通，其 導(dǎo)通電流受MOS管M2控制，而MOS管Ml和MOS管M2組成了電流鏡結(jié)構(gòu)，由于MOS管M2的 寬長(zhǎng)比是MOS管Ml寬長(zhǎng)比的20倍，所以此時(shí)流過(guò)MOS管M2漏極和源級(jí)之間的電流為20uA。 這樣會(huì)在第一電阻Rl上造成額外的壓降，使MOS管串上端的電平依然維持在較低的水平， 從而保證遲滯比較器的正常工作。隨著場(chǎng)強(qiáng)進(jìn)一步上升，整流輸入信號(hào)的驅(qū)動(dòng)進(jìn)一步加強(qiáng)，MOS管串上端的電壓會(huì)繼 續(xù)上升，當(dāng)該電壓大于MOS管M3的飽和電壓，MOS管M5的閾值電壓以及MOS管M6的閾值 電壓之和時(shí)，由MOS管M3，MOS管M5以及MOS管M6組成的MOS管串開(kāi)始導(dǎo)通，其導(dǎo)通電流 受MOS管M3控制，而MOS管Ml和MOS管M3組成了電流鏡結(jié)構(gòu)，由于MOS管M3的寬長(zhǎng)比是 MOS管Ml寬長(zhǎng)比的50倍，所以此時(shí)流過(guò)MOS管M3漏極和源級(jí)之間的電流為50uA，加上由 MOS管M2，M0S管M4組成的MOS管串上導(dǎo)通的20uA電流，總的導(dǎo)通電流會(huì)達(dá)到70uA。由于 有電阻Rl的存在，70uA的泄電流足以在大場(chǎng)強(qiáng)條件下將兩個(gè)MOS管串上端的電壓維持在 MOS管M3的飽和電壓，MOS管M5的閾值電壓以及MOS管M6的閾值電壓之和的水平上，這個(gè) 電平通常低于遲滯比較器CMPl所能工作的最大共模電平。這保證了在一個(gè)大動(dòng)態(tài)范圍區(qū) 間里，輸入到遲滯比較器CMPl中的電平均能維持其正常工作。除了上述的作用以外，兩個(gè)MOS管串的作用還在于，在大場(chǎng)強(qiáng)條件下，幅度鍵控的 產(chǎn)生的凹槽會(huì)使兩個(gè)MOS管串上端的電平下降，而由于MOS管串的泄流作用，電平下降的 斜率增大，客觀上降低了遲滯比較器CMPl分辨正、負(fù)輸入端電平差異的難度，而隨著電壓 的下降，MOS管M3, MOS管M5以及MOS管M6組成的MOS管串禾P MOS管M2, MOS管M4組成的MOS管串相繼停止泄流，這將防止輸入到遲滯比較器CMPl的信號(hào)過(guò)低，低于遲滯比較器 CMPl的最低工作電平而失效。綜上，本實(shí)施例能通過(guò)簡(jiǎn)單的電路實(shí)現(xiàn)在大動(dòng)態(tài)范圍內(nèi)對(duì)幅度鍵控信號(hào)的正確解 調(diào)，本發(fā)明的解調(diào)電路具有優(yōu)良的性能現(xiàn)以比較采用0. 18um CMOS工藝制造的本實(shí)例的 解調(diào)電路與具有相同制造工藝的傳統(tǒng)解調(diào)電路之間的性能比較說(shuō)明之。由表1可以看出， 在相同的制造工藝下，本實(shí)施例的解調(diào)器在很寬的載波幅度內(nèi)具有優(yōu)良的解調(diào)能力，同時(shí) 依然保留了傳統(tǒng)解調(diào)器功耗低，集成面積小的優(yōu)點(diǎn)。和傳統(tǒng)解調(diào)器相比，適合更為復(fù)雜苛刻 的解調(diào)環(huán)境。表 權(quán)利要求
1.一種幅度鍵控調(diào)制信號(hào)的解調(diào)電路，包含整流電路和遲滯比較器，其特征在于所 述解調(diào)電路還包含第一電阻(R1)、第二電阻(R2)、第三電阻(R3)、第一 MOS管(Ml)、第二 MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、第一電 容(Cl)和第二電容(以)；所述第一電阻的一端連接所述整流電路的輸出端，另一端連接所 述第二電阻的一端，所述第二電阻的另一端接所述遲滯比較器的正輸入端；所述第一 MOS 管(Ml)、第四MOS管(M4)、第五MOS管(M5)和第六MOS管(M6)的柵極均與各自的漏極相 連接；所述第一 MOS管(Ml)的漏極接受外來(lái)電流源的輸入信號(hào)，其柵極同時(shí)連接所述第二 MOS管(M2)的柵極和第三MOS管(M3)的柵極，其源極與所述第二 MOS管(M2)的源極和第 三MOS管(ΙΟ)的源極相連接后接整流參考地；所述第四MOS管(M4)的漏極接在所述第一 電阻(Rl)和第二電阻(R2)之間，其源極接所述第二 MOS管(M2)的漏極；所述第六MOS管 (M6)的漏極接在所述第一電阻和第二電阻之間，其源極與所述第五MOS管(M5)的漏極相連 接，所述第五MOS管(M5)的源極與所述第三MOS管(M3)的漏極相連接；所述第三電阻(R3) 的一端連接在所述第一電阻(Rl)和所述第二電阻(似)之間，另一端連接整流參考地；所述 第一電容(Cl)的一端同時(shí)連接在所述遲滯比較器的負(fù)輸入端與所述第一電阻(Rl)和所述 第二電阻(似)之間，另一端連接整流參考地；所述第二電容(以)的一端連接所述遲滯比較 器的正輸入端，另一端連接整流參考地；所述第三MOS管(Μ3)的寬長(zhǎng)比大于所述第二 MOS 管(Μ2)的寬長(zhǎng)比，而所述第二 MOS管(Μ2)的寬長(zhǎng)比大于所述第一 MOS管(Ml)的寬長(zhǎng)比。
2.根據(jù)權(quán)利要求1所述的解調(diào)電路，其特征在于所述整流電路為全橋整流電路。
3.根據(jù)權(quán)利要求1所述的解調(diào)電路，其特征在于所述第一MOS管(Ml)、第MOS管 (M2)、第三MOS管(M3)、第四MOS管(M4)、第MOS管(M5)和第六MOS管(M6)為NMOS管，所 述第二 MOS管(M2)的寬長(zhǎng)比是所述第一 MOS管(Ml)寬長(zhǎng)比的10-40倍，所述第三MOS管 (M3)的寬長(zhǎng)比是所述第一 MOS管(Ml)寬長(zhǎng)比的40-100倍。
4.根據(jù)權(quán)利要求3所述的解調(diào)電路，其特征在于所述第MOS管(M2)的寬長(zhǎng)比是所述 第一 MOS管(Ml)寬長(zhǎng)比的20倍，所述第三MOS管(M3)的寬長(zhǎng)比是所述第一 MOS管(Ml) 寬長(zhǎng)比的50倍。
全文摘要
本發(fā)明公開(kāi)了一種幅度鍵控調(diào)制信號(hào)的解調(diào)電路。在該解調(diào)電路包括整流電路、遲滯比較器CMP1、電阻R1、電阻R2、電阻R3、MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5、MOS管M6、電容C1和電容C2，其組成了兩個(gè)MOS管串的結(jié)構(gòu)。由于本發(fā)明的解調(diào)電路中兩個(gè)MOS管串組成的可變電阻在大場(chǎng)強(qiáng)條件下能夠調(diào)節(jié)輸入到遲滯比較器信號(hào)的電平，使遲滯比較器始終工作在正常的狀態(tài)下，保證了解調(diào)電路在整個(gè)動(dòng)態(tài)范圍內(nèi)均能良好的工作。
文檔編號(hào)H04L27/06GK102111108SQ200910202020
公開(kāi)日2011年6月29日 申請(qǐng)日期2009年12月24日 優(yōu)先權(quán)日2009年12月24日
發(fā)明者倪昊, 景一歐, 陳永耀 申請(qǐng)人:上海華虹集成電路有限責(zé)任公司