專利名稱：Cmos攝像頭轉(zhuǎn)接裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種電路轉(zhuǎn)接裝置，具體的說是一種CMOS攝像頭轉(zhuǎn)接裝置。
背景技術(shù)：
由于CMOS攝像頭接口比較統(tǒng)一，而CPU外擴(kuò)接口也比較統(tǒng)一。但是由于兩方面的 原因使得CPU不能和CMOS攝像頭進(jìn)行直接連接首先由于他們在時序上并不匹配，如果想 利用CPU直接對CMOS攝像頭數(shù)據(jù)進(jìn)行采集的話，就必須讓CPU產(chǎn)生完全滿足CMOS攝像頭時 序要求的信號，這樣會嚴(yán)重浪費(fèi)CPU的利用率，導(dǎo)致CPU無法進(jìn)行其他工作；其次由于CMOS 攝像頭采集的數(shù)據(jù)量非常巨大，在視頻信號進(jìn)行存儲或者傳輸之前一般會將視頻信號進(jìn)行 壓縮，以便節(jié)省存儲空間或者減少傳輸時間，所以視頻的數(shù)據(jù)量也制約CPU的性能。

發(fā)明內(nèi)容本實(shí)用新型的技術(shù)任務(wù)是解決現(xiàn)有技術(shù)的不足，提供一種可提高CPU利用率和視 頻質(zhì)量的CMOS攝像頭轉(zhuǎn)接裝置。 本實(shí)用新型的技術(shù)方案是按以下方式實(shí)現(xiàn)的，該CMOS攝像頭轉(zhuǎn)接裝置，包括CPU、 CMOS攝像頭，CMOS攝像頭與CPU之間連接有FPGA芯片(Field-Programmable Gate Array 的縮寫，即現(xiàn)場可編程門陣列)。 本實(shí)用新型與現(xiàn)有技術(shù)相比所產(chǎn)生的有益效果是 本CMOS攝像頭轉(zhuǎn)接裝置，在攝像頭與CPU之間設(shè)置有FPGA，產(chǎn)生了完全滿足CMOS 攝像頭時序要求的序號，降低了 CPU的利用率；并且在視頻信號進(jìn)行存儲或者傳輸前進(jìn)行 預(yù)壓縮，這樣使得CPU利用率和視頻信號的質(zhì)量得到了很大的提高。

附圖1是本實(shí)用新型的結(jié)構(gòu)框圖。
附圖中的標(biāo)記分別表示 1、 CPU, 2、 FPGA芯片，3、 CMOS攝像頭，4、數(shù)據(jù)信號，5、讀寫信號，6、控制信號。
具體實(shí)施方式
以下結(jié)合附圖對本實(shí)用新型的CMOS攝像頭轉(zhuǎn)接裝置作以下詳細(xì)說明。 如附圖1所示，該CMOS攝像頭轉(zhuǎn)接裝置，包括CPU1、CM0S攝像頭3， CMOS攝像頭3 與CPUl之間連接有FPGA芯片2 (Field-Programmable Gate Array的縮寫，即現(xiàn)場可編程門 陣列)。FPGA芯片2作為轉(zhuǎn)接平臺， 一方面CPU1產(chǎn)生的讀寫信號5或數(shù)據(jù)信號4經(jīng)過FPGA 芯片2，產(chǎn)生完全滿足CMOS攝像頭3時序要求的控制信號6或數(shù)據(jù)信號4來對攝像頭信號 進(jìn)行采集，并且將采集到的視頻數(shù)據(jù)變成CPU1所能接收的數(shù)據(jù)信號4，另一方面FPGA芯片 2將大數(shù)據(jù)量的視頻數(shù)據(jù)信號4進(jìn)行預(yù)壓縮，然后對其進(jìn)行傳輸和顯示，這樣就會使得CPU1 的利用率和視頻信號的質(zhì)量得到了很大的提高。
權(quán)利要求CMOS攝像頭轉(zhuǎn)接裝置，包括CPU、CMOS攝像頭，其特征在于CPU與CMOS攝像頭之間連接有FPGA芯片。
專利摘要本實(shí)用新型提供一種CMOS攝像頭轉(zhuǎn)接裝置，屬于一種電路轉(zhuǎn)接裝置，其結(jié)構(gòu)包括CPU、CMOS攝像頭，其特征在于CPU與CMOS攝像頭之間連接有FPGA芯片。該新型CMOS攝像頭轉(zhuǎn)接裝置和現(xiàn)有技術(shù)相比，設(shè)計(jì)合理，提高CPU的利用率和視頻信號的質(zhì)量。
文檔編號H04N5/225GK201444661SQ20092002669
公開日2010年4月28日 申請日期2009年6月5日 優(yōu)先權(quán)日2009年6月5日
發(fā)明者李偉 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公