專利名稱：數字直放站系統(tǒng)及其衰減裝置的制作方法
技術領域：
本實用新型涉及移動通信技術領域，特別涉及一種應用于數字直放站系統(tǒng)的衰減
裝置以及數字直放站系統(tǒng)。
背景技術：
在現有的數字直放站系統(tǒng)中，以RRU(Radio Remote Unit,射頻拉遠單元)為例，其 發(fā)射鏈路主要由FPGA (Field Programmable Gate Array,現場可編程門陣列)、DAC (數模 轉換器)、變頻器以及功放組成，其中，FPGA用于完成基帶信號的成形以及內插功能，DAC用 于把數字信號轉變?yōu)槟M中頻信號，功放用來完成功率的放大功能。在這種發(fā)射鏈路結構 中，當發(fā)射鏈路中的FPGA產生的數字信號幅度過大時，將會導致DAC的輸出在產生飽和的 同時產生大量的雜散，經過功放放大后會干擾正常的通信。 現有技術中為了改善上述由于FPGA產生的數字信號幅度過大所產生的DAC輸出 飽和的問題，是在功放模塊中增加輸入ALC(Automatic level control,自動電平控制)電 路，以防止功放的輸出功率過大，然而，由于在DAC輸出時數字域已經飽和，DAC輸出的信號 的功率過大，輸出的頻譜已經失真，產生了雜散，在功放模塊內部增加的ALC電路雖然能夠 保證功放工作在線性區(qū)域內，但是卻無法消除DAC輸出的信號的雜散，影響后續(xù)的通信性
實用新型內容針對上述現有技術中所存在的問題，本實用新型的目的在于提供一種應用于數字 直放站系統(tǒng)的衰減裝置以及數字直放站系統(tǒng)，其可以有效防止由于DAC的輸出飽和而產生 的雜散。 為達到上述目的，本實用新型采用以下技術方案 —種衰減裝置，包括 與多載波基帶源連接的延遲單元和功率統(tǒng)計器，與中央處理器連接的門限/定時 設置單元，與所述功率統(tǒng)計器、所述門限/定時設置單元連接的衰減系數產生器，以及分別 與所述延遲單元的輸出端、所述衰減系數產生器的輸出端以及數模轉換器的輸入端連接的 乘法器，所述門限/定時設置單元接受所述中央處理器的控制設置數字域功率高門限值、 數字域功率低門限值，所述衰減系數產生器根據所述數字域平均功率以及所述數字域功率 高門限值、數字域功率低門限值產生衰減系數。
—種數字直放站系統(tǒng)，包括位于發(fā)射鏈路上的衰減裝置，所述衰減裝置包括 與多載波基帶源連接的延遲單元和功率統(tǒng)計器，與中央處理器連接的門限/定時
設置單元，與所述功率統(tǒng)計器、所述門限/定時設置單元連接的衰減系數產生器，以及分別
與所述延遲單元的輸出端、所述衰減系數產生器的輸出端以及數模轉換器的輸入端連接的
乘法器，所述門限/定時設置單元接受所述中央處理器的控制設置數字域功率高門限值、
數字域功率低門限值，所述衰減系數產生器根據所述數字域平均功率以及所述數字域功率
3高門限值、數字域功率低門限值產生衰減系數。 根據上述本實用新型的方案，衰減系數產生器可以根據所述功率統(tǒng)計器計算的數 字域平均功率以及所述門限/定時設置單元設置的數字域功率高門限值、數字域功率低門 限值產生衰減系數，在所統(tǒng)計的數字域平均功率高于數字域高門限值時，產生衰減系數，將 該衰減系數與原下行數字信號相乘，以對原下行數字信號進行衰減，并將衰減后的下行數 字信號送入數模轉換器，從而可以使得送入數模轉換器的信號的幅度小于門限值，有效防 止數模轉換器輸出由于飽和而產生的雜散，保證通信性能。
圖1是本實用新型應用于數字直放站系統(tǒng)的衰減裝置實施例一的結構示意圖； 圖2是本實用新型應用于數字直放站系統(tǒng)的衰減裝置實施例二的結構示意圖； 圖3是本實用新型應用于數字直放站系統(tǒng)的衰減裝置實施例三的結構示意圖。
具體實施方式以下針對本實用新型的應用于數字直放站系統(tǒng)的衰減裝置的各具體實施例進行
詳細描述。 實施例一 參見圖1所示，是本實用新型的應用于數字直放站系統(tǒng)的衰減裝置實施例一的結 構示意圖，其具體包括 與多載波基帶源101連接、用于對下行數字信號進行延時的延遲單元103 ; 與多載波基帶源101連接、用于計算所述下行數字信號的數字域平均功率的功率 統(tǒng)計器106 ; 與CPU (central processing unit,中央處理器)102連接的門限/定時設置單元 105，該門限/定時設置單元105接受所述CPU102的控制設置數字域功率高門限值、數字域 功率低門限值； 與功率統(tǒng)計器106、門限/定時設置單元105連接的衰減系數產生器107，該衰減 系數產生器107根據功率統(tǒng)計器106計算的數字域平均功率以及門限/定時設置單元105 設置的數字域功率高門限值、數字域功率低門限值產生衰減系數； 以及與延遲單元103的輸出端、衰減系數產生器107的輸出端以及數模轉換器108 的輸入端連接的乘法器104。 根據上述本實施例中的方案，在傳輸下行數字信號時，功率統(tǒng)計器106計算該下 行數字信號的數字域平均功率，衰減系數產生器107根據該數字域平均功率以及門限/定 時設置的單元105設置的數字域功率高門限值、數字域功率低門限值確定需要對信號進行 衰減的衰減系數，并通過乘法器104將衰減系數與延時后的下行數字信號相乘后實現對下 行數字信號的衰減，以使送入數模轉換器的信號的幅度限定在一定的范圍內，防止數模轉 換器輸出飽和產生雜散。 其中，上述多載波基帶源IOI接收基站產生的下行基帶信號；門限/定時設置單 元105根據CPU102的控制設置數字域功率高門限值、數字域功率低門限值以及定時長度， 該數字域功率高門限值、數字域功率低門限值以及定時長度根據該裝置所應用的系統(tǒng)的不同，可以有不同的設定。 功率統(tǒng)計器106實時統(tǒng)計下行數字信號的數字域平均功率，其可以根據下述公 式進行計算數字域平均功率，根據應用選擇及需要的不同，也可以采用其他的公式進行計 算 ^ i(輔
A" 其中，I表示下行數字信號的I路信號的當前信號幅度，Q表示下行數字信號的Q 路信號的當前信號幅度，N、 k為整數，N表示計算數字域平均功率時所采用的時間長度，即 計算該當前功率時所采用的采樣點的總個數，k表示第k個采樣點。 衰減系數產生器107將功率統(tǒng)計器106計算的數字域平均功率與門限/定時設置 單元105設置的數字域功率高門限值、數字域功率低門限值進行比較，并根據比較結果確 定要產生的衰減系數ATT，衰減系數的單位是dB，具體可以是 當數字域平均功率大于數字域功率高門限值時，產生衰減系數ATT，且該ATT二數 字域平均功率-數字域功率高門限值，并可以同時初始化定時器，即重新以當前時間點為 起點計算數字域平均功率； 當數字域平均功率小于或者等于數字域功率高門限值且大于或者等于數字域功 率低門限值時，維持當前衰減系數不變，并可以同時初始化定時器，即重新以當前時間點為 起點計算數字域平均功率； 當在定時長度內的數字域平均功率小于數字域功率低門限值時，將衰減系數設為 0dB，不衰減信號。 根據應用需要的不同，根據數字域平均功率以及設定的數字域功率高門限值和數 字域功率低門限值，也可以采用其他的方式確定衰減系數，在此不予多加贅述。 由于功率統(tǒng)計器在計算數字域平均功率時需要一定的時間，從而會造成一定的延 時，因此，需要將多載波基帶源101接收的下行基帶信號經過延遲單元103延時一段時間后 再與衰減系數產生器產生的衰減系數相乘，相乘后所得結果再進入數模轉換器108，經過數 模轉換器108轉換后的信號經過功放放大后通過天線發(fā)射出去。 根據上述本實用新型的裝置，其通過衰減系數產生器產生衰減系數，將該衰減系
數與原下行數字信號相乘，可以對原下行數字信號進行衰減，并將衰減后的下行數字信號
輸入數模轉換器，從而可以使送入數模轉換器的信號的幅度小于門限值，防止并避免了數
模轉換器輸出由于飽和而產生的雜散，數模轉換器轉換后的信號經過功放放大后不會干擾
正常的通信，保證了通信質量，提高了系統(tǒng)穩(wěn)定性，且設計簡單、成本低。
實施例二 參加圖2所示，是本實用新型的防止DAC輸出飽和產生雜散的裝置實施例二的結 構示意圖，本實施例中，與上述實施例一的不同之處主要在于，本實施例中的裝置還包括連 接在乘法器與數模轉換器之間的數字上變頻器。 如圖2所示，其具體包括 與多載波基帶源201連接、用于對下行數字信號進行延時的延遲單元203 ; 與多載波基帶源201連接、用于計算下行數字信號的數字域平均功率的功率統(tǒng)計器206 ; 與CPU202連接的門限/定時設置單元205，該門限/定時設置單元205接受所述 CPU202的控制設置數字域功率高門限值、數字域功率低門限值； 與功率統(tǒng)計器206、門限/定時設置單元205連接的衰減系數產生器207，該衰減
系數產生器207根據功率統(tǒng)計器206計算的數字域平均功率以及門限/定時設置單元205
設置的數字域功率高門限值、數字域功率低門限值產生衰減系數； 與延遲單元203、衰減系數產生器207連接的乘法器204 ; 連接于乘法器204與數字上變頻器209之間的數字上變頻器209。 在本實施例中，通過乘法器204將原下行數字信號與衰減系數相乘得到衰減后的
下行數字信號后，先由數字上變頻器209進行數字上變頻處理，再將數字上變頻處理后的
信號送入數模轉換器208進行數模轉換操作。 本實施例中的其他技術特征與上述實施例一中的相同，在此不予贅述。 實施例三 參加圖3所示，是本實用新型的防止DAC輸出飽和產生雜散的裝置實施例三的結 構示意圖，本實施例中，與上述實施例一的不同之處主要在于，本實施例中的裝置還包括連 接在多載波基帶源、延遲單元與功率統(tǒng)計器之間的數字上變頻器。 如圖3所示，其具體包括 與多載波基帶源301連接的數字上變頻器309 ; 與數字上變頻器309的輸出端連接的延遲單元303和功率統(tǒng)計器306 ; 與CPU302連接的門限/定時設置單元305 ; 與功率統(tǒng)計器306、門限/定時設置單元305連接的衰減系數產生器307 ; 連接于延遲單元303、衰減系數產生器307以及數模轉換器308之間的乘法器
304。 在本實施例中，在通過多載波基帶源301接收到下行數字信號后，先由數字上變 頻器309進行數字上變頻處理，再對數字上變頻處理后的信號的功率進行統(tǒng)計、確定衰減 系數進行衰減等操作，進行幅度控制。 本實施例中的其他技術特征與上述實施例一中的相同，在此不予贅述。 上述本實用新型的衰減裝置，可應用于數字直放站系統(tǒng)，還可以用于其他的可能
會出現由于DAC輸出飽和而產生雜散的系統(tǒng)，以有效地防止由于DAC輸出飽和而產生的雜
散，據此，本實用新型還提供一種數字直放站系統(tǒng)，該系統(tǒng)的發(fā)射鏈路上包括上述本實用新
型的衰減裝置，該裝置的具體結構可如上述各實施例中所述，在此不予多加贅述。 以上所述的本實用新型實施方式，僅僅是對其中的幾種具體實施方式
的詳細說
明，并不構成對本實用新型保護范圍的限定。任何在本實用新型的精神和原則之內所作的
修改、等同替換和改進等，均應包含在本實用新型的權利要求保護范圍之內。
權利要求一種用于數字直放站的衰減裝置，其特征在于，包括與多載波基帶源連接的延遲單元和功率統(tǒng)計器，與中央處理器連接的門限/定時設置單元，與所述功率統(tǒng)計器、所述門限/定時設置單元連接的衰減系數產生器，以及分別與所述延遲單元的輸出端、所述衰減系數產生器的輸出端以及數模轉換器的輸入端連接的乘法器，所述門限/定時設置單元接受所述中央處理器的控制設置數字域功率高門限值、數字域功率低門限值，所述衰減系數產生器根據所述數字域平均功率以及所述數字域功率高門限值、數字域功率低門限值產生衰減系數。
2. 根據權利要求1所述的衰減裝置，其特征在于，還包括與所述多載波基帶源、所述 延遲單元的輸入端與所述功率統(tǒng)計器的輸入端連接的數字上變頻器。
3. 根據權利要求1所述的衰減裝置，其特征在于，還包括連接于所述乘法器與所述數 模轉換器之間的數字上變頻。
4. 一種數字直放站系統(tǒng)，包括位于發(fā)射鏈路上的衰減裝置，其特征在于，所述衰減裝置 包括與多載波基帶源連接的延遲單元和功率統(tǒng)計器，與中央處理器連接的門限/定時設置 單元，與所述功率統(tǒng)計器、所述門限/定時設置單元連接的衰減系數產生器，以及分別與所 述延遲單元的輸出端、所述衰減系數產生器的輸出端以及數模轉換器的輸入端連接的乘法 器，所述門限/定時設置單元接受所述中央處理器的控制設置數字域功率高門限值、數字 域功率低門限值，所述衰減系數產生器根據所述數字域平均功率以及所述數字域功率高門 限值、數字域功率低門限值產生衰減系數。
5. 根據權利要求5所述的數字直放站系統(tǒng)，其特征在于，還包括與所述多載波基帶 源、所述延遲單元的輸入端與所述功率統(tǒng)計器的輸入端連接的數字上變頻器。
6. 根據權利要求5所述的數字直放站系統(tǒng)，其特征在于，還包括連接于所述乘法器與 所述數模轉換器之間的數字上變頻器。
專利摘要一種應用于數字直放站系統(tǒng)的衰減裝置及數字直放站系統(tǒng)，該裝置包括與多載波基帶源連接的延遲單元和功率統(tǒng)計器，與功率統(tǒng)計器連接的衰減系數產生器，與衰減系數產生器連接的門限/定時設置單元，以及連接于延遲單元、衰減系數產生器以及數模轉換器之間的乘法器，衰減系數產生器根據功率統(tǒng)計器計算的數字域平均功率以及門限/定時設置單元設置的數字域功率高門限值、數字域功率低門限值產生衰減系數，將該衰減系數與原下行數字信號相乘，以對原下行數字信號進行衰減，并將衰減后的下行數字信號送入數模轉換器，從而可以使得送入數模轉換器的信號的幅度小于門限值，有效防止數模轉換器輸出由于飽和而產生的雜散，確保通信性能。
文檔編號H04W88/08GK201450597SQ20092005148
公開日2010年5月5日 申請日期2009年2月20日 優(yōu)先權日2009年2月20日
發(fā)明者羅漫江, 胡應添, 許景兆 申請人:京信通信系統(tǒng)(中國)有限公司