專利名稱：一種數(shù)字電視psi/si信息發(fā)包系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種數(shù)字電視PSI/SI信息發(fā)包系統(tǒng)及方法。
背景技術(shù)：
在嵌入式系統(tǒng)應(yīng)用在數(shù)字電視前端設(shè)備時(shí)，對(duì)節(jié)目信息及PSI/SI的處理和轉(zhuǎn)發(fā) 通常是采用處理器即CPU來處理和分析，由于在機(jī)器工作時(shí)會(huì)有大量的信息需要處理，這 就給嵌入式處理器帶來很高的負(fù)荷，尤其是在發(fā)送這些信息時(shí)，CPU從中斷到發(fā)送存在一定 的延遲，尤其是在搶先多任務(wù)機(jī)制的操作系統(tǒng)中，CPU的任務(wù)切換時(shí)存在時(shí)間的不精確問 題，給PSI/SI信息發(fā)送間隔和精確度造成影響，造成大量的PSI/SI信息發(fā)送時(shí)不能達(dá)到實(shí) 時(shí)，也給節(jié)目流的PCR調(diào)整造成一定的影響和干擾，更會(huì)引起PSI/SI的發(fā)送間隔精度，比如 在加擾節(jié)目過程中的ECM、EMM、CAT表精度不精確，會(huì)造成加擾混亂現(xiàn)象。

發(fā)明內(nèi)容
為了解決現(xiàn)有的嵌入式系統(tǒng)通過CPU來發(fā)送PSI/SI信息而造成CPU負(fù)荷過大，影 響其處理其他任務(wù)的技術(shù)問題，本發(fā)明提供一種可有效解決CPU在發(fā)送PSI/SI信息時(shí)負(fù)荷 過大，使PSI/SI信息能夠嚴(yán)格按照發(fā)送間隔標(biāo)準(zhǔn)發(fā)送的技術(shù)方案。為了實(shí)現(xiàn)上述技術(shù)效果，本發(fā)明采用的技術(shù)方案是一種數(shù)字電視PSI/SI信息發(fā) 包系統(tǒng)，包括CPU、TS流輸出通道，其還包括寫緩沖控制模塊，發(fā)包定時(shí)控制模塊，端口輪 詢控制模塊、合路緩沖與連續(xù)性計(jì)數(shù)處理模塊、系統(tǒng)主控模塊和SDRAM，其中寫緩沖控制模塊通過CPU片內(nèi)總線接口與CPU連接，并連接至發(fā)包定時(shí)控制模塊， 以接收并暫存CPU所要發(fā)送的數(shù)據(jù)包，同時(shí)記錄數(shù)據(jù)包的屬性資料，同時(shí)根據(jù)屬性資料計(jì) 算數(shù)據(jù)包將要儲(chǔ)存于SDRAM的地址并進(jìn)行記錄；發(fā)包定時(shí)控制模塊通過CPU片內(nèi)總線接口與CPU連接，并與外部時(shí)鐘信號(hào)模塊相 連接，在時(shí)鐘信號(hào)的驅(qū)動(dòng)下，根據(jù)CPU的數(shù)據(jù)傳輸請(qǐng)求來產(chǎn)生數(shù)據(jù)包發(fā)送請(qǐng)求，并記錄來自 寫緩沖控制模塊的數(shù)據(jù)包將要儲(chǔ)存于SDRAM的存儲(chǔ)地址；端口輪詢控制模塊與發(fā)包定時(shí)控制模塊相連接，以調(diào)度發(fā)包定時(shí)控制模塊的數(shù)據(jù) 包發(fā)送請(qǐng)求同時(shí)讀取數(shù)據(jù)包存儲(chǔ)地址并發(fā)送請(qǐng)求；合路緩沖與連續(xù)性計(jì)數(shù)處理模塊與TS流輸出通道相連接，以實(shí)現(xiàn)數(shù)據(jù)包的合路 并發(fā)送；及系統(tǒng)主控模塊分別與寫緩沖控制模塊、發(fā)包定時(shí)控制模塊、端口輪詢控制模塊和 合路緩沖、連續(xù)性計(jì)數(shù)處理模塊相連接，并通過SDRAM控制器與SDRAM通信，用于控制查詢 寫緩沖控制模塊的狀態(tài)，當(dāng)收到CPU通過寫緩沖控制模塊所傳輸來的數(shù)據(jù)包寫請(qǐng)求時(shí)，將 寫緩沖控制模塊中的數(shù)據(jù)包通過SDRAM控制器寫入SDRAM中的相應(yīng)地址，當(dāng)收到發(fā)包定時(shí) 控制模塊的發(fā)送請(qǐng)求時(shí)，通過SDRAM控制器提取SDRAM中所存儲(chǔ)的數(shù)據(jù)包，并將數(shù)據(jù)包發(fā)送 至合路緩沖與連續(xù)性計(jì)數(shù)處理模塊，以實(shí)現(xiàn)SDRAM調(diào)度。上述的一種數(shù)字電視PSI/SI信息發(fā)包系統(tǒng)，其所述的寫緩沖控制模塊包括包屬性寄存器、寫緩沖寄存器和地址映射表模塊，所述的包屬性寄存器和寫緩沖寄存器分別通 過CPU接口連接至CPU，包屬性寄存器接收CPU所發(fā)送的數(shù)據(jù)包屬性信息，并計(jì)算數(shù)據(jù)包存 儲(chǔ)于SDRAM的地址，然后將數(shù)據(jù)包的上述信息發(fā)送至地址映射表模塊，寫緩沖寄存模塊接 受CPU所發(fā)送的數(shù)據(jù)包并暫存，同時(shí)接受系統(tǒng)主控模塊的控制，將暫存的數(shù)據(jù)包通過系統(tǒng) 主控模塊發(fā)送至SDRAM。上述的一種數(shù)字電視PSI/SI信息發(fā)包系統(tǒng)，其所述的發(fā)包定時(shí)控制模塊包括間 隔寄存器組和計(jì)數(shù)器陣列，所述的間隔寄存器組通過CPU接口連接至CPU，并預(yù)先設(shè)置有定 時(shí)值，計(jì)時(shí)器陣列連接至外部時(shí)鐘信號(hào)模塊，接收單位時(shí)間脈沖信號(hào)并進(jìn)行計(jì)數(shù)，同時(shí)將計(jì) 數(shù)值與間隔寄存器的定時(shí)值比較，當(dāng)計(jì)數(shù)值與定時(shí)值相同時(shí)，則產(chǎn)生發(fā)送請(qǐng)求。上述的一種數(shù)字電視PSI/SI信息發(fā)包系統(tǒng)，其所述的端口輪詢控制模塊包括端 口請(qǐng)求輪詢模塊和請(qǐng)求隊(duì)列模塊，所述的端口請(qǐng)求輪詢模塊連接至計(jì)時(shí)器陣列，接收數(shù)據(jù) 包發(fā)送請(qǐng)求，并讀取地址映射表模塊中的數(shù)據(jù)包地址信息，匯總后發(fā)送至請(qǐng)求隊(duì)列模塊以 等待系統(tǒng)主控模塊讀取發(fā)包信息。上述的一種數(shù)字電視PSI/SI信息發(fā)包系統(tǒng)，其所述的合路緩沖與連續(xù)性計(jì)數(shù)處 理模塊包括連續(xù)性計(jì)數(shù)控制模塊和緩沖控制模塊，所述的連續(xù)性計(jì)數(shù)控制模塊連接至系統(tǒng) 主控模塊，當(dāng)系統(tǒng)主控模塊發(fā)送數(shù)據(jù)包時(shí)對(duì)數(shù)據(jù)包進(jìn)行連續(xù)性計(jì)數(shù)，并將連續(xù)性數(shù)值寫入 數(shù)據(jù)包，緩沖控制模塊接收連續(xù)性計(jì)數(shù)控制模塊所發(fā)送的數(shù)據(jù)包，并在發(fā)送數(shù)據(jù)包的間隙 中插入緩沖數(shù)據(jù)包，由TS流輸出通道發(fā)送出去。本發(fā)明還提供了一種數(shù)字電視PSI/SI信息發(fā)包的方法，CPU將要發(fā)送的包寫入緩 沖模塊，并使能相應(yīng)的計(jì)數(shù)單元；計(jì)數(shù)單元在到達(dá)系統(tǒng)設(shè)定的發(fā)送間隔后，產(chǎn)生發(fā)送數(shù)據(jù)包 的請(qǐng)求；類型請(qǐng)求輪詢模塊收到請(qǐng)求后，提取發(fā)包請(qǐng)求的類型與請(qǐng)求的包序號(hào)，在端口輪詢 激活相應(yīng)的端口時(shí)，將請(qǐng)求的包類型，端口號(hào)，包序號(hào)進(jìn)行SDRAM地址映射，得到請(qǐng)求包在 SDRAM中的地址，之后將端口號(hào)與SDRAM地址寫入請(qǐng)求陣列；主控模塊檢測(cè)到有包請(qǐng)求時(shí)， 在請(qǐng)求陣列中的SDRAM地址讀取要發(fā)送的數(shù)據(jù)包，按端口號(hào)寫入相應(yīng)端口的合路緩存，然 后進(jìn)行連續(xù)性計(jì)數(shù)的修正；最后置位準(zhǔn)備完畢信號(hào)，通道合路控制模塊響應(yīng)該信號(hào)，即將緩 沖區(qū)的包打入流通道，完成硬件發(fā)包操作。本發(fā)明的技術(shù)效果在于，在數(shù)字電視嵌入式系統(tǒng)中通過硬件來分擔(dān)原來由CPU進(jìn) 行處理的發(fā)送PSI/SI信息的任務(wù)，使CPU不再需要中斷其他任務(wù)來優(yōu)先處理發(fā)送PSI/SI 數(shù)據(jù)包，極大的降低了 CPU的負(fù)荷，保證了系統(tǒng)的穩(wěn)定可靠。下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步的說明。


圖1為本發(fā)明的結(jié)構(gòu)示意圖；圖2為本發(fā)明的寫緩沖控制模塊的結(jié)構(gòu)示意圖；圖3為本發(fā)明的發(fā)包定時(shí)控制模塊的單個(gè)端口結(jié)構(gòu)示意圖；圖4為本發(fā)明的發(fā)包定時(shí)控制模塊的單個(gè)特殊計(jì)數(shù)器結(jié)構(gòu)示意圖；圖5為本發(fā)明的發(fā)包定時(shí)控制模塊的類型請(qǐng)求輪詢控制模塊結(jié)構(gòu)示意圖；圖6為本發(fā)明端口輪詢控制模塊的結(jié)構(gòu)示意圖；圖7為本發(fā)明端口輪詢控制模塊的請(qǐng)求隊(duì)列模塊結(jié)構(gòu)示意圖8為本發(fā)明合路緩沖與連續(xù)性計(jì)數(shù)處理模塊的結(jié)構(gòu)示意圖；圖9為本發(fā)明系統(tǒng)主控模塊的結(jié)構(gòu)示意圖；圖10為本發(fā)明PSI/SI信息發(fā)包方法的流程圖。
具體實(shí)施例方式參見圖1，本發(fā)明包括寫緩沖控制模塊，發(fā)包定時(shí)控制模塊，端口輪詢控制模塊、合 路緩沖與連續(xù)性計(jì)數(shù)處理模塊、系統(tǒng)主控模塊和SDRAM，其中，參見圖2寫緩沖控制模塊由兩組寄存器即包屬性寄存器和寫緩沖寄存器，以及地 址映射表模塊組成，CPU將要發(fā)送的包寫入寫緩沖寄存器中，同時(shí)將包屬性寫入包屬性寄存 器，準(zhǔn)備完成后，CPU將寫控制位置，主控模塊響應(yīng)寫請(qǐng)求，控制存儲(chǔ)器控制模塊，將數(shù)據(jù)包 轉(zhuǎn)移到SDRAM中，并根據(jù)包屬性計(jì)算SDRAM地址，寫入地址映射表。寫緩沖寄存器由數(shù)據(jù)位寬32bit，地址位寬6bit的dpram實(shí)現(xiàn)，每次只允許保存 一個(gè)188byte長(zhǎng)度或204byte長(zhǎng)度的包，未使用的地址留給寄存器，以節(jié)省CPU地址位寬資源。參見圖3發(fā)包定時(shí)控制模塊的間隔寄存器組由計(jì)數(shù)器使能寄存器，定時(shí)間隔寄存 器，類型包長(zhǎng)度寄存器組成。計(jì)數(shù)器使能寄存器根據(jù)端口支持的位寬決定大小，默認(rèn)16種 PSI/SI類型包。定時(shí)間隔寄存器分三組，秒間隔組，毫秒間隔組，微秒間隔寄存器組。各寄 存器組精度根據(jù)系統(tǒng)要求精度可調(diào)。默認(rèn)支持間隔15s999ms999us OmOmslus。類型包長(zhǎng) 度寄存器決定每一種PSI/SI類型支持的最大包長(zhǎng)度。 參見圖4特殊計(jì)數(shù)器組用于產(chǎn)生發(fā)送請(qǐng)求，特殊計(jì)數(shù)器數(shù)目由每個(gè)端口支持的 PSI/SI類型數(shù)決定，默認(rèn)一個(gè)端口 16個(gè)。包序號(hào)計(jì)數(shù)ram用于存儲(chǔ)當(dāng)前的每種類型數(shù)據(jù)包 的包序號(hào)。讀間隔輪詢做定時(shí)間隔選擇開關(guān)。發(fā)包類型選擇輪詢模塊用于在計(jì)數(shù)器組產(chǎn)生 發(fā)包請(qǐng)求時(shí)，做發(fā)包參數(shù)提取。當(dāng)CPU將數(shù)據(jù)包寫入存儲(chǔ)器并使能類型計(jì)數(shù)器后，相應(yīng)的特殊計(jì)數(shù)器開始計(jì)數(shù)， 每來一個(gè)單位時(shí)間脈沖，計(jì)數(shù)器讀一次時(shí)間隔寄存器，并比較當(dāng)前計(jì)數(shù)值與間隔寄存器的 值，計(jì)滿，則產(chǎn)生發(fā)送請(qǐng)求。此時(shí)，發(fā)包輪詢選擇模塊根據(jù)請(qǐng)求的地址譯出請(qǐng)求的類型，同時(shí) 查詢當(dāng)前請(qǐng)求包的包序號(hào)，將發(fā)送請(qǐng)求，請(qǐng)求類型，請(qǐng)求包序號(hào)輸出，次級(jí)模塊響應(yīng)發(fā)送請(qǐng) 求后，根據(jù)包請(qǐng)求長(zhǎng)度寄存器更新包序號(hào)計(jì)數(shù)，從而完成一次數(shù)據(jù)包發(fā)送請(qǐng)求?？紤]端口擴(kuò)展時(shí)，計(jì)數(shù)單元的增加對(duì)系統(tǒng)資源的負(fù)擔(dān)，計(jì)數(shù)單元采用特殊的結(jié)構(gòu)， 將各單位級(jí)別的計(jì)數(shù)器共享，設(shè)置計(jì)數(shù)模式控制，用一個(gè)計(jì)數(shù)器實(shí)現(xiàn)秒計(jì)數(shù)，毫秒計(jì)數(shù)，微 秒計(jì)數(shù)功能。計(jì)滿后，產(chǎn)生請(qǐng)求信號(hào)到類型輪詢控制模塊。參見圖5為調(diào)度一個(gè)端口內(nèi)各種類型的包發(fā)送請(qǐng)求的沖突，采用類型輪詢的方 式，不斷查詢每一個(gè)計(jì)數(shù)單元產(chǎn)生的請(qǐng)求，若請(qǐng)求有效，控制模塊根據(jù)請(qǐng)求單元的地址，翻 譯成請(qǐng)求類型參數(shù)。同時(shí)，查詢包序號(hào)計(jì)數(shù)器，提取當(dāng)前請(qǐng)求包的序號(hào)，輸出到端口輪詢模 塊。此時(shí)，控制模塊等待端口輪詢響應(yīng)，收到響應(yīng)后，更新包序號(hào)計(jì)數(shù)器，進(jìn)入下一類型的 請(qǐng)求信號(hào)查詢。參見圖6，端口輪詢控制模塊實(shí)現(xiàn)各個(gè)端口請(qǐng)求參數(shù)的調(diào)度，最大支持64個(gè)端口， 控制器逐個(gè)激活端口，使能類型輪詢模塊，當(dāng)查詢到有發(fā)包請(qǐng)求時(shí)，控制模塊將請(qǐng)求的包類 型，包序號(hào)，包端口號(hào)進(jìn)行運(yùn)算，讀SDRAM地址映射表，得到請(qǐng)求的包在SDRAM中的地址，然 后將端口號(hào)與地址打入請(qǐng)求隊(duì)列，完成一次請(qǐng)求處理。
6
參見圖7，請(qǐng)求隊(duì)列模塊由FIFO實(shí)現(xiàn)，端口輪詢控制完成寫操作，主控模塊檢測(cè)到 請(qǐng)求隊(duì)列中存在請(qǐng)求數(shù)據(jù)時(shí)，從FIFO中將包地址與端口號(hào)讀出，并根據(jù)包地址從SDRAM將 數(shù)據(jù)包讀取，同時(shí)根據(jù)端口號(hào)，將包寫入到與端口對(duì)應(yīng)的數(shù)據(jù)包輸出緩沖，從而完成一次發(fā) 包操作。參見圖8，合路緩沖與連續(xù)性計(jì)數(shù)處理模塊作為硬件發(fā)包模塊與流通道的接口，實(shí) 現(xiàn)數(shù)據(jù)包的合路功能。連續(xù)性計(jì)數(shù)控制模塊用于數(shù)據(jù)包連續(xù)性計(jì)數(shù)字段的處理，當(dāng)CPU產(chǎn) 生寫數(shù)據(jù)包請(qǐng)求時(shí)，一方面，主控模塊根據(jù)寫包參數(shù)將寫緩沖控制模塊的包寫入SDRAM，一 方面，主控模塊控制連續(xù)性計(jì)數(shù)控制模塊進(jìn)行PID查詢，當(dāng)在ram中沒有查到相應(yīng)的PID 時(shí)，將PID與初始的連續(xù)性計(jì)數(shù)值填入表中，等待寫流程結(jié)束。此后，每次主控模塊從SDRAM 中讀取包寫入合路緩沖時(shí)，連續(xù)性計(jì)數(shù)控制模塊都進(jìn)行PID查詢，查找到該P(yáng)ID對(duì)應(yīng)的連續(xù) 性計(jì)數(shù)值，數(shù)據(jù)包完全寫入合路緩沖后，將查到的連續(xù)性計(jì)數(shù)值寫入數(shù)據(jù)包相應(yīng)位置，完成 后，數(shù)值加1，回寫到原來在ram中的位置，從而完成一次連續(xù)性計(jì)數(shù)處理。緩沖控制模塊實(shí)現(xiàn)數(shù)據(jù)包與流通道的合路緩沖功能，默認(rèn)設(shè)定每個(gè)端口緩沖2 個(gè)數(shù)據(jù)包，在通道控制信號(hào)的控制下，在流通道各數(shù)據(jù)包的間隙中，適時(shí)的插入緩沖的數(shù)據(jù) 包，完成數(shù)據(jù)包的發(fā)送。RAM調(diào)度模塊用于分配連續(xù)性計(jì)數(shù)控制模塊與緩沖控制模塊的使用權(quán)，其中，緩沖 讀控制具有最高的優(yōu)先權(quán)，當(dāng)ram正在被通道讀取時(shí)，ram不能再被別的模塊進(jìn)行讀操作， 而寫沖突的調(diào)度由主控模塊完成。RAM由一個(gè)M9K實(shí)現(xiàn)，出于提高M(jìn)9K利用率的考慮，連續(xù)性計(jì)數(shù)表與合路緩沖共用 一個(gè)M9K。數(shù)據(jù)位寬32位，地址位寬8位。其中，低128bit的地址做連續(xù)性計(jì)數(shù)表，這樣， 每個(gè)端口支持的PID數(shù)為128個(gè)。高128bit地址做合路緩沖，緩沖兩個(gè)數(shù)據(jù)包。參見圖9，系統(tǒng)主控模塊調(diào)度SDRAM在系統(tǒng)中的使用，系統(tǒng)主控模塊來回查詢寫控 制寄存器的寫請(qǐng)求位與請(qǐng)求隊(duì)列的狀態(tài)位，當(dāng)有數(shù)據(jù)包寫請(qǐng)求，就將寫包緩沖區(qū)的TS數(shù)據(jù) 包寫入SDRAM中的相應(yīng)地址，完成后查詢請(qǐng)求隊(duì)列，當(dāng)有發(fā)送請(qǐng)求時(shí)，將包寫入TS包合路緩 沖。如此循環(huán)，實(shí)現(xiàn)SDRAM調(diào)度。參見圖10，CPU將要發(fā)送的包寫入緩沖模塊，使能相應(yīng)的計(jì)數(shù)單元，計(jì)數(shù)單元在到 達(dá)系統(tǒng)設(shè)定的發(fā)送間隔后，產(chǎn)生TS包數(shù)據(jù)的請(qǐng)求，類型請(qǐng)求輪詢模塊發(fā)現(xiàn)請(qǐng)求后，提取發(fā) 包請(qǐng)求的類型與請(qǐng)求的包序號(hào)，在端口輪詢激活相應(yīng)的端口時(shí)，將請(qǐng)求的包類型，端口號(hào)， 包序號(hào)進(jìn)行SDRAM地址映射，得到請(qǐng)求包在SDRAM中的地址，之后將端口號(hào)與SDRAM地址寫 入請(qǐng)求陣列，主控模塊檢測(cè)到有包請(qǐng)求時(shí)，在請(qǐng)求陣列中的SDRAM地址讀取要發(fā)送的數(shù)據(jù) 包，按端口號(hào)寫入相應(yīng)端口的合路緩存，最后進(jìn)行連續(xù)性計(jì)數(shù)的修正，所有操作完成后，置 位準(zhǔn)備完畢信號(hào)，通道合路控制模塊響應(yīng)該信號(hào)，即將緩沖區(qū)的包打入流通道，完成硬件 發(fā)包操作。
權(quán)利要求
一種數(shù)字電視PSI/SI信息發(fā)包系統(tǒng)，包括CPU、TS流輸出通道，其特征在于，該系統(tǒng)還包括寫緩沖控制模塊，發(fā)包定時(shí)控制模塊，端口輪詢控制模塊、合路緩沖與連續(xù)性計(jì)數(shù)處理模塊、系統(tǒng)主控模塊和SDRAM，其中寫緩沖控制模塊通過CPU片內(nèi)總線接口與CPU連接，并連接至發(fā)包定時(shí)控制模塊，以接收并暫存CPU所要發(fā)送的數(shù)據(jù)包，同時(shí)記錄數(shù)據(jù)包的屬性資料，同時(shí)根據(jù)屬性資料計(jì)算數(shù)據(jù)包將要儲(chǔ)存于SDRAM的地址并進(jìn)行記錄；發(fā)包定時(shí)控制模塊通過CPU片內(nèi)總線接口與CPU連接，并與外部時(shí)鐘信號(hào)模塊相連接，在時(shí)鐘信號(hào)的驅(qū)動(dòng)下，根據(jù)CPU的數(shù)據(jù)傳輸請(qǐng)求來產(chǎn)生數(shù)據(jù)包發(fā)送請(qǐng)求，并記錄來自寫緩沖控制模塊的數(shù)據(jù)包將要儲(chǔ)存于SDRAM的存儲(chǔ)地址；端口輪詢控制模塊與發(fā)包定時(shí)控制模塊相連接，以調(diào)度發(fā)包定時(shí)控制模塊的數(shù)據(jù)包發(fā)送請(qǐng)求同時(shí)讀取數(shù)據(jù)包存儲(chǔ)地址并發(fā)送請(qǐng)求；合路緩沖與連續(xù)性計(jì)數(shù)處理模塊與TS流輸出通道相連接，以實(shí)現(xiàn)數(shù)據(jù)包的合路并發(fā)送；及系統(tǒng)主控模塊分別與寫緩沖控制模塊、發(fā)包定時(shí)控制模塊、端口輪詢控制模塊和合路緩沖、連續(xù)性計(jì)數(shù)處理模塊相連接，并通過SDRAM控制器與SDRAM通信，用于控制查詢寫緩沖控制模塊的狀態(tài)，當(dāng)收到CPU通過寫緩沖控制模塊所傳輸來的數(shù)據(jù)包寫請(qǐng)求時(shí)，將寫緩沖控制模塊中的數(shù)據(jù)包通過SDRAM控制器寫入SDRAM中的相應(yīng)地址，當(dāng)收到發(fā)包定時(shí)控制模塊的發(fā)送請(qǐng)求時(shí)，通過SDRAM控制器提取SDRAM中所存儲(chǔ)的數(shù)據(jù)包，并將數(shù)據(jù)包發(fā)送至合路緩沖與連續(xù)性計(jì)數(shù)處理模塊，以實(shí)現(xiàn)SDRAM調(diào)度。
2.根據(jù)權(quán)利要求1所述的一種數(shù)字電視PSI/SI信息發(fā)包系統(tǒng)，其特征在于，所述的寫 緩沖控制模塊包括包屬性寄存器、寫緩沖寄存器和地址映射表模塊，所述的包屬性寄存器 和寫緩沖寄存器分別通過CPU接口連接至CPU，包屬性寄存器接收CPU所發(fā)送的數(shù)據(jù)包屬性 信息，并計(jì)算數(shù)據(jù)包存儲(chǔ)于SDRAM的地址，然后將數(shù)據(jù)包的上述信息發(fā)送至地址映射表模 塊，寫緩沖寄存模塊接受CPU所發(fā)送的數(shù)據(jù)包并暫存，同時(shí)接受系統(tǒng)主控模塊的控制，將暫 存的數(shù)據(jù)包通過系統(tǒng)主控模塊發(fā)送至SDRAM。
3.根據(jù)權(quán)利要求1所述的一種數(shù)字電視PSI/SI信息發(fā)包系統(tǒng)，其特征在于，所述的發(fā) 包定時(shí)控制模塊包括間隔寄存器組和計(jì)數(shù)器陣列，所述的間隔寄存器組通過CPU接口連接 至CPU，并預(yù)先設(shè)置有定時(shí)值，計(jì)時(shí)器陣列連接至外部時(shí)鐘信號(hào)模塊，接收單位時(shí)間脈沖信 號(hào)并進(jìn)行計(jì)數(shù)，同時(shí)將計(jì)數(shù)值與間隔寄存器的定時(shí)值比較，當(dāng)計(jì)數(shù)值與定時(shí)值相同時(shí)，則產(chǎn) 生發(fā)送請(qǐng)求。
4.根據(jù)權(quán)利要求1所述的一種數(shù)字電視PSI/SI信息發(fā)包系統(tǒng)，其特征在于，所述的端 口輪詢控制模塊包括端口請(qǐng)求輪詢模塊和請(qǐng)求隊(duì)列模塊，所述的端口請(qǐng)求輪詢模塊連接至 計(jì)時(shí)器陣列，接收數(shù)據(jù)包發(fā)送請(qǐng)求，并讀取地址映射表模塊中的數(shù)據(jù)包地址信息，匯總后發(fā) 送至請(qǐng)求隊(duì)列模塊以等待系統(tǒng)主控模塊讀取發(fā)包信息。
5.根據(jù)權(quán)利要求1所述的一種數(shù)字電視PSI/SI信息發(fā)包系統(tǒng)，其特征在于，所述的 合路緩沖與連續(xù)性計(jì)數(shù)處理模塊包括連續(xù)性計(jì)數(shù)控制模塊和緩沖控制模塊，所述的連續(xù)性 計(jì)數(shù)控制模塊連接至系統(tǒng)主控模塊，當(dāng)系統(tǒng)主控模塊發(fā)送數(shù)據(jù)包時(shí)對(duì)數(shù)據(jù)包進(jìn)行連續(xù)性計(jì) 數(shù)，并將連續(xù)性數(shù)值寫入數(shù)據(jù)包，緩沖控制模塊接收連續(xù)性計(jì)數(shù)控制模塊所發(fā)送的數(shù)據(jù)包， 并在發(fā)送數(shù)據(jù)包的間隙中插入緩沖數(shù)據(jù)包，由TS流輸出通道發(fā)送出去。
6. 一種數(shù)字電視PSI/SI信息發(fā)包的方法，其特征在于，CPU將要發(fā)送的包寫入緩沖模 塊，并使能相應(yīng)的計(jì)數(shù)單元；計(jì)數(shù)單元在到達(dá)系統(tǒng)設(shè)定的發(fā)送間隔后，產(chǎn)生發(fā)送數(shù)據(jù)包的請(qǐng) 求；類型請(qǐng)求輪詢模塊收到請(qǐng)求后，提取發(fā)包請(qǐng)求的類型與請(qǐng)求的包序號(hào)，在端口輪詢激活 相應(yīng)的端口時(shí)，將請(qǐng)求的包類型，端口號(hào)，包序號(hào)進(jìn)行SDRAM地址映射，得到請(qǐng)求包在SDRAM 中的地址，之后將端口號(hào)與SDRAM地址寫入請(qǐng)求陣列；主控模塊檢測(cè)到有包請(qǐng)求時(shí)，在請(qǐng)求 陣列中的SDRAM地址讀取要發(fā)送的數(shù)據(jù)包，按端口號(hào)寫入相應(yīng)端口的合路緩存，然后進(jìn)行 連續(xù)性計(jì)數(shù)的修正；最后置位準(zhǔn)備完畢信號(hào)，通道合路控制模塊響應(yīng)該信號(hào)，即將緩沖區(qū)的 包打入流通道，完成硬件發(fā)包操作。
全文摘要
本發(fā)明公開了一種數(shù)字電視PSI/SI信息發(fā)包系統(tǒng)及方法，包括CPU、TS流輸出通道，其還包括寫緩沖控制模塊，發(fā)包定時(shí)控制模塊，端口輪詢控制模塊、合路緩沖與連續(xù)性計(jì)數(shù)處理模塊、系統(tǒng)主控模塊和SDRAM，本發(fā)明通過在數(shù)字電視嵌入式系統(tǒng)中通過硬件來分擔(dān)原來由CPU進(jìn)行處理的發(fā)送PSI/SI信息的任務(wù)，使CPU不再需要中斷其他任務(wù)來優(yōu)先處理發(fā)送PSI/SI數(shù)據(jù)包，極大的降低了CPU的負(fù)荷，保證了PSI/SI數(shù)據(jù)發(fā)送間隔精度的要求和系統(tǒng)的穩(wěn)定可靠。
文檔編號(hào)H04N5/00GK101924931SQ20101017718
公開日2010年12月22日 申請(qǐng)日期2010年5月20日 優(yōu)先權(quán)日2010年5月20日
發(fā)明者丁澤湘, 王寧昌 申請(qǐng)人:長(zhǎng)沙闿意電子科技有限公司