專利名稱：雙極性曼徹斯特碼解碼裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及雙極性曼徹斯特碼解碼裝置及方法，屬于通訊技術(shù)領(lǐng)域。
背景技術(shù)：
曼徹斯特(Manchester)編碼是一種采用相位編碼的串行通信編碼方式，應(yīng)用于 各種通訊系統(tǒng)中。例如，目前在航空電子系統(tǒng)中廣泛使用的MIL-STD-1553B總線(Digital Internal Time Division Command/Response Multiplex Data Bus)就使用了曼徹其jf特編 碼傳輸數(shù)據(jù)。常用的曼徹斯特碼解碼方式分為兩大類，一類是使用軟件對(duì)數(shù)據(jù)進(jìn)行實(shí)時(shí)采樣的 軟件解碼，其缺點(diǎn)是的CPU資源占用比較大，而且，由于軟件運(yùn)行時(shí)間上的不穩(wěn)定性，會(huì)造 成采樣和解碼的錯(cuò)誤；另一類是使用硬件的解碼器，通常使用鎖相環(huán)和異步時(shí)序電路來(lái)實(shí) 現(xiàn)，這類解碼器的優(yōu)點(diǎn)是工作穩(wěn)定、抗干擾能力強(qiáng)，缺點(diǎn)是硬件電路比較復(fù)雜。目前廣泛使用的大規(guī)?？删幊唐骷﨏PLD/FPGA可以支持高達(dá)幾百兆的時(shí)鐘頻率， 規(guī)?？蛇_(dá)百萬(wàn)門(mén)以上，可以方便的將復(fù)雜的邏輯功能集成其中，即實(shí)現(xiàn)了系統(tǒng)的小型化又 利于產(chǎn)品的保密。一般來(lái)說(shuō)，CPLD/FPGA更適合用來(lái)設(shè)計(jì)同步時(shí)序電路，如果用來(lái)設(shè)計(jì)異步 時(shí)序電路的話效率會(huì)比較低。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種雙極性曼徹斯特碼解碼裝置，以實(shí)現(xiàn)系統(tǒng)小型化設(shè)計(jì)， 提高系統(tǒng)集成度。本發(fā)明的另一目的是提供一種雙極性曼徹斯特碼解碼方法，用在雙極性曼徹斯特 碼解碼裝置上，實(shí)現(xiàn)雙極性曼徹斯特碼的快速解碼。為實(shí)現(xiàn)上述目的，本發(fā)明的雙極性曼徹斯特碼解碼裝置包括可編程邏輯器件，該 可編程邏輯器件中設(shè)置有
數(shù)據(jù)有效檢測(cè)邏輯單元，用于檢測(cè)輸入可編程邏輯器件中的數(shù)據(jù)是否有效； 數(shù)據(jù)采樣邏輯單元，用于采樣數(shù)據(jù)，并將采集到的數(shù)據(jù)存入采樣寄存器邏輯單
元；
采樣寄存器邏輯單元，用于存儲(chǔ)采樣數(shù)據(jù)；
數(shù)據(jù)解碼邏輯單元，用于將采樣寄存器邏輯單元中存儲(chǔ)的數(shù)據(jù)解碼； 數(shù)據(jù)接收緩沖器邏輯單元，用于存放解碼后的系統(tǒng)可傳輸?shù)臄?shù)據(jù)。進(jìn)一步的，所述可編程邏輯器件為CPLD或FPGA。本發(fā)明的雙極性曼徹斯特碼解碼方法步驟如下
(1)將差分?jǐn)?shù)字信號(hào)“數(shù)據(jù)正”和“數(shù)據(jù)負(fù)”輸入可編程邏輯器件，該可編程邏輯器 件的數(shù)據(jù)有效檢測(cè)邏輯單元判斷輸入的數(shù)據(jù)是否有效，當(dāng)“數(shù)據(jù)正”和“數(shù)據(jù)負(fù)”信號(hào)不同時(shí) 為“0”或“ 1 ”時(shí)，“數(shù)據(jù)有效”信號(hào)變?yōu)椤?1 ”，表示輸入的數(shù)據(jù)有效，當(dāng)前傳輸線上有數(shù)據(jù)； (2 )當(dāng)收到數(shù)據(jù)有效檢測(cè)邏輯單元發(fā)出的數(shù)據(jù)有效信號(hào)后，數(shù)據(jù)采樣邏輯單元使用2倍于數(shù)據(jù)傳輸率的頻率采樣數(shù)據(jù)信號(hào)，數(shù)據(jù)采樣邏輯單元在“數(shù)據(jù)有效”信號(hào)為“1”時(shí)， 生成“采樣”信號(hào)，在“采樣”信號(hào)為“ 1，，時(shí)采樣“數(shù)據(jù)正”，并將采集到的數(shù)據(jù)存儲(chǔ)在采樣寄 存器，待“數(shù)據(jù)有效”信號(hào)變?yōu)椤?”表示采樣結(jié)束；
(3)將采樣電路采集到的采樣寄存器邏輯單元中的數(shù)據(jù)解碼，數(shù)據(jù)解碼依照采樣寄存 器中的數(shù)據(jù)每?jī)晌唤獯a出一位數(shù)據(jù)；
(4)將解碼后的數(shù)據(jù)存入數(shù)據(jù)接收緩沖器中，以備數(shù)據(jù)輸出。進(jìn)一步的，所述步驟(3)中采樣寄存器中的數(shù)據(jù)每?jī)晌唤獯a出一位數(shù)據(jù)，當(dāng)兩位數(shù) 據(jù)為“10”時(shí)，解碼數(shù)據(jù)為“1”，當(dāng)兩位數(shù)據(jù)為“01”時(shí)，解碼數(shù)據(jù)為“0”。本發(fā)明的雙極性曼徹斯特碼解碼裝置包括有可編程邏輯器件，該可編程邏輯器件 中設(shè)有數(shù)據(jù)有效檢測(cè)、數(shù)據(jù)采樣、采樣寄存器、數(shù)據(jù)解碼和數(shù)據(jù)接收緩沖器邏輯單元，這種 設(shè)置能夠?qū)崿F(xiàn)雙極性曼徹斯特碼的解碼，而且實(shí)現(xiàn)了裝置小型化設(shè)計(jì)，提高了系統(tǒng)集成度。本發(fā)明的雙極性曼徹斯特碼解碼方法，應(yīng)用于雙極性曼徹斯特碼解碼裝置中，能 夠高效、快速、準(zhǔn)確的實(shí)現(xiàn)對(duì)輸入的有效數(shù)據(jù)的解碼。


圖1是本發(fā)明的雙極性曼徹斯特碼解碼裝置原理示意圖； 圖2是雙極性曼徹斯特碼編碼示意圖3是實(shí)施例中當(dāng)采樣到數(shù)據(jù)有效檢測(cè)波形圖； 圖4是實(shí)施例中數(shù)據(jù)采樣波形圖。
具體實(shí)施例方式本發(fā)明的雙極性曼徹斯特碼解碼裝置如圖1所示，包括可編程邏輯器件，該可編 程邏輯器件可以為CPLD (complex programmable logic device復(fù)雜可編程邏輯器件)或 FPGA (field-programmable gate array現(xiàn)場(chǎng)可編程門(mén)陣列)，可編程邏輯器件中設(shè)置有
數(shù)據(jù)有效檢測(cè)邏輯單元1，用于檢測(cè)輸入可編程邏輯器件中的數(shù)據(jù)是否有效； 數(shù)據(jù)采樣邏輯單元2，用于采樣數(shù)據(jù)，并將采集到的數(shù)據(jù)存入采樣寄存器邏輯單
元；
采樣寄存器邏輯單元4，用于存儲(chǔ)采樣數(shù)據(jù)；
數(shù)據(jù)解碼邏輯單元3，用于將采樣寄存器邏輯單元中存儲(chǔ)的數(shù)據(jù)解碼； 數(shù)據(jù)接收緩沖器邏輯單元5，用于存放解碼后的系統(tǒng)可傳輸?shù)臄?shù)據(jù)。本發(fā)明的雙極性曼徹斯特碼解碼方法應(yīng)用于雙極性曼徹斯特碼解碼裝置，如圖2 所示的雙極性曼徹斯特碼編碼在傳輸線上分別用正、負(fù)電壓表示信號(hào)的狀態(tài)，0電壓表示目 前線路上沒(méi)有信號(hào)傳輸，圖中21表示時(shí)鐘信號(hào)，22表示數(shù)據(jù)信號(hào)，23表示MANCHESTER II BIPHASELo通過(guò)收發(fā)器將線路上的模擬信號(hào)轉(zhuǎn)變?yōu)椴罘謹(jǐn)?shù)字信號(hào)“數(shù)據(jù)正”和“數(shù)據(jù)負(fù)”進(jìn)入 FPGA或CPLD，如圖3所示，圖中31表示時(shí)鐘信號(hào)，32表示傳輸線信號(hào)，33表示數(shù)據(jù)正信號(hào)， 34表示數(shù)據(jù)負(fù)信號(hào)，35表示數(shù)據(jù)有效信號(hào)，數(shù)據(jù)有效檢測(cè)邏輯單元判斷輸入的數(shù)據(jù)是否有 效，當(dāng)“數(shù)據(jù)正”和“數(shù)據(jù)負(fù)”信號(hào)不同時(shí)為“0”或“1”時(shí)(即“數(shù)據(jù)正”和“數(shù)據(jù)負(fù)”不同)， “數(shù)據(jù)有效”信號(hào)變?yōu)椤?”，表示輸入的數(shù)據(jù)有效，當(dāng)前傳輸線上有數(shù)據(jù)，如圖4所示，圖中41表示時(shí)鐘信號(hào)，42表示采樣信號(hào)，43表示數(shù)據(jù)正信號(hào)，44表示采樣寄存器信號(hào)。當(dāng)收到 數(shù)據(jù)有效檢測(cè)邏輯單元發(fā)出的數(shù)據(jù)有效信號(hào)后，數(shù)據(jù)采樣邏輯單元使用2倍于數(shù)據(jù)傳輸率 的頻率采樣數(shù)據(jù)信號(hào)，數(shù)據(jù)采樣邏輯單元在“數(shù)據(jù)有效”信號(hào)為“ 1 ”時(shí)，生成“采樣”信號(hào)， 在“采樣”信號(hào)為“1”時(shí)采樣“數(shù)據(jù)正”，并將采集到的數(shù)據(jù)存儲(chǔ)在采樣寄存器，待“數(shù)據(jù)有 效”信號(hào)變?yōu)椤?”表示采樣結(jié)束；將采樣電路采集到的采樣寄存器邏輯單元中的數(shù)據(jù)解碼， 數(shù)據(jù)解碼依照采樣寄存器中的數(shù)據(jù)每?jī)晌唤獯a出一位數(shù)據(jù)；將解碼后的數(shù)據(jù)存入數(shù)據(jù)接收 緩沖器中，以備數(shù)據(jù)輸出。 數(shù)據(jù)解碼邏輯單元依據(jù)采樣寄存器中的數(shù)據(jù)每?jī)晌唤獯a出一位數(shù)據(jù)，當(dāng)兩位數(shù)據(jù) 為“10”時(shí)，解碼數(shù)據(jù)為“1”，當(dāng)兩位數(shù)據(jù)為“01”時(shí)，解碼數(shù)據(jù)為“0”。例如采樣寄存器的 數(shù)據(jù)為“ 10011010”時(shí)，解碼可得數(shù)據(jù)為“ 1011”，結(jié)果存入數(shù)據(jù)接收緩沖器邏輯單元中。
權(quán)利要求
一種雙極性曼徹斯特碼解碼裝置，其特征在于，該裝置包括可編程邏輯器件，該可編程邏輯器件中設(shè)置有數(shù)據(jù)有效檢測(cè)邏輯單元，用于檢測(cè)輸入可編程邏輯器件中的數(shù)據(jù)是否有效；數(shù)據(jù)采樣邏輯單元，用于采樣數(shù)據(jù) ,并將采集到的數(shù)據(jù)存入采樣寄存器邏輯單元；采樣寄存器邏輯單元，用于存儲(chǔ)采樣數(shù)據(jù)；數(shù)據(jù)解碼邏輯單元，用于將采樣寄存器邏輯單元中存儲(chǔ)的數(shù)據(jù)解碼；數(shù)據(jù)接收緩沖器邏輯單元，用于存放解碼后的系統(tǒng)可傳輸?shù)臄?shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的解碼裝置，其特征在于所述可編程邏輯器件為CPLD或 FPGA0
3.一種雙極性曼徹斯特碼解碼方法，其特征在于，該方法步驟如下(1)將差分?jǐn)?shù)字信號(hào)“數(shù)據(jù)正”和“數(shù)據(jù)負(fù)”輸入可編程邏輯器件，該可編程邏輯器件的 數(shù)據(jù)有效檢測(cè)邏輯單元判斷輸入的數(shù)據(jù)是否有效，當(dāng)“數(shù)據(jù)正”和“數(shù)據(jù)負(fù)”信號(hào)不同時(shí)為 “0”或“ 1 ”時(shí)，“數(shù)據(jù)有效”信號(hào)變?yōu)椤?1 ”，表示輸入的數(shù)據(jù)有效，當(dāng)前傳輸線上有數(shù)據(jù)；(2)當(dāng)收到數(shù)據(jù)有效檢測(cè)邏輯單元發(fā)出的數(shù)據(jù)有效信號(hào)后，數(shù)據(jù)采樣邏輯單元使用2 倍于數(shù)據(jù)傳輸率的頻率采樣數(shù)據(jù)信號(hào)，數(shù)據(jù)采樣邏輯單元在“數(shù)據(jù)有效”信號(hào)為“ 1”時(shí)，生 成“采樣”信號(hào)，在“采樣”信號(hào)為“1”時(shí)采樣“數(shù)據(jù)正”，并將采集到的數(shù)據(jù)存儲(chǔ)在采樣寄存 器，待“數(shù)據(jù)有效”信號(hào)變?yōu)椤?”表示采樣結(jié)束；(3)將采樣電路采集到的采樣寄存器邏輯單元中的數(shù)據(jù)解碼，數(shù)據(jù)解碼依照采樣寄存 器中的數(shù)據(jù)每?jī)晌唤獯a出一位數(shù)據(jù)；(4)將解碼后的數(shù)據(jù)存入數(shù)據(jù)接收緩沖器中，以備數(shù)據(jù)輸出。
4.根據(jù)權(quán)利要3所述的解碼方法，其特征在于所述步驟(3)中采樣寄存器中的數(shù)據(jù)每 兩位解碼出一位數(shù)據(jù)，當(dāng)兩位數(shù)據(jù)為“10”時(shí)，解碼數(shù)據(jù)為“1”，當(dāng)兩位數(shù)據(jù)為“01”時(shí)，解碼 數(shù)據(jù)為“0”。
全文摘要
本發(fā)明涉及雙極性曼徹斯特碼解碼裝置及方法，屬于通訊技術(shù)領(lǐng)域；本發(fā)明的雙極性曼徹斯特碼解碼裝置包括可編程邏輯器件，該可編程邏輯器件中設(shè)置有數(shù)據(jù)有效檢測(cè)邏輯單元，用于檢測(cè)輸入可編程邏輯器件中的數(shù)據(jù)是否有效；數(shù)據(jù)采樣邏輯單元，用于采樣數(shù)據(jù),并將采集到的數(shù)據(jù)存入采樣寄存器邏輯單元；采樣寄存器邏輯單元，用于存儲(chǔ)采樣數(shù)據(jù)；數(shù)據(jù)解碼邏輯單元，用于將采樣寄存器邏輯單元中存儲(chǔ)的數(shù)據(jù)解碼；數(shù)據(jù)接收緩沖器邏輯單元，用于存放解碼后的系統(tǒng)可傳輸?shù)臄?shù)據(jù)。本發(fā)明的雙極性曼徹斯特碼解碼裝置這種設(shè)置能夠?qū)崿F(xiàn)雙極性曼徹斯特碼的解碼，而且實(shí)現(xiàn)了裝置小型化設(shè)計(jì)，提高了系統(tǒng)集成度。
文檔編號(hào)H04L1/00GK101902225SQ20101023286
公開(kāi)日2010年12月1日 申請(qǐng)日期2010年7月21日 優(yōu)先權(quán)日2010年7月21日
發(fā)明者劉中海 申請(qǐng)人:中國(guó)航空工業(yè)集團(tuán)公司洛陽(yáng)電光設(shè)備研究所