專利名稱：雷達(dá)視頻壓縮與解壓縮的裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種無失真數(shù)據(jù)壓縮技術(shù)，尤其涉及一種雷達(dá)視頻壓縮與解壓縮的裝置。
背景技術(shù)：
在現(xiàn)代海軍作戰(zhàn)指揮系統(tǒng)中，雷達(dá)信號(hào)傳輸處理的好壞，關(guān)系著海軍艦艇作戰(zhàn)效率和質(zhì)量，隨著當(dāng)今科學(xué)技術(shù)的迅猛發(fā)展，雷達(dá)信號(hào)傳輸處理技術(shù)也從模擬技術(shù)向數(shù)字化技術(shù)方向發(fā)展。迄今為止，絕大多數(shù)視頻的記錄、存儲(chǔ)和傳輸仍然是模擬方式。但由于現(xiàn)代海軍裝備的迅速發(fā)展，對(duì)雷達(dá)的要求也越來越高，不僅要求它能測(cè)量距離，而且還要能測(cè)出目標(biāo)的方位、軌跡。不僅如此還要求在時(shí)間上高速實(shí)時(shí)地把有用的數(shù)據(jù)傳送到指控中心。另一方面，由于雷達(dá)越發(fā)復(fù)雜，所測(cè)目標(biāo)參數(shù)日益增多，數(shù)據(jù)量也大大增加，要實(shí)時(shí)存儲(chǔ)所有數(shù)據(jù)并傳送到指揮控制中心，存儲(chǔ)空間和通信傳輸信道將會(huì)成為最重要的障礙，成為“瓶頸”。

發(fā)明內(nèi)容
本發(fā)明就是針對(duì)上述問題，提供一種解決雷達(dá)信息的高速、大容量、實(shí)時(shí)處理的障礙的雷達(dá)視頻壓縮與解壓縮的裝置。為達(dá)到以上目的，本發(fā)明采用如下技術(shù)方案，本發(fā)明包括雷達(dá)視頻壓縮裝置、雷達(dá)視頻解壓縮裝置和裝置壓縮軟件，其結(jié)構(gòu)要點(diǎn)在于雷達(dá)視頻壓縮系統(tǒng)由視頻鉗位電路、低通濾波電路、A/D轉(zhuǎn)換電路以及視頻壓縮電路組成；雷達(dá)視頻解壓縮系統(tǒng)由驅(qū)動(dòng)電路、接口電路、FPGA分離電路以及視頻解壓縮電路組成；雷達(dá)視頻壓縮軟件算法采用游程編碼實(shí)現(xiàn)。發(fā)明的有益效果利用FPGA邏輯開發(fā)環(huán)境以及DSP開發(fā)系統(tǒng)研制雷達(dá)視頻壓縮與解壓縮硬件系統(tǒng)， 闡述壓縮與解壓縮系統(tǒng)的原理設(shè)計(jì)以及邏輯開發(fā)。由于現(xiàn)有無失真數(shù)據(jù)壓縮算法均不能有效提高壓縮比，所以完全采用無失真壓縮方法無法滿足要求，根據(jù)雷達(dá)信號(hào)的特性，采用了有損壓縮與無失真壓縮相結(jié)合的方法來提高壓縮比，并基于游程編碼算法，編寫了 DSP的壓縮與解壓縮程序。


圖1是雷達(dá)壓縮原理框圖；圖2是雷達(dá)解壓縮原理框圖。
具體實(shí)施例方式本發(fā)明包括雷達(dá)視頻壓縮裝置、雷達(dá)視頻解壓縮裝置和裝置壓縮軟件，其結(jié)構(gòu)要點(diǎn)在于雷達(dá)視頻壓縮系統(tǒng)由視頻鉗位電路、低通濾波電路、A/D轉(zhuǎn)換電路以及視頻壓縮電路組成；雷達(dá)視頻解壓縮系統(tǒng)由驅(qū)動(dòng)電路、接口電路、FPGA分離電路以及視頻解壓縮電路組成；雷達(dá)視頻壓縮軟件算法采用了游程編碼實(shí)現(xiàn)。首先進(jìn)行距離壓縮，雷達(dá)信號(hào)中有許多冗余信息，且終端設(shè)備無須對(duì)采集到的雷達(dá)信息逐點(diǎn)顯示，而是有選擇的顯示重要信息，距離壓縮的目的就是提取這些重要信息剔除冗余數(shù)據(jù)，由硬件邏輯實(shí)現(xiàn)；進(jìn)行無失真數(shù)據(jù)壓縮，這部分壓縮則由軟件實(shí)現(xiàn)，采用無失真壓縮技術(shù)，一方面是為進(jìn)一步提高壓縮比，另一方面是為了最大限度地讓重要的雷達(dá)信息能被真實(shí)的采集到，不至于被丟失。當(dāng)主機(jī)接收到來自上位機(jī)傳送來的一幀數(shù)據(jù)后，將向解壓縮卡中的DSP傳送這一幀數(shù)據(jù)，在所有數(shù)據(jù)接受完畢后，DSP再根據(jù)游程編碼算法對(duì)全部數(shù)據(jù)進(jìn)行解壓縮，解壓縮算法是壓縮算法的逆向處理；處理結(jié)束后，DSP通過DMA通道開始向FPGA送數(shù)，在所有數(shù)據(jù)傳輸完畢后，DMA對(duì)DSP產(chǎn)生中斷，接收到中斷，DSP就將準(zhǔn)備傳輸下一幀數(shù)據(jù)。
權(quán)利要求
1.雷達(dá)視頻壓縮與解壓縮的裝置，包括雷達(dá)視頻壓縮裝置、雷達(dá)視頻解壓縮裝置和裝置壓縮軟件，其特征在于雷達(dá)視頻壓縮系統(tǒng)由視頻鉗位電路、低通濾波電路、A/D轉(zhuǎn)換電路以及視頻壓縮電路組成；雷達(dá)視頻解壓縮系統(tǒng)由驅(qū)動(dòng)電路、接口電路、FPGA分離電路以及視頻解壓縮電路組成；雷達(dá)視頻壓縮軟件算法采用游程編碼實(shí)現(xiàn)。
2.根據(jù)權(quán)利要求1所述雷達(dá)視頻壓縮與解壓縮的裝置，其特征在于進(jìn)行距離壓縮時(shí)雷達(dá)信號(hào)中有許多冗余信息，且終端設(shè)備無須對(duì)采集到的雷達(dá)信息逐點(diǎn)顯示，距離壓縮的目的就是提取這些重要信息剔除冗余數(shù)據(jù)，由硬件邏輯實(shí)現(xiàn)；進(jìn)行無失真數(shù)據(jù)壓縮，這部分壓縮則由軟件實(shí)現(xiàn)，采用無失真壓縮技術(shù)，一方面是為進(jìn)一步提高壓縮比，另一方面是為了最大限度地讓重要的雷達(dá)信息能被真實(shí)的采集到，不至于被丟失。
3.根據(jù)權(quán)利要求1所述雷達(dá)視頻壓縮與解壓縮的裝置，其特征在于當(dāng)主機(jī)接收到來自上位機(jī)傳送來的一幀數(shù)據(jù)后，將向解壓縮卡中的DSP傳送這一幀數(shù)據(jù)，在所有數(shù)據(jù)接受完畢后，DSP再根據(jù)游程編碼算法對(duì)全部數(shù)據(jù)進(jìn)行解壓縮，解壓縮算法是壓縮算法的逆向處理；處理結(jié)束后，DSP通過DMA通道開始向FPGA送數(shù)，在所有數(shù)據(jù)傳輸完畢后，DMA對(duì)DSP產(chǎn)生中斷，接收到中斷，DSP就將準(zhǔn)備傳輸下一幀數(shù)據(jù)。
全文摘要
雷達(dá)視頻壓縮與解壓縮的裝置，本發(fā)明涉及一種無失真數(shù)據(jù)壓縮技術(shù)，本發(fā)明提供一種解決雷達(dá)信息的高速、大容量、實(shí)時(shí)處理的障礙的雷達(dá)視頻壓縮與解壓縮的裝置。本發(fā)明包括雷達(dá)視頻壓縮裝置、雷達(dá)視頻解壓縮裝置和裝置壓縮軟件，其結(jié)構(gòu)要點(diǎn)在于雷達(dá)視頻壓縮系統(tǒng)由視頻鉗位電路、低通濾波電路、A/D轉(zhuǎn)換電路以及視頻壓縮電路組成；雷達(dá)視頻解壓縮系統(tǒng)由驅(qū)動(dòng)電路、接口電路、FPGA分離電路以及視頻解壓縮電路組成；雷達(dá)視頻壓縮軟件算法采用了游程編碼實(shí)現(xiàn)。
文檔編號(hào)H04N7/26GK102457720SQ20101051602
公開日2012年5月16日 申請(qǐng)日期2010年10月22日 優(yōu)先權(quán)日2010年10月22日
發(fā)明者張立輝 申請(qǐng)人:張立輝