專利名稱：具有自適應(yīng)均衡能力的高速收發(fā)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及高速收發(fā)器技術(shù)領(lǐng)域，尤其是與利用改進(jìn)式數(shù)字控制自適應(yīng)均衡來(lái)執(zhí) 行高速流量接收和傳輸?shù)木W(wǎng)絡(luò)設(shè)備相關(guān)，且以可調(diào)均衡水平自動(dòng)減少傳輸線損耗并符合動(dòng) 態(tài)改變信號(hào)接收/傳輸要求的高速收發(fā)器。
背景技術(shù)：
目前，高速收發(fā)器(SERDES)作為一種信號(hào)轉(zhuǎn)換設(shè)備，其運(yùn)用范圍覆蓋通訊、計(jì)算 機(jī)、工業(yè)和儲(chǔ)存等多個(gè)領(lǐng)域，且通常被運(yùn)用在芯片與芯片/模塊之間或者在背板/電纜上傳 輸大量數(shù)據(jù)的系統(tǒng)中。進(jìn)一步，在數(shù)據(jù)通信或交換結(jié)構(gòu)應(yīng)用上，高速收發(fā)器配置和系統(tǒng)操作是決定體系 結(jié)構(gòu)的核心環(huán)節(jié)，不過(guò)，由于高速收發(fā)器的常規(guī)系統(tǒng)配置仍面臨一些技術(shù)上的局限，即，由 長(zhǎng)距離信號(hào)傳輸容易引起的信號(hào)損耗，該損耗必然會(huì)導(dǎo)致碼間干擾(ISI)。因此，為了減少系統(tǒng)復(fù)雜性、簡(jiǎn)化系統(tǒng)設(shè)計(jì)，避免碼間干擾，具體應(yīng)用時(shí)，通常使用 特定應(yīng)用集成電路(ASIC)將高速收發(fā)器設(shè)計(jì)為集成電路，并當(dāng)作ASIC芯片中的一個(gè)嵌入 式高速收發(fā)器進(jìn)行工作，其中，包括一個(gè)嵌入的時(shí)鐘和數(shù)據(jù)恢復(fù)(CDR)電路，該電路作為高 速收發(fā)器接收端的一個(gè)關(guān)鍵電路，用以跟蹤進(jìn)來(lái)數(shù)據(jù)流的相位并生成與輸出數(shù)據(jù)同步的恢 復(fù)字節(jié)時(shí)鐘(RBC)信號(hào)。此外，當(dāng)該嵌入的高速收發(fā)器ASIC芯片用于背板或交換卡時(shí)，高速信號(hào)傳輸距離 或傳輸線的長(zhǎng)度通常會(huì)大于30英寸，參見(jiàn)圖1所示，由于信號(hào)分辨率差，高速收發(fā)器接收端 的抖動(dòng)容限退化，信號(hào)容易發(fā)生丟失，故經(jīng)過(guò)長(zhǎng)距離傳輸后，高速信號(hào)的眼圖(表征順序相 鄰信號(hào)波形質(zhì)量的一種方式)幾乎閉合。而當(dāng)高速信號(hào)在一條長(zhǎng)的PCB線路上進(jìn)行傳輸時(shí)，該高速信號(hào)則將會(huì)因PCB線路 的電氣屬性而發(fā)生退化，其中，且該信號(hào)頻率越高、PCB線路越長(zhǎng)，則其退化程度會(huì)越高。該 退化問(wèn)題的產(chǎn)生究其原因是由PCB線路的帶寬限制引起的。當(dāng)數(shù)據(jù)速率高于線路帶寬時(shí)， 就會(huì)發(fā)生信號(hào)退化，參見(jiàn)圖2所示(頻率相關(guān)損耗曲線)，由于頻率相關(guān)損耗主要由“集膚 效應(yīng)”引起，故隨著數(shù)據(jù)速率的提高，電流往往在導(dǎo)線表面流動(dòng)，數(shù)據(jù)速率越高，電流路徑越 窄，因此，導(dǎo)線電阻也越高。在上述“集膚效應(yīng)”中，集膚深度與信號(hào)頻率的平方根成反比，導(dǎo)線的有效串聯(lián)電 阻與頻率的平方根成正比，且在低頻率時(shí)接近直流電阻。下列公式描述了這一現(xiàn)象^iL =exp -丄
^in skin. V _公式中的fs = (2Z0/Rsl)2，其中Rs是一個(gè)參數(shù)，表示導(dǎo)線尺寸和導(dǎo)體材料，1是 線路的長(zhǎng)度，ZO是PCB線路的特征阻抗。出于上述原因，為了恢復(fù)數(shù)據(jù)和時(shí)鐘、實(shí)現(xiàn)更高的抖動(dòng)容限，因此，除了在發(fā)射器 中集成電路以消除碼間干擾外，且在接收器中也需要提供均衡器電路，以補(bǔ)償傳輸線上的信號(hào) 損耗。由于上述均衡器電路是應(yīng)用在接收器的一個(gè)功能，且用以抵消長(zhǎng)傳輸線中的數(shù)據(jù) 退化，故該接收器內(nèi)部的均衡器必須具有高通濾波器的特性，而由于該濾波器的傳遞函數(shù) 的設(shè)計(jì)與PCB線路的傳遞函數(shù)的設(shè)計(jì)正好相反，因此均衡器勢(shì)必會(huì)抵消頻率相關(guān)的損耗。但是，由于PCB線路的傳遞函數(shù)與布線的幾何尺寸(如長(zhǎng)度、寬度和介電材料等) 相關(guān)，即會(huì)隨工藝、電壓和溫度的變化而變化，因此，必須對(duì)均衡器電路進(jìn)行調(diào)整，以補(bǔ)償那 些變化，實(shí)際設(shè)計(jì)時(shí)還必須將均衡器電路的傳遞函數(shù)調(diào)整為與線路的傳遞函數(shù)相匹配。針對(duì)上述，目前自適應(yīng)均衡器通常采用模擬的方式實(shí)現(xiàn)，見(jiàn)圖3所示，其為現(xiàn)有技 術(shù)中接收器的模擬控制自適應(yīng)均衡器電路。在電路中，輸入信號(hào)通過(guò)均衡器且被均衡器分 成兩路進(jìn)行發(fā)送，一路通過(guò)第一帶通濾波器被發(fā)送出去，而另一路則被發(fā)送到定量反饋模 塊進(jìn)行補(bǔ)償，即，在該定量反饋模塊中，輸入信號(hào)在低頻率所產(chǎn)生的基線漂移將得到補(bǔ)償； 又，進(jìn)一步所述定量反饋模塊的輸出信號(hào)通過(guò)第二帶通濾波器被發(fā)送出去。其中，所述輸入信號(hào)以及定量反饋模塊的輸出信號(hào)中特定頻率的振幅在分別在所 述第一帶通濾波器、第二帶通濾波器中進(jìn)行比較，并進(jìn)一步被送至運(yùn)算放大器中，且用于調(diào) 整放大器的增益。綜上所述，模擬自適應(yīng)均衡的方式雖然可以會(huì)抵消頻率相關(guān)的損耗，但仍然存在 以下幾個(gè)明顯的缺陷1)自適應(yīng)均衡電路設(shè)計(jì)要求有精確的模擬電路和設(shè)備匹配，該要求難以滿足高速 收發(fā)器的深亞微米集成電路設(shè)計(jì)技術(shù)；2)初始調(diào)整完成后，傳遞函數(shù)曲線很少需要重新調(diào)整，無(wú)法實(shí)現(xiàn)調(diào)整其與線路的 傳遞函數(shù)匹配；3)由于模擬自適應(yīng)均衡電路連接到信號(hào)路徑，增加了高速數(shù)據(jù)傳輸線的負(fù)載，應(yīng) 用中，如果想保持相同的性能，則需要有更高的功率，模擬自適應(yīng)環(huán)路一直都在消耗功率；4)控制算法難以根據(jù)不同的應(yīng)用環(huán)境進(jìn)行改變。

發(fā)明內(nèi)容
基于現(xiàn)有模擬自適應(yīng)均衡器電路存在的缺陷，本發(fā)明的主要目的在于提供一種新 型的，且可補(bǔ)充傳輸線損耗并進(jìn)一步可提高高速收發(fā)器抖動(dòng)容限的具有自適應(yīng)均衡能力的 高速收發(fā)器。為了實(shí)現(xiàn)上述目的，本發(fā)明采用了下述技術(shù)方案所述具有自適應(yīng)均衡能力的高速收發(fā)器包括發(fā)射器和接收器，其中，所述接收器 包括均衡器、時(shí)鐘和數(shù)據(jù)恢復(fù)電路、8B/10B解碼器、8B/10B錯(cuò)誤計(jì)數(shù)器以及自適應(yīng)控制邏 輯模塊；所述均衡器接收PCB線路上傳輸?shù)男盘?hào)并生成均衡信號(hào)發(fā)送給時(shí)鐘和數(shù)據(jù)恢復(fù)電 路；所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路接收均衡器發(fā)送的信號(hào)且檢測(cè)鎖定信號(hào)以及對(duì)接收的信號(hào)進(jìn) 行采樣和相位調(diào)整，并將鎖定信號(hào)發(fā)送至自適應(yīng)控制邏輯模塊以及將采樣和相位調(diào)整后的 信號(hào)輸入到8B/10B解碼器中；所述8B/10B解碼器接收該經(jīng)采樣和相位調(diào)整后的信號(hào)且進(jìn) 行邏輯運(yùn)算以及錯(cuò)誤檢測(cè)，并根據(jù)檢測(cè)到的錯(cuò)誤生成錯(cuò)誤標(biāo)記；所述8B/10B錯(cuò)誤計(jì)數(shù)器接 收8B/10B解碼器發(fā)送的錯(cuò)誤標(biāo)記且計(jì)算累計(jì)出錯(cuò)率，并將出錯(cuò)率傳送給自適應(yīng)控制邏輯 模塊；所述自適應(yīng)控制邏輯模塊接收8B/10B錯(cuò)誤計(jì)數(shù)器發(fā)送的出錯(cuò)率以及時(shí)鐘和數(shù)據(jù)恢復(fù)電路發(fā)送的鎖定信號(hào)，且將該出錯(cuò)率和鎖定信號(hào)進(jìn)行合并生成控制均衡器增益的增益控 制信號(hào)。進(jìn)一步，所述均衡器為模擬均衡器。所述均衡器包括一用以調(diào)整均衡器操作的邏輯控制單元。所述8B/10B解碼器包括一用以檢測(cè)錯(cuò)誤數(shù)據(jù)的錯(cuò)誤邏輯單元。本發(fā)明所述具有自適應(yīng)均衡能力的高速收發(fā)器具有以下優(yōu)點(diǎn)1)通過(guò)提供一個(gè)新的系統(tǒng)高速收發(fā)器配置，即在接收器中增設(shè)一均衡器來(lái)補(bǔ)償信 號(hào)傳輸中傳輸線損耗，大大提高了高速收發(fā)器的抖動(dòng)容限，結(jié)構(gòu)簡(jiǎn)單，實(shí)用性強(qiáng)；2)通過(guò)提供對(duì)錯(cuò)誤信號(hào)的檢測(cè)，且利用錯(cuò)誤出錯(cuò)率來(lái)調(diào)整輸入到均衡器的增益的 方式，適 當(dāng)?shù)匮a(bǔ)償了均衡器，降低了信號(hào)傳輸?shù)某鲥e(cuò)率，從而達(dá)到最優(yōu)均衡。


圖1為現(xiàn)有技術(shù)中信號(hào)在PCB線路上傳輸40英寸后的眼圖；圖2為現(xiàn)有技術(shù)中信號(hào)在PCB線路上傳輸40英寸的頻率相關(guān)損耗示意圖；圖3為現(xiàn)有技術(shù)中接收器的模擬控制自適應(yīng)均衡器電路的功能框圖；圖4為本發(fā)明所述具有自適應(yīng)均衡能力高速收發(fā)器中接收器的自適應(yīng)均衡器電 路的功能框圖。
具體實(shí)施例方式下面結(jié)合附圖以及具體實(shí)施方式
來(lái)對(duì)本發(fā)明所述具有自適應(yīng)均衡能力的高速收 發(fā)器作進(jìn)一步的詳細(xì)說(shuō)明。參照?qǐng)D4所示，在本發(fā)明所述具有自適應(yīng)均衡能力的高速收發(fā)器中，所述接收器 包括均衡器110、時(shí)鐘和數(shù)據(jù)恢復(fù)電路120、8B/10B解碼器130、8B/10B錯(cuò)誤計(jì)數(shù)器140以及 自適應(yīng)控制邏輯模塊150。所述均衡器110用以接收PCB線路上傳輸?shù)男盘?hào)，且根據(jù)該信號(hào)生成一均衡信號(hào) 并輸出至?xí)r鐘和數(shù)據(jù)恢復(fù)電路120。進(jìn)一步，實(shí)際應(yīng)用時(shí)，該所述均衡器110可以為模擬均衡器，且在該均衡器110中 還包括一用以調(diào)整均衡器110操作的邏輯控制單元(圖中未示)。所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路120接收均衡器110發(fā)送的信號(hào)且檢測(cè)鎖定信號(hào)以及對(duì) 接收的信號(hào)進(jìn)行采樣和相位調(diào)整，并將鎖定信號(hào)發(fā)送至自適應(yīng)控制邏輯模塊150以及將采 樣和相位調(diào)整后的信號(hào)輸入到8B/10B解碼器130中；其中，當(dāng)檢測(cè)到鎖定信號(hào)時(shí)則發(fā)送至 所述自適應(yīng)控制邏輯模塊150，且啟動(dòng)所述8B/10B解碼器130、8B/10B錯(cuò)誤計(jì)數(shù)器140以及 自適應(yīng)控制邏輯模塊150，即通過(guò)將高速收發(fā)器時(shí)鐘與高速收發(fā)器接收的數(shù)據(jù)對(duì)齊，來(lái)啟動(dòng) 自適應(yīng)控制邏輯以及出錯(cuò)率檢測(cè)。所述8B/10B解碼器130接收所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路120經(jīng)采樣和相位調(diào)整后 的信號(hào)后，且對(duì)其進(jìn)行邏輯運(yùn)算，又，當(dāng)所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路120的鎖定信號(hào)被鎖定到 進(jìn)來(lái)的數(shù)據(jù)位，則會(huì)檢測(cè)進(jìn)來(lái)的數(shù)據(jù)位，判斷是否存在錯(cuò)誤，如果發(fā)現(xiàn)任何接收的數(shù)據(jù)帶有 一個(gè)編碼錯(cuò)誤或者一個(gè)運(yùn)行時(shí)間不一致錯(cuò)誤，則會(huì)生成錯(cuò)誤標(biāo)記并發(fā)送給8B/10B錯(cuò)誤計(jì) 數(shù)器進(jìn)行錯(cuò)誤累積計(jì)數(shù)。
所述8B/10B錯(cuò)誤計(jì)數(shù)器140接收8B/10B解碼器130發(fā)送的錯(cuò)誤標(biāo)記且計(jì)算累計(jì) 出錯(cuò)率，并將出錯(cuò)率傳送給自適應(yīng)控制邏輯模塊150。所述自適應(yīng)控制邏輯模塊150接收8B/10B錯(cuò)誤計(jì)數(shù)器140發(fā)送的出錯(cuò)率以及時(shí) 鐘和數(shù)據(jù)恢復(fù)電路120發(fā)送的鎖定信號(hào)，且將該出錯(cuò)率和鎖定信號(hào)進(jìn)行合并生成控制均衡 器增益的增益控制信號(hào)；其中，當(dāng)時(shí)鐘和恢復(fù)電路120檢測(cè)到一個(gè)數(shù)據(jù)的鎖定信號(hào)并將其 發(fā)送到自適應(yīng)控制邏輯模塊150時(shí)，該自適應(yīng)控制邏輯模塊150即開(kāi)始調(diào)整均衡器110的 增益，執(zhí)行信號(hào)增益，且實(shí)際應(yīng)用時(shí)，在該自適應(yīng)控制邏輯模塊150中設(shè)定有出錯(cuò)率閾值， 當(dāng)出錯(cuò)率低于該設(shè)定的閾值，則自適應(yīng)控制邏輯模塊150對(duì)均衡器的增益的調(diào)制將一直進(jìn) 行，否則，則反之。在本發(fā)明具體應(yīng)用中，自適應(yīng)控制邏輯模塊150主要執(zhí)行以下功能A、收集錯(cuò)誤信息；B、在時(shí)序窗口計(jì)算出錯(cuò)率；C、保存一組增益控制參數(shù)；D、將控制參數(shù)發(fā)送給均衡器。此外，在本發(fā)明中，所述8B/10B解碼器130還配有一個(gè)錯(cuò)誤邏輯單元(圖中未 示)，其用來(lái)檢測(cè)錯(cuò)誤數(shù)據(jù)，以使得通過(guò)減少數(shù)據(jù)傳輸損耗來(lái)提高數(shù)據(jù)接收性能，每當(dāng)其檢 測(cè)到一個(gè)錯(cuò)誤數(shù)據(jù)后，則會(huì)生成一錯(cuò)誤標(biāo)記并發(fā)送給8B/10B錯(cuò)誤計(jì)數(shù)器去對(duì)出錯(cuò)率進(jìn)行 計(jì)數(shù)。所述8B/10B錯(cuò)誤計(jì)數(shù)器140和自適應(yīng)控制邏輯模塊150可通過(guò)現(xiàn)場(chǎng)可編程門(mén)陣 列(FPGA)實(shí)現(xiàn)。本發(fā)明中所述自適應(yīng)均衡的工作原理如下首先，建立用以鎖定到進(jìn)來(lái)數(shù)據(jù)位的時(shí)鐘信號(hào)以及將均衡器110的值設(shè)置為頻率 可調(diào)范圍的中間值。其次，時(shí)鐘和數(shù)據(jù)恢復(fù)(CDR)電路120檢測(cè)鎖定信號(hào)，且將檢測(cè)的鎖定信號(hào)輸入到 自適應(yīng)控制邏輯模塊150，以及啟動(dòng)8B/10B解碼器120、8B/10B錯(cuò)誤計(jì)數(shù)器140和自適應(yīng)控 制邏輯150工作；其中，一旦鎖定信號(hào)被鎖定到進(jìn)來(lái)的數(shù)據(jù)位，8B/10B編碼器/解碼器130 就會(huì)檢測(cè)進(jìn)來(lái)的數(shù)據(jù)位，判斷其是否存在錯(cuò)誤，例如，是否存在8B/10B編碼錯(cuò)誤和運(yùn)行時(shí) 不一致；如果存在錯(cuò)誤，8B/10B錯(cuò)誤計(jì)數(shù)器140會(huì)把錯(cuò)誤累積并將此信息發(fā)送到自適應(yīng)控 制邏輯150 ；隨即自適應(yīng)控制邏輯模塊150會(huì)根據(jù)該信息計(jì)算某一時(shí)序窗口中的出錯(cuò)率，當(dāng) 自適應(yīng)控制邏輯模塊150計(jì)算出的出錯(cuò)率要高于預(yù)定的閾值，或者當(dāng)時(shí)鐘和數(shù)據(jù)恢復(fù)電路 120無(wú)法滿足設(shè)計(jì)要求時(shí)，自適應(yīng)控制邏輯模塊150則會(huì)控制均衡器110的參數(shù)，即調(diào)整均 衡器110的RC參數(shù)，以提高該均衡器110增益。其中，本發(fā)明通過(guò)調(diào)整均衡器110的傳遞曲線來(lái)補(bǔ)償信號(hào)損耗，使8B/10B解碼器 130中實(shí)施的錯(cuò)誤檢測(cè)邏輯所生成的出錯(cuò)率降低，且通過(guò)調(diào)整增益控制，達(dá)到了更小化的出錯(cuò)率。上述自適應(yīng)均衡的具體過(guò)程如下 1)將均衡器110的值設(shè)置為頻率可調(diào)范圍的中間值；2)時(shí)鐘和數(shù)據(jù)恢復(fù)電路120報(bào)告“鎖定”后，自適應(yīng)控制邏輯150將把均衡增益控 制的值設(shè)置為最小。
3)在8B/10B錯(cuò)誤計(jì)數(shù)器140上進(jìn)行復(fù)位操作，并在一段給定時(shí)間后檢查計(jì)數(shù)器 140 ；4)把增益控制的值增加1 ；5)重復(fù)第3步和第4步，直到達(dá)到最大增益控制；6)找出沒(méi)有任何錯(cuò)誤的設(shè)置，將增益控制的值設(shè)為無(wú)誤設(shè)置的中間值，例如，假設(shè) 無(wú)誤設(shè)置的值為3，4，5，6，7，那么就將增益控制的值設(shè)為5 ；7)將自適應(yīng)控制邏輯模塊150設(shè)置為睡眠模式，直到系統(tǒng)再次調(diào)用它。因此，具體應(yīng)用時(shí)，高速收發(fā)器可在上電或強(qiáng)制校準(zhǔn)過(guò)程中啟動(dòng)自適應(yīng)均衡功能， 均衡參數(shù)則會(huì)被自動(dòng)調(diào)整，且直至?xí)r鐘和數(shù)據(jù)恢復(fù)電路110達(dá)到最小化的出錯(cuò)率，然后所 述自適應(yīng)控制邏輯模塊150會(huì)發(fā)送一個(gè)訓(xùn)練完成信號(hào)以結(jié)束該調(diào)整過(guò)程，隨即該高速收發(fā) 器便可以準(zhǔn)備接收正常的數(shù)據(jù)流量。以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并非因此限制本發(fā)明的專利范圍，凡是利用 本發(fā)明說(shuō)明書(shū)及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運(yùn)用在其他相關(guān) 的技術(shù)領(lǐng)域，均同理包括在本發(fā)明的專利保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種具有自適應(yīng)均衡能力的高速收發(fā)器，包括發(fā)射器和接收器，其特征在于，所述接 收器包括均衡器、時(shí)鐘和數(shù)據(jù)恢復(fù)電路、8B/10B解碼器、8B/10B錯(cuò)誤計(jì)數(shù)器以及自適應(yīng)控 制邏輯模塊；其中，所述均衡器接收PCB線路上傳輸?shù)男盘?hào)并生成均衡信號(hào)發(fā)送給時(shí)鐘和 數(shù)據(jù)恢復(fù)電路；所述時(shí)鐘和數(shù)據(jù)恢復(fù)電路接收均衡器發(fā)送的信號(hào)且檢測(cè)鎖定信號(hào)以及對(duì)接 收的信號(hào)進(jìn)行采樣和相位調(diào)整，并將鎖定信號(hào)發(fā)送至自適應(yīng)控制邏輯模塊以及將采樣和相 位調(diào)整后的信號(hào)輸入到8B/10B解碼器中；所述8B/10B解碼器接收經(jīng)采樣和相位調(diào)整后的 信號(hào)且進(jìn)行邏輯運(yùn)算以及錯(cuò)誤檢測(cè)，并根據(jù)檢測(cè)到的錯(cuò)誤生成錯(cuò)誤標(biāo)記；所述8B/10B錯(cuò)誤 計(jì)數(shù)器接收8B/10B解碼器發(fā)送的錯(cuò)誤標(biāo)記且計(jì)算累計(jì)出錯(cuò)率，并將出錯(cuò)率傳送給自適應(yīng) 控制邏輯模塊；所述自適應(yīng)控制邏輯模塊接收8B/10B錯(cuò)誤計(jì)數(shù)器發(fā)送的出錯(cuò)率以及時(shí)鐘 和數(shù)據(jù)恢復(fù)電路發(fā)送的鎖定信號(hào)，且將該出錯(cuò)率和鎖定信號(hào)進(jìn)行合并生成控制均衡器增益 的增益控制信號(hào)。
2.根據(jù)權(quán)利要求1所述具有自適應(yīng)均衡能力的高速收發(fā)器，其特征在于，所述均衡器 為模擬均衡器。
3.根據(jù)權(quán)利要求1所述具有自適應(yīng)均衡能力的高速收發(fā)器，其特征在于，所述均衡器 包括一用以調(diào)整均衡器操作的邏輯控制單元。
4.根據(jù)權(quán)利要求1所述具有自適應(yīng)均衡能力的高速收發(fā)器，其特征在于，所述8B/10B 解碼器包括一用以檢測(cè)錯(cuò)誤數(shù)據(jù)的錯(cuò)誤邏輯單元。
5.根據(jù)權(quán)利要求1所述具有自適應(yīng)均衡能力的高速收發(fā)器，其特征在于，所述時(shí)鐘和 數(shù)據(jù)恢復(fù)電路為通過(guò)將高速收發(fā)器時(shí)鐘與高速收發(fā)器接收的數(shù)據(jù)對(duì)齊，來(lái)啟動(dòng)自適應(yīng)控制 邏輯以及出錯(cuò)率檢測(cè)。
全文摘要
本發(fā)明公開(kāi)一種具有自適應(yīng)均衡能力的高速收發(fā)器，包括發(fā)射器和接收器，接收器進(jìn)一步包括均衡器、時(shí)鐘和數(shù)據(jù)恢復(fù)電路、8B/10B解碼器、8B/10B錯(cuò)誤計(jì)數(shù)器及自適應(yīng)控制邏輯模塊；其中，均衡器接收PCB線路上傳輸?shù)男盘?hào)并生成均衡信號(hào)；時(shí)鐘和數(shù)據(jù)恢復(fù)電路接收均衡信號(hào)且檢測(cè)鎖定信號(hào)，并將鎖定信號(hào)發(fā)送至自適應(yīng)控制邏輯模塊；8B/10B解碼器接收時(shí)鐘和數(shù)據(jù)恢復(fù)電路傳送的信號(hào)且進(jìn)行邏輯運(yùn)算及錯(cuò)誤檢測(cè)，并生成錯(cuò)誤標(biāo)記；8B/10B錯(cuò)誤計(jì)數(shù)器接收錯(cuò)誤標(biāo)記且累計(jì)出錯(cuò)率；自適應(yīng)控制邏輯模塊將出錯(cuò)率和鎖定信號(hào)合并且生成控制均衡器增益的增益控制信號(hào)。本發(fā)明優(yōu)點(diǎn)在于補(bǔ)償了傳輸線損耗，提高抖動(dòng)容限，降低了信號(hào)傳輸?shù)某鲥e(cuò)率。
文檔編號(hào)H04L25/03GK102098248SQ20101060335
公開(kāi)日2011年6月15日 申請(qǐng)日期2010年12月24日 優(yōu)先權(quán)日2010年12月24日
發(fā)明者傅東, 徐茂, 李濤, 石進(jìn)中 申請(qǐng)人:合肥昊特信息科技有限公司