專利名稱：全數(shù)字智能會(huì)議終端控制器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電學(xué)領(lǐng)域，尤其涉 及通信技術(shù)，特別涉及會(huì)議系統(tǒng)，具體的是一種全數(shù) 字智能會(huì)議終端控制器。
技術(shù)背景會(huì)議過程是一個(gè)通信過程，即通信雙方或多方通過人的感官器官進(jìn)行交流。傳統(tǒng) 會(huì)議只基于語音和文字交流，通常采用“話筒+調(diào)音臺(tái)”組成基本會(huì)議平臺(tái)，會(huì)議形式單一， 不能實(shí)現(xiàn)多媒體信息的交流。
發(fā)明內(nèi)容本發(fā)明的目的在于提供一種全數(shù)字智能會(huì)議終端控制器，所述的這種全數(shù)字智能 會(huì)議終端控制器要解決現(xiàn)有技術(shù)中會(huì)議形式單一、不能實(shí)現(xiàn)多媒體信息交流的技術(shù)問題。本發(fā)明的這種全數(shù)字智能會(huì)議終端控制器由嵌入式微處理器和周邊電路構(gòu)成，其 中，所述的周邊電路包括有以太網(wǎng)接口電路、Nand Flash存儲(chǔ)器、隨機(jī)存儲(chǔ)器、串行通信電 路、液晶觸摸屏接口電路、通用串行總線接口電路、總線接口電路、電源和時(shí)鐘電路，所述的 以太網(wǎng)接口電路、NandFlash存儲(chǔ)器、隨機(jī)存儲(chǔ)器、串行通信電路、液晶觸摸屏接口電路、通 用串行總線接口電路、總線接口電路、電源和時(shí)鐘電路分別與所述的嵌入式微處理器連接。進(jìn)一步的，所述的嵌入式微處理器是Samsung公司的S3C2410處理器，所述的Nand Flash存儲(chǔ)器是K9F1208芯片。進(jìn)一步的，K9F1208芯片的ALE端與S3C2410處理器的ALE端連接，K9F1208芯片 的CLE端與S3C2410處理器的CLE端連接，K9F1208芯片的8位的輸入輸出端與S3C2410處 理器的低8位數(shù)據(jù)總線相連，K9F1208芯片的/RE端、/WE端和/CE端分別與S3C2410處理 器的nFWE、nFRE和nFCE相連，S3C2410處理器的NCON配置端口上連接有上拉電阻器。進(jìn)一步的，所述的隨機(jī)存儲(chǔ)器的數(shù)據(jù)寬度是32位，存儲(chǔ)容量是64MB。本發(fā)明的工作原理是全數(shù)字智能會(huì)議終端控制器與一個(gè)多點(diǎn)多媒體數(shù)據(jù)會(huì)議 服務(wù)器采用星型拓?fù)浣Y(jié)構(gòu)連接。全數(shù)字智能會(huì)議終端控制器與多點(diǎn)多媒體數(shù)據(jù)會(huì)議服務(wù) 器中均設(shè)置有數(shù)據(jù)應(yīng)用模塊、會(huì)議管理控制模塊、視頻信息處理模塊、網(wǎng)絡(luò)傳輸模塊和接口 模塊，數(shù)據(jù)應(yīng)用模塊中包括文本顯示、文件傳輸和投票處理模塊，網(wǎng)絡(luò)傳輸模塊包括有數(shù)據(jù) 應(yīng)用、管理控制數(shù)據(jù)傳輸、音/視頻信息傳輸和IP協(xié)議模塊。本發(fā)明在嵌入式微處理器 S3C2410的基礎(chǔ)上增加了電源電路、復(fù)位電路、調(diào)試接口和存儲(chǔ)器電路，構(gòu)成本系統(tǒng)的核心 控制模塊。其中操作系統(tǒng)和應(yīng)用程序都固化在Flash中。啟動(dòng)代碼放在不易失存儲(chǔ)器Nand flash執(zhí)行，而主程序代碼則放在速度較快的SDRAM中執(zhí)行。為了支持NAND Flash的啟動(dòng)裝 載，S3C2410配置了一個(gè)“Steppingstone”的內(nèi)部SRAM緩沖器。當(dāng)系統(tǒng)啟動(dòng)時(shí)，NAND Flash 存儲(chǔ)器的前4KB將被自動(dòng)加載到“Steppingstone”中，然后系統(tǒng)自動(dòng)執(zhí)行這些載入的啟動(dòng) 代碼。NAND Flash控制器具有以下特性。[0010](I)NAND Flash模式有以下幾個(gè)讀/擦除/編程。(2)當(dāng)自動(dòng)啟動(dòng)模式時(shí)復(fù)位后，啟動(dòng)代碼將被傳送到“St印pingstone”中。當(dāng)傳 送完畢后，啟動(dòng)代碼會(huì)在“Steppingstone，，中執(zhí)行。注意在自動(dòng)啟動(dòng)模式下，不會(huì)進(jìn)行ECC 檢測(cè)。因此需要保證NANDFlash的前4KB不能有位錯(cuò)誤。(3)具備硬件ECC(校驗(yàn)碼，Error Correction Code)生成模塊(硬件生成校驗(yàn) 碼，通過軟件校驗(yàn))。(4)當(dāng)NAND F lash啟動(dòng)以后，內(nèi)部SRAM緩沖器“St印pingstone”可以用于其他用途。(5) NAND Flash控制器不能通過DMA訪問，但可以使用LDM/STM指令來代替DMA操 作。自動(dòng)啟動(dòng)模式的執(zhí)行步驟如下(1)完成復(fù)位；(2)當(dāng)自動(dòng)啟動(dòng)模式使能時(shí)，NAND Flash存儲(chǔ)器的前4KB將會(huì)自動(dòng)復(fù)制到 “St印pingstone”內(nèi)部緩沖器中；(3) “St印pingstone，，映射到 nGCSO ；(4) CPU在“St印pingstone”中開始執(zhí)行啟動(dòng)代碼。NAND Flash模式需要進(jìn)行以下配置(1)通過NFCONF寄存器設(shè)置NAND Flash配置；(2)將NAND Flash命令寫入NFCMD寄存器；(3)將 NAND Flash 地址寫人 NFADDR 寄存器；(4)通過NFSTAT寄存器檢查NAND Flash狀態(tài)，并且讀/寫數(shù)據(jù)。在讀操作之前或 者編程操作之后檢查R/nB信號(hào)。本發(fā)明采用K9F1208芯片作為Nand Flash存儲(chǔ)器芯片。K9F1208的存儲(chǔ)容量為64M字節(jié)，數(shù)據(jù)總線寬度為8位，工作電壓為2. 7V 3. 6V, 采用48腳TSOP封裝。僅需單3. 3V電壓即可完成在系統(tǒng)的編程與擦除操作。K9F1208的1/0 口既可接收和發(fā)送數(shù)據(jù)，也可接收地址信息和控制命令。在CLE有 效時(shí)，鎖存在1/0 口上的是控制命令字；在ALE有效時(shí)，鎖存在1/0 口上的是地址；/RE或/ WE有效時(shí)，鎖存的是數(shù)據(jù)。這種復(fù)用方式可以大大減少總線的數(shù)目。K9F1208 的 ALE 和 CLE 端分別接 S3C2410 的 ALE 和 CLE 端，8 位的 1/0[7 0]與 S3C2410低8位數(shù)據(jù)總線[DATA7 DATA0]相連，/RE、/TO和/CE分別與S3C2410的nFWE、 nFRE和nFCE相連，R/B與RnB相連。同時(shí)，S3C2410的NCON配置端口接上拉電阻，為增加穩(wěn)定性，R/nB端口也接上拉電 阻。與Flash存儲(chǔ)器相比較，SDRAM不具有掉電保持?jǐn)?shù)據(jù)的特性，但由于其存取速度大 大高于Flash存儲(chǔ)器，且具有讀/寫的屬性，因此，SDRAM在系統(tǒng)中主要用做程序的運(yùn)行空 間、數(shù)據(jù)及堆棧區(qū)。當(dāng)系統(tǒng)啟動(dòng)時(shí)，CPU首先從復(fù)位地址0x0處讀取啟動(dòng)代碼，在完成系統(tǒng) 的初始化后，程序代碼一般應(yīng)調(diào)入SDRAM中運(yùn)行，以提高系統(tǒng)的運(yùn)行速度。同時(shí)，系統(tǒng)及用 戶堆棧、運(yùn)行數(shù)據(jù)也都放在SDRAM中。目前常用的SDRAM為8位/16位的數(shù)據(jù)寬度，工作電壓一般為3. 3V。主要的生產(chǎn)廠商為HYUNDAI、Widbond等。本發(fā)明中使用的HY57V561620為SDRAM存儲(chǔ)器系統(tǒng)芯片，此 芯片存儲(chǔ)容量為4組X 64Mbit，工作電壓為3. 3V，常見封裝為TS0P 54，兼容LVTTL接口， 支持自動(dòng)刷新(auto-refresh)和自刷新(self-refresh)，16位數(shù)據(jù)寬度，其引腳功能如表 3-4所列根據(jù)系統(tǒng)需求，可構(gòu)建16位或32位的SDRAM存儲(chǔ)器系統(tǒng)，但為充分發(fā)揮32位CPU 的數(shù)據(jù)處理能力，本設(shè)計(jì)采用32位的SDRAM存儲(chǔ)器系統(tǒng)。HY57V561620為16位數(shù)據(jù)寬度， 單片容量為32MB，系統(tǒng)選用2片HY57V561620并聯(lián)構(gòu)建32位的SDRAM存儲(chǔ)器系統(tǒng)，共64MB 的SDRAM空間，可滿足嵌入式操作系統(tǒng)及各種相對(duì)較復(fù)雜的算法的運(yùn)行要求。本發(fā)明的會(huì)議終端控制器可代替?zhèn)鹘y(tǒng)的紙質(zhì)席卡、會(huì)議文本資料，會(huì)議相關(guān)信息 可隨機(jī)電子查看，還實(shí)現(xiàn)了文本上傳、文本下載、會(huì)議投票。通過與后臺(tái)主控機(jī)的通信功能， 提高了會(huì)議控制的有效性。本發(fā)明和已有技術(shù)相比較，其效果是積極和明顯的。本發(fā)明利用嵌入式系統(tǒng)構(gòu)成 會(huì)議終端控制器，功能齊全，支持會(huì)議資料共享、文件瀏覽，實(shí)現(xiàn)集中系統(tǒng)管理，并且功耗 低、壽命長(zhǎng)、成本低。

圖1是本發(fā)明的全數(shù)字智能會(huì)議終端控制器的結(jié)構(gòu)組成框圖。圖2是本發(fā)明的全數(shù)字智能會(huì)議終端控制器的一個(gè)實(shí)施例的網(wǎng)絡(luò)拓?fù)鋱D。
具體實(shí)施方式
實(shí)施例1 如圖1所示，本發(fā)明的全數(shù)字智能會(huì)議終端控制器由嵌入式微處理器1和周邊電 路構(gòu)成，其中，所述的周邊電路包括有以太網(wǎng)接口電路2、NandFlash存儲(chǔ)器3、隨機(jī)存儲(chǔ)器 4、串行通信電路5、液晶觸摸屏接口電路6、通用串行總線接口電路7、總線接口電路8、電源 和時(shí)鐘電路9，所述的以太網(wǎng)接口電路2、Nand Flash存儲(chǔ)器3、隨機(jī)存儲(chǔ)器4、串行通信電 路5、液晶觸摸屏接口電路6、通用串行總線接口電路7、總線接口電路8、電源和時(shí)鐘電路9 分別與所述的嵌入式微處理器1連接。進(jìn)一步的，所述的嵌入式微處理器1是Samsung公司的S3C2410處理器，所述的 Nand Flash存儲(chǔ)器是K9F1208芯片。進(jìn)一步的，K9F1208芯片的ALE端與S3C2410處理器的ALE端連接，K9F1208芯片 的CLE端與S3C2410處理器的CLE端連接，K9F1208芯片的8位的輸入輸出端與S3C2410處 理器的低8位數(shù)據(jù)總線相連，K9F1208芯片的/RE端、/WE端和/CE端分別與S3C2410處理 器的nFWE、nFRE和nFCE相連，S3C2410處理器的NC0N配置端口上連接有上拉電阻器。進(jìn)一步的，所述的隨機(jī)存儲(chǔ)器的數(shù)據(jù)寬度是32位，存儲(chǔ)容量是64MB。如圖2所示，本發(fā)明的一個(gè)實(shí)施例的工作過程是全數(shù)字智能會(huì)議終端控制器與 一個(gè)多點(diǎn)多媒體數(shù)據(jù)會(huì)議服務(wù)器采用星型拓?fù)浣Y(jié)構(gòu)連接。全數(shù)字智能會(huì)議終端控制器與多 點(diǎn)多媒體數(shù)據(jù)會(huì)議服務(wù)器中均設(shè)置有數(shù)據(jù)應(yīng)用模塊、會(huì)議管理控制模塊、視頻信息處理模 塊、網(wǎng)絡(luò)傳輸模塊和接口模塊，數(shù)據(jù)應(yīng)用模塊中包括文本顯示、文件傳輸和投票處理模塊， 網(wǎng)絡(luò)傳輸模塊包括有數(shù)據(jù)應(yīng)用、管理控制數(shù)據(jù)傳輸、音/視頻信息傳輸和IP協(xié)議模塊。本發(fā)明在嵌入式微處理器1S3C2410的基礎(chǔ)上增加了電源電路、復(fù)位電路、調(diào)試接口和存儲(chǔ)器 電路，構(gòu)成本系統(tǒng)的核心控制模塊。其中操作系統(tǒng)和應(yīng)用程序都固化在Flash中。啟動(dòng)代 碼放在不易失存儲(chǔ)器Nand flash執(zhí)行，而主程序代碼則放在速度較快的SDRAM中執(zhí)行。為 了支持NAND Flash的啟動(dòng)裝載，S3C2410配置了一個(gè)“St印pingstone”的內(nèi)部SRAM緩沖 器。當(dāng)系統(tǒng)啟動(dòng)時(shí)，NAND Flash存儲(chǔ)器的前4KB將被自動(dòng)加載到“St印pingstone”中，然 后系統(tǒng)自動(dòng)執(zhí)行這些載入的啟動(dòng)代碼。NAND Flash控制器具有以下特性。(l)NAND Flash模式有以下幾個(gè)讀/擦除/編程。(2)當(dāng)自動(dòng)啟動(dòng)模式時(shí)復(fù)位后，啟動(dòng)代碼將被傳送到“St印pingstone”中。當(dāng)傳 送完畢后，啟動(dòng)代碼會(huì)在“Steppingstone，，中執(zhí)行。注意在自動(dòng)啟動(dòng)模式下，不會(huì)進(jìn)行ECC 檢測(cè)。因此需要保證NANDFlash的前4KB不能有位錯(cuò)誤。(3)具備硬件ECC (校驗(yàn)碼，Error Correction Code)生成模塊(硬件生成校驗(yàn) 碼，通過軟件校驗(yàn))。(4)當(dāng)NAND Flash啟動(dòng)以后，內(nèi)部SRAM緩沖器“St印pingstone”可以用于其他用途。(5) NAND Flash控制器不能通過DMA訪問，但可以使用LDM/STM指令來代替DMA操 作。自動(dòng)啟動(dòng)模式的執(zhí)行步驟如下(1)完成復(fù)位；(2)當(dāng)自動(dòng)啟動(dòng)模式使能時(shí)，NAND Flash存儲(chǔ)器的前4KB將會(huì)自動(dòng)復(fù)制到 “St印pingstone”內(nèi)部緩沖器中；(3) "St印pingstone，，映射到 nGCSO ；(4) CPU在“St印pingstone”中開始執(zhí)行啟動(dòng)代碼。NAND Flash模式需要進(jìn)行以下配置(1)通過NFC0NF寄存器設(shè)置NAND Flash配置；(2)將NAND Flash命令寫入NFCMD寄存器；(3)將 NAND Flash 地址寫人 NFADDR 寄存器；(4)通過NFSTAT寄存器檢查NAND Flash狀態(tài)，并且讀/寫數(shù)據(jù)。在讀操作之前或 者編程操作之后檢查R/nB信號(hào)。本發(fā)明采用K9F1208芯片作為Nand Flash存儲(chǔ)器芯片。K9F1208的存儲(chǔ)容量為64M字節(jié)，數(shù)據(jù)總線寬度為8位，工作電壓為2. 7V 3. 6V, 采用48腳TS0P封裝。僅需單3. 3V電壓即可完成在系統(tǒng)的編程與擦除操作。K9F1208的1/0 口既可接收和發(fā)送數(shù)據(jù)，也可接收地址信息和控制命令。在CLE有 效時(shí)，鎖存在1/0 口上的是控制命令字；在ALE有效時(shí)，鎖存在1/0 口上的是地址；/RE或/ WE有效時(shí)，鎖存的是數(shù)據(jù)。這種復(fù)用方式可以大大減少總線的數(shù)目。K9F1208 的 ALE 和 CLE 端分別接 S3C2410 的 ALE 和 CLE 端，8 位的 1/0 [7 0]與 S3C2410 低 8 位數(shù)據(jù)總線[DATA7 DATA0]相連，/RE、/WE 和 /CE 分別與 S3C2410 的 nFWE、 nFRE和nFCE相連，R/B與RnB相連。同時(shí)，S3C2410的NC0N配置端口接上拉電阻，為增加穩(wěn)定性，R/nB端口也接上拉電阻。與Flash存儲(chǔ)器相比較，SDRAM不具有掉電保持?jǐn)?shù)據(jù)的特性，但由于其存取速度大 大高于Flash存儲(chǔ)器，且具有讀/寫的屬性，因此，SDRAM在系統(tǒng)中主要用做程序的運(yùn)行空 間、數(shù)據(jù)及堆棧區(qū)。當(dāng)系統(tǒng)啟動(dòng)時(shí)，CPU首先從復(fù)位地址0x0處讀取啟動(dòng)代碼，在完成系統(tǒng) 的初始化后，程序代碼一般應(yīng)調(diào)入SDRAM中運(yùn)行，以提高系統(tǒng)的運(yùn)行速度。同時(shí)，系統(tǒng)及用 戶堆棧、運(yùn)行數(shù)據(jù)也都放在SDRAM中。目前常用的SDRAM為8位/16位的數(shù)據(jù)寬度，工作電壓一般為3. 3V。主要的生產(chǎn) 廠商為HYUNDAI、Widbond等。本發(fā)明中使用的HY57V561620為SDRAM存儲(chǔ)器系統(tǒng)芯片，此 芯片存儲(chǔ)容量為4組X 64Mbit，工作電壓為3. 3V，常見封裝為TS0P 54，兼容LVTTL接口， 支持自動(dòng)刷新(auto-refresh)和自刷新(self-refresh)，16位數(shù)據(jù)寬度，其引腳功能如表 3-4所列根據(jù)系統(tǒng)需求，可構(gòu)建16位或32位的SDRAM存儲(chǔ)器系統(tǒng)，但為充分發(fā)揮32位CPU 的數(shù)據(jù)處理能力，本設(shè)計(jì)采用32位的SDRAM存儲(chǔ)器系統(tǒng)。HY5 7V5 61620為16位數(shù)據(jù)寬 度，單片容量為32MB，系統(tǒng)選用2片HY57V561620并聯(lián)構(gòu)建32位的SDRAM存儲(chǔ)器系統(tǒng)，共 64MB的SDRAM空間，可滿足嵌入式操作系統(tǒng)及各種相對(duì)較復(fù)雜的算法的運(yùn)行要求。本發(fā)明的會(huì)議終端控制器可代替?zhèn)鹘y(tǒng)的紙質(zhì)席卡、會(huì)議文本資料，會(huì)議相關(guān)信息 可隨機(jī)電子查看，還實(shí)現(xiàn)了文本上傳、文本下載、會(huì)議投票。通過與后臺(tái)主控機(jī)的通信功能， 提高了會(huì)議控制的有效性。
權(quán)利要求全數(shù)字智能會(huì)議終端控制器，由嵌入式微處理器和周邊電路構(gòu)成，其特征在于所述的周邊電路包括有以太網(wǎng)接口電路、Nand Flash存儲(chǔ)器、隨機(jī)存儲(chǔ)器、串行通信電路、液晶觸摸屏接口電路、通用串行總線接口電路、總線接口電路、電源和時(shí)鐘電路，所述的以太網(wǎng)接口電路、NandFlash存儲(chǔ)器、隨機(jī)存儲(chǔ)器、串行通信電路、液晶觸摸屏接口電路、通用串行總線接口電路、總線接口電路、電源和時(shí)鐘電路分別與所述的嵌入式微處理器連接。
2.如權(quán)利要求1所述的全數(shù)字智能會(huì)議終端控制器，其特征在于所述的嵌入式微處 理器是Samsung公司的S3C2410處理器，所述的Nand Flash存儲(chǔ)器是K9F1208芯片。
3.如權(quán)利要求2所述的全數(shù)字智能會(huì)議終端控制器，其特征在于K9F1208芯片的ALE 端與S3C2410處理器的ALE端連接，K9F1208芯片的CLE端與S3C2410處理器的CLE端連 接，K9F1208芯片的8位的輸入輸出端與S3C2410處理器的低8位數(shù)據(jù)總線相連，K9F1208 芯片的/RE端、/WE端和/CE端分別與S3C2410處理器的nFWE、nFRE和nFCE相連，S3C2410 處理器的NC0N配置端口上連接有上拉電阻器。
4.如權(quán)利要求2所述的全數(shù)字智能會(huì)議終端控制器，其特征在于所述的隨機(jī)存儲(chǔ)器 的數(shù)據(jù)寬度是32位，存儲(chǔ)容量是64MB。
專利摘要全數(shù)字智能會(huì)議終端控制器，由嵌入式微處理器和周邊電路構(gòu)成，全數(shù)字智能會(huì)議終端控制器與一個(gè)多點(diǎn)多媒體數(shù)據(jù)會(huì)議服務(wù)器采用星型拓?fù)浣Y(jié)構(gòu)連接。全數(shù)字智能會(huì)議終端控制器與多點(diǎn)多媒體數(shù)據(jù)會(huì)議服務(wù)器中均設(shè)置有數(shù)據(jù)應(yīng)用模塊、會(huì)議管理控制模塊、視頻信息處理模塊、網(wǎng)絡(luò)傳輸模塊和接口模塊，數(shù)據(jù)應(yīng)用模塊中包括文本顯示、文件傳輸和投票處理模塊，網(wǎng)絡(luò)傳輸模塊包括有數(shù)據(jù)應(yīng)用、管理控制數(shù)據(jù)傳輸、音/視頻信息傳輸和IP協(xié)議模塊。可代替?zhèn)鹘y(tǒng)的紙質(zhì)席卡、會(huì)議文本資料，會(huì)議相關(guān)信息可隨機(jī)電子查看，還實(shí)現(xiàn)了文本上傳、文本下載、會(huì)議投票。通過與后臺(tái)主控機(jī)的通信功能，提高了會(huì)議控制的有效性。
文檔編號(hào)H04L29/06GK201601692SQ201020101059
公開日2010年10月6日 申請(qǐng)日期2010年1月25日 優(yōu)先權(quán)日2010年1月25日
發(fā)明者吳文相, 尤峰華, 張衛(wèi), 楊舟, 王志宏, 羅玉易, 蔡笑如, 邵時(shí), 陳龔 申請(qǐng)人:上海華師網(wǎng)絡(luò)系統(tǒng)工程有限責(zé)任公司;華東師范大學(xué)