專利名稱：移動多媒體廣播回聲抵消模組的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種電路模組，特別是一種移動多媒體廣播回聲抵消模組。
背景技術(shù)：
軟件無線電技術(shù)，軟件無線電是1992年美國首次提出的一種實現(xiàn)無線通信的新的體系結(jié)構(gòu)。它是一種用軟件來實現(xiàn)物理層連接的無線通信設(shè)計，其基本概念是把硬件作為無線通信的基本平臺，把盡可能多的無線通信及個人通信功能用軟件來實現(xiàn)。這樣，無線通信新系統(tǒng)、新產(chǎn)品的開發(fā)將逐步轉(zhuǎn)到軟件的開發(fā)上來，而無線通信產(chǎn)品的價值也將越來越多地體現(xiàn)在軟件上，這是無線通信領(lǐng)域繼固定到移動、模擬到數(shù)字之后的第三次革命。現(xiàn)有技術(shù)方案傳統(tǒng)的數(shù)字無線電系統(tǒng)是以硬件為核心，其射頻部分和中頻部分仍離不開模擬電路，將低頻部分采用數(shù)字電路，其數(shù)字電路部分由專用芯片完成，系統(tǒng)的功能由硬件決定?，F(xiàn)有技術(shù)缺點以硬件為核心的平臺，采用專門的數(shù)字電路，只能實現(xiàn)單一的通信功能，無可編程性可言，功能實現(xiàn)上不夠靈活，不方便系統(tǒng)升級。術(shù)語解釋AS (Active Serial)ADC (Analog-to-Digital Converter)模數(shù)轉(zhuǎn)換器CMMB(China Mobile Multimedia Broadcasting):中國移動多媒體廣播CMOS (Complementary Metal Oxide Semiconductor)互補(bǔ)金屬氧化物半導(dǎo)體DAC (Digital-to-Analog Converter)EPROM(Erasable Programmable Read-Only Memory):可擦除可編程的只讀內(nèi)存FIR(Finite impulse response):有限長沖擊響應(yīng)FLASH (Flash Memory):閃存FPGA (Field Programmable Gate Array)現(xiàn)場可編程門陣列ICS(Interference Cancellation System):干擾抵消系統(tǒng)I0(lnput Output)輸入輸出IQ (IN phase Orthogonal):同相正交JTAG(Joint Test Action Group)聯(lián)合測試行為組織LNA(Low-Noise Amplifier):低噪聲放大器LVDS (Low-Voltage Differential Signaling):低壓差分信號LVPECL (low-voltage positive-referenced emitter coupled logic):低電壓偽發(fā)射極耦合邏輯NCO(Number Controlled Oscillator)數(shù)控振蕩器PLL (Phase )鎖相環(huán)PA(Power Amplifier)功率放大器SPI (Serial Peripheral Interface):串行外圍設(shè)備接口[0026]VCO(Voltage Controlled Oscillator)壓控制振蕩器
實用新型內(nèi)容為了解決上述的技術(shù)問題，本實用新型的目的是提供一種升級方便、性價比高的移動多媒體廣播回聲抵消模組。本實用新型解決其技術(shù)問題所采用的技術(shù)方案是移動多媒體廣播回聲抵消模組，包括低噪聲放大器、ARM處理器、時鐘電路、鎖相環(huán)電路、電源電路，所述低噪聲放大器的輸出端連接有混頻器，所述混頻器的輸出端連接有濾波器，所述濾波器的輸出端連接有模數(shù)轉(zhuǎn)換器，所述模數(shù)轉(zhuǎn)換器的輸出端連接有可編程邏輯門陣列，所述可編程邏輯門陣列的輸出端連接有數(shù)模轉(zhuǎn)換器，所述數(shù)模轉(zhuǎn)換器的輸出端連接有混頻器，所述混頻器的輸出端連接有濾波器，所述ARM處理器與可編程邏輯門陣列連接，所述時鐘電路的輸出端分別與模數(shù)轉(zhuǎn)換器、可編程邏輯門陣列、數(shù)模轉(zhuǎn)換器和鎖相環(huán)電路的輸入端連接，所述鎖相環(huán)電路的輸出端分別與混頻器和混頻器的輸入端連接，所述電源電路提供電源。進(jìn)一步作為優(yōu)選的實施方式，所述低噪聲放大器的輸入端連接有天線，所述低噪聲放大器接收天線的輸入信號。進(jìn)一步作為優(yōu)選的實施方式，所述低噪聲放大器的輸出端連接有功放。進(jìn)一步作為優(yōu)選的實施方式，所述電源電路為外部9V電源輸入，通過線性轉(zhuǎn)換芯片7805把9V轉(zhuǎn)換為5V，再通過開關(guān)電源芯片AMS1117-3.3將5V轉(zhuǎn)換為3. 3V，最后通過 TPS74901芯片把3. 3V轉(zhuǎn)換為1. 2V。進(jìn)一步作為優(yōu)選的實施方式，所述可編程邏輯門陣列為FPGA芯片。進(jìn)一步作為優(yōu)選的實施方式，所述FPGA芯片外圍連接有FLASH芯片電路和SDRAM 芯片電路。本實用新型的有益效果是本實用新型以可編程能力強(qiáng)的可編程邏輯門陣列器件代替專用的數(shù)字電路，使系統(tǒng)硬件結(jié)構(gòu)與功能相對獨立，這樣就可以基于一相對通用的硬件平臺，通過軟件實現(xiàn)不同的通信功能，并可對工作頻率、系統(tǒng)頻寬、調(diào)制方式、信源編碼等進(jìn)行編程控制，系統(tǒng)靈活性大大增強(qiáng)。系統(tǒng)增加功能只需要通過軟件升級來實現(xiàn)，方便技術(shù)進(jìn)步和標(biāo)準(zhǔn)升級。
以下結(jié)合附圖和實施例對本實用新型作進(jìn)一步說明。

圖1是本實用新型的系統(tǒng)方框圖；圖2是本實用新型的外部9V和5V電源接口圖；圖3是本實用新型的3. 3V轉(zhuǎn)1. 2V開關(guān)電源原理圖；圖4是本實用新型的FPGA外部串行Flash芯片原理圖；圖5是本實用新型的FPGA外部SDRAM芯片電路原理圖。
具體實施方式
參照圖1，移動多媒體廣播回聲抵消模組，包括低噪聲放大器1、ARM處理器9、時鐘電路10、鎖相環(huán)電路11、電源電路12，所述低噪聲放大器1的輸出端連接有混頻器2，所述混頻器2的輸出端連接有濾波器3，所述濾波器3的輸出端連接有模數(shù)轉(zhuǎn)換器4，所述模數(shù)轉(zhuǎn)換器4的輸出端連接有可編程邏輯門陣列5，所述可編程邏輯門陣列5的輸出端連接有數(shù)模轉(zhuǎn)換器6，所述數(shù)模轉(zhuǎn)換器6的輸出端連接有混頻器7，所述混頻器7的輸出端連接有濾波器8，所述ARM處理器9與可編程邏輯門陣列5連接，所述時鐘電路10的輸出端分別與模數(shù)轉(zhuǎn)換器4、可編程邏輯門陣列5、數(shù)模轉(zhuǎn)換器6和鎖相環(huán)電路11的輸入端連接，所述鎖相環(huán)電路11的輸出端分別與混頻器2和混頻器7的輸入端連接，所述電源電路12提供電源。進(jìn)一步作為優(yōu)選的實施方式，所述低噪聲放大器1的輸入端連接有天線，所述低噪聲放大器1接收天線的輸入信號。進(jìn)一步作為優(yōu)選的實施方式，所述低噪聲放大器1的輸出端連接有功放。進(jìn)一步參照圖2和圖3，作為優(yōu)選的實施方式，所述電源電路12為外部9V電源輸入，通過線性轉(zhuǎn)換芯片7805把9V轉(zhuǎn)換為5V，再通過開關(guān)電源芯片AMSl 117-3. 3將5V轉(zhuǎn)換為3. 3V，最后通過TPS74901芯片把3. 3V轉(zhuǎn)換為1. 2V。進(jìn)一步參照圖4，作為優(yōu)選的實施方式，所述可編程邏輯門陣列5為FPGA芯片。進(jìn)一步參照圖5，作為優(yōu)選的實施方式，所述FPGA芯片外圍連接有FLASH芯片電路和SDRAM芯片電路。為了在直放站技術(shù)上能夠?qū)崿F(xiàn)從以硬件為核心的平臺走向以軟件為核心的平臺， 升級的時候不需改變硬件平臺，只需更換軟件版本即可實現(xiàn)不同的通信功能。由上圖可1知，天線接收到的微弱信號，首先經(jīng)過一低噪聲放大器(LNA)，把小信號放大，然后經(jīng)過模擬下變頻，把射頻模擬信號下變頻到中頻模擬信號，通過濾波器把帶外信號濾掉，再經(jīng)過一個模數(shù)轉(zhuǎn)換器(ADC)，把模擬中頻信號轉(zhuǎn)換成數(shù)字中頻信號，進(jìn)入 FPGA，F(xiàn)PGA通過編程實現(xiàn)不同的功能，對信號進(jìn)行處理，包括數(shù)字上下變頻，數(shù)字濾波，回波對消算法等功能，然后數(shù)模轉(zhuǎn)換器(DAC)把經(jīng)過FPGA處理的數(shù)字信號轉(zhuǎn)換成模擬中頻信號，再經(jīng)過混頻器，把模擬中頻信號上變頻到射頻信號，通過射頻濾波器濾除帶外信號，最后經(jīng)過功放發(fā)送出去。整板供電模擬部分與數(shù)字部分分開，數(shù)字部分由外部5V供電，模擬部分由外部 9V供電。其中數(shù)字部分主電源是3. 3V，可由一個轉(zhuǎn)換效率很高的開關(guān)電源芯片把5V轉(zhuǎn)到3. 3V，再對板上的數(shù)字部分供電，模擬部分對電源比較敏感，故用兩個線性電源轉(zhuǎn)換芯片 L7805CV把9V電源轉(zhuǎn)換成5V電源。FPGA外圍電路設(shè)計，根據(jù)FPGA工作原理，F(xiàn)PGA采用了邏輯單元陣列LCA (Logic Cell Array)這樣一個概念，內(nèi)部包括可配置邏輯模塊CLB (Configurable Logic Block)、 輸出輸入模塊IOB (Input Output Block)和內(nèi)部連線(Interconnect)三個部分。FPGA的外部10 口都是可配置的，即在設(shè)計上只需要通過改變燒入FPGA的程序即可改變FPGA的10 口功能，F(xiàn)PGA的10 口在內(nèi)部分為8個BANK，本設(shè)計FPGA采用的型號是EP3C120F484C8N， FPGA的管腳數(shù)為484個，8個BANK的可用10在本方案是有余的。10管腳分配是從PCB布局實現(xiàn)的方便性來分配的。FPGA配置模式有多種并行主模式為一片F(xiàn)PGA加一片EPROM的方式；主從模式可以支持一片PROM編程多片F(xiàn)PGA ；串行模式可以采用串行PROM編程FPGA ；外設(shè)模式可以將FPGA作為微處理器的外設(shè)，由微處理器對其編程。本方案設(shè)計采用主從配置模式。本方案設(shè)計采用的模數(shù)轉(zhuǎn)換功能是通過數(shù)字下變頻接收機(jī)AD6655-125實現(xiàn)的， AD6655-125內(nèi)部含有采樣率高達(dá)125MSPS的14位ADC和一個半帶濾波器(HB)，一個HR濾波器，一個NCO等。本方案的數(shù)模轉(zhuǎn)換功能由AD9779來實現(xiàn)，AD9779是一款16位的，采樣率高達(dá) IGSPS的數(shù)模轉(zhuǎn)換芯片。時鐘是一個系統(tǒng)的核心部分，本方案的時鐘芯片采用ADI公司的時鐘芯片 AD9516-4,其內(nèi)部含有一個鎖相環(huán)，一個VC0，支持外部VCO和內(nèi)部VCO兩種模式，若采用差分時鐘信號，可分出6路LVPECL時鐘，4路LVDS時鐘，若采用單端時鐘信號，可分出20路 CMOS時鐘。本方案，參考時鐘采用一個壓控晶振VCX0，外部VCO采用博威電子的MVC0700D，由 AD9516-4分出兩路LVPECL時鐘供AD6655和FPGA使用，一路LVDS時鐘供AD9779使用，一路CMOS時鐘供射頻部分的鎖相環(huán)作為參考時鐘。系統(tǒng)的控制部分，本方案使用一個ARM7(Atmel公司的AT91SAM7X256)來實現(xiàn)整個系統(tǒng)的管理控制，包括各芯片的使能作用，芯片的初始化配置，系統(tǒng)的功率控制，與各芯片的通信，與外部通信等功能，其中芯片的使能作用和系統(tǒng)的功率控制由普通IO 口來完成， 芯片的初始化配置由SPI 口完成，與外部通信功能由RS232和RS485來完成。系統(tǒng)為增加內(nèi)存在外部擴(kuò)展了一塊EEPROM和一塊串行FLASH，ARM7的調(diào)試口用JTAG接口。為了能夠?qū)崟r監(jiān)控板上的溫度，還添加了一個溫度傳感器TMP36。射頻部分電路設(shè)計，主要包括四部分LNA模塊，模擬下變頻部分，模擬上變頻部分和鎖相環(huán)電路。天線接收下來部分的第一級放大器是采用一個型號為MGA631P8的低噪聲放大器，其增益為l8dB，噪聲系數(shù)為0. 53dB。模擬下變頻部分的混頻器采用LINEAR公司的LT5557，將模擬射頻信號變?yōu)槟M中頻信號，模擬上變頻部分采用一個IQ調(diào)制器，將DAC輸出的IQ兩路中頻信號調(diào)制成一路模擬射頻信號，IQ調(diào)制器采用德州儀器(Tl)公司的TRF370333。模擬上下變頻的本振信號由鎖相環(huán)來提供，鎖相環(huán)采用ADI公司的ADF4118，而模擬上下變頻兩路信號的功率控制由若干個數(shù)控衰減器和放大器來完成，數(shù)控衰減器的衰減的衰減控制由ARM7完成。鎖相環(huán)的參考頻率由時鐘芯片AD9516提供，環(huán)路濾波器的帶寬采用1MHz，壓控振蕩器VCO出來的信號經(jīng)過一個放大管，把信號放大14dB，然后再用一個2功分器，把信號分別提供給上下變頻作為本振信號。以上是對本實用新型的較佳實施進(jìn)行了具體說明，但本實用新型創(chuàng)造并不限于所述實施例，熟悉本領(lǐng)域的技術(shù)人員在不違背本實用新型精神的前提下還可作出種種的等同變形或替換，這些等同的變型或替換均包含在本申請權(quán)利要求所限定的范圍內(nèi)。
權(quán)利要求1.移動多媒體廣播回聲抵消模組，其特征在于包括低噪聲放大器(1)、ARM處理器 (9)、時鐘電路(10)、鎖相環(huán)電路(11)、電源電路(12)，所述低噪聲放大器(1)的輸出端連接有混頻器O)，所述混頻器O)的輸出端連接有濾波器(3)，所述濾波器(3)的輸出端連接有模數(shù)轉(zhuǎn)換器G)，所述模數(shù)轉(zhuǎn)換器的輸出端連接有可編程邏輯門陣列(5)，所述可編程邏輯門陣列(5)的輸出端連接有數(shù)模轉(zhuǎn)換器(6)，所述數(shù)模轉(zhuǎn)換器(6)的輸出端連接有混頻器(7)，所述混頻器(7)的輸出端連接有濾波器(8)，所述ARM處理器(9)與可編程邏輯門陣列(5)連接，所述時鐘電路(10)的輸出端分別與模數(shù)轉(zhuǎn)換器G)、可編程邏輯門陣列 (5)、數(shù)模轉(zhuǎn)換器(6)和鎖相環(huán)電路(11)的輸入端連接，所述鎖相環(huán)電路(11)的輸出端分別與混頻器( 和混頻器(7)的輸入端連接，所述電源電路(1 提供電源。
2.根據(jù)權(quán)利要求1所述的移動多媒體廣播回聲抵消模組，其特征在于所述低噪聲放大器(1)的輸入端連接有天線，所述低噪聲放大器(1)接收天線的輸入信號。
3.根據(jù)權(quán)利要求1所述的移動多媒體廣播回聲抵消模組，其特征在于所述低噪聲放大器(1)的輸出端連接有功放。
4.根據(jù)權(quán)利要求1所述的移動多媒體廣播回聲抵消模組，其特征在于所述電源電路 (12)為外部9V電源輸入，通過線性轉(zhuǎn)換芯片7805把9V轉(zhuǎn)換為5V，再通過開關(guān)電源芯片 AMSl 117-3. 3將5V轉(zhuǎn)換為3. 3V，最后通過TPS74901芯片把3. 3V轉(zhuǎn)換為1. 2V。
5.根據(jù)權(quán)利要求1所述的移動多媒體廣播回聲抵消模組，其特征在于所述可編程邏輯門陣列(5)為FPGA芯片。
6.根據(jù)權(quán)利要求5所述的移動多媒體廣播回聲抵消模組，其特征在于所述FPGA芯片外圍連接有FLASH芯片電路和SDRAM芯片電路。
專利摘要本實用新型公開了一種移動多媒體廣播回聲抵消模組，包括低噪聲放大器、ARM處理器、時鐘電路、鎖相環(huán)電路、電源電路，低噪聲放大器的輸出端依次連接有混頻器、混頻器、濾波器、模數(shù)轉(zhuǎn)換器、可編程邏輯門陣列、數(shù)模轉(zhuǎn)換器、混頻器、濾波器。本實用新型以可編程能力強(qiáng)的可編程邏輯門陣列器件代替專用的數(shù)字電路，使系統(tǒng)硬件結(jié)構(gòu)與功能相對獨立，這樣就可基于一相對通用的硬件平臺，通過軟件實現(xiàn)不同的通信功能，并可對工作頻率、系統(tǒng)頻寬、調(diào)制方式、信源編碼等進(jìn)行編程控制，系統(tǒng)靈活性大大增強(qiáng)。系統(tǒng)增加功能只需要通過軟件升級來實現(xiàn)，方便技術(shù)進(jìn)步和標(biāo)準(zhǔn)升級。本實用新型作為一種移動多媒體廣播回聲抵消模組廣泛應(yīng)用于回波抵消數(shù)字直放站中。
文檔編號H04M9/08GK201947352SQ201020297849
公開日2011年8月24日 申請日期2010年8月18日 優(yōu)先權(quán)日2010年8月18日
發(fā)明者余嘉池, 周云飛, 楊建坡, 郝祿國 申請人:奧維通信股份有限公司