專利名稱：基于sopc的帶嵌入式以太網(wǎng)傳輸?shù)陌矙z系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種基于SOPCXSystem-on-a-Programmable-Chip，即可編程片上 系統(tǒng))的帶以太網(wǎng)傳輸?shù)陌矙z系統(tǒng)，屬于安防領(lǐng)域。
背景技術(shù)：
現(xiàn)有的行李安檢系統(tǒng)中，用FPGA (Field - Programmable Gate Array即現(xiàn)場(chǎng)可 編程門陣列)作前級(jí)處理，而后通過DSP (Digital Signal I^rocessing數(shù)字信號(hào)處理)數(shù)據(jù) 處理是常用的做法，采用FPGA+ARM (—類微處理器的通稱)等實(shí)現(xiàn)行李安檢系統(tǒng)也很普遍， 效果也很好。但是系統(tǒng)不夠靈活，可裁剪性差，外圍電路復(fù)雜，升級(jí)難，穩(wěn)定性和可靠性無法 很大程度的提高。由于傳統(tǒng)的行李安檢傳輸系統(tǒng)一般采用ISA、PCI、USB，存在著布線復(fù)雜、 在某些場(chǎng)合已不能滿足科研和生產(chǎn)的實(shí)際要求。
發(fā)明內(nèi)容本實(shí)用新型目的在于克服上述現(xiàn)有技術(shù)之不足而提供一種基于SOPC的帶以太網(wǎng) 傳輸?shù)陌矙z系統(tǒng)，將Nios II處理器、自定義IP核、網(wǎng)絡(luò)通信驅(qū)動(dòng)、存儲(chǔ)器、I/O 口等系統(tǒng)設(shè)計(jì) 需要的功能模塊集成到一個(gè)FPGA上，構(gòu)件成一個(gè)可編程的片上系統(tǒng)，提高系統(tǒng)的穩(wěn)定性， 達(dá)到大型數(shù)據(jù)的高速傳輸。實(shí)現(xiàn)本實(shí)用新型目的采用的技術(shù)方案是一種基于SOPC的帶嵌入式以太網(wǎng)傳輸 的安檢系統(tǒng)包括X射線探測(cè)板、數(shù)據(jù)采集/轉(zhuǎn)換模塊、基于SOPC技術(shù)的控制及信息接收處 理系統(tǒng)和上位機(jī)數(shù)據(jù)接收及圖像處理模塊，所述數(shù)據(jù)采集/轉(zhuǎn)換模塊輸入端與X射線探測(cè) 板的輸出端連接，數(shù)據(jù)采集/轉(zhuǎn)換模塊輸出端連接基于SOPC技術(shù)控制及信息接收處理系統(tǒng) 的輸入端，所述SOPC技術(shù)控制及信息接收處理系統(tǒng)的輸出端連接遠(yuǎn)程上位機(jī)數(shù)據(jù)接收及 圖像處理模塊；所述探測(cè)板接收X射線并將光信號(hào)轉(zhuǎn)化成可接收處理的模擬信息；所述數(shù)據(jù)采集/轉(zhuǎn)換模塊采集接收探測(cè)板發(fā)送的模擬信號(hào)，將采集接收到的模擬 信號(hào)轉(zhuǎn)換成相應(yīng)的數(shù)字信號(hào)，并發(fā)送給基于SOPC技術(shù)控制及信息接收處理系統(tǒng)；所述上位機(jī)數(shù)據(jù)接收及圖像處理模塊監(jiān)聽下位機(jī)發(fā)送的圖像數(shù)據(jù)，實(shí)時(shí)將接收到 的數(shù)據(jù)進(jìn)行存儲(chǔ)，且將接收的數(shù)據(jù)進(jìn)行相應(yīng)的處理；所述基于SOPC技術(shù)的控制及信息接收處理系統(tǒng)完成數(shù)據(jù)的處理及發(fā)送，將用戶 外設(shè)和系統(tǒng)連接起來，構(gòu)成一個(gè)嵌入式系統(tǒng)，包括Nios II CPU、自定義IP模塊、雙SRAM (Static RAM的縮寫，它是一種具有靜止存取功能的內(nèi)存，不需要刷新電路即能保存它內(nèi)部 存儲(chǔ)的數(shù)據(jù))讀寫模塊、SDRAM (Synchronous Dynamic Random Access Memory，同步動(dòng)態(tài)隨 機(jī)存儲(chǔ)器)和FLASH。所述自定義IP模塊包括數(shù)據(jù)接收/處理IP模塊，雙SRAM讀寫模塊， 網(wǎng)絡(luò)控制驅(qū)動(dòng)模塊和頂層模塊，數(shù)據(jù)接收/處理IP模塊接收數(shù)據(jù)采集/轉(zhuǎn)換模塊轉(zhuǎn)換后的 圖像數(shù)字信號(hào)，并對(duì)圖像數(shù)字信號(hào)進(jìn)行處理，根據(jù)所需格式以及數(shù)據(jù)排列方式處理成所需 要的數(shù)據(jù)格式，同時(shí)產(chǎn)生SRAM的寫數(shù)據(jù)和寫地址信息。所述雙SRAM讀寫模塊接收數(shù)據(jù)接收/處理模塊已經(jīng)處理好的、待存儲(chǔ)的圖像數(shù)據(jù)，將這些數(shù)據(jù)寫入其中一個(gè)SRAM0，同時(shí)讀 取另一個(gè)SRAMl ；當(dāng)SRAMO存儲(chǔ)完畢，SRAMl讀完畢，開始SRAMO寫數(shù)據(jù)，SRAMl讀數(shù)據(jù)，實(shí)現(xiàn) 兩個(gè)SRAM的乒乓操作，最后通過掛接到Avalon總線上的頂層模塊，將數(shù)據(jù)傳輸?shù)絅ios II CPU。所述上位機(jī)數(shù)據(jù)接收及圖像處理模塊通過建立UDP網(wǎng)絡(luò)服務(wù)不間斷的監(jiān)聽下位 機(jī)Nios II CPU發(fā)送的圖像數(shù)據(jù)。上述以太網(wǎng)接口模塊的結(jié)構(gòu)顯然既可接收上位機(jī)模塊發(fā)送來的控制命令，也可把 當(dāng)前的工作狀態(tài)反饋給上位機(jī)模塊，以實(shí)現(xiàn)從上位機(jī)模塊端控制對(duì)現(xiàn)場(chǎng)裝置的調(diào)節(jié)及控 制。所采用NiOS II CPU，處理與ARM相當(dāng)，但其最大特點(diǎn)是可配置型高，因此減少外設(shè)，降 低外圍電路的復(fù)雜度，提高了系統(tǒng)的靈活性與穩(wěn)定性。此外，本實(shí)用新型不需要為了實(shí)現(xiàn)大 型數(shù)據(jù)的PCI或USB遠(yuǎn)程傳輸而增加通信設(shè)備、通信線路，將以太網(wǎng)傳輸設(shè)計(jì)成嵌入式，經(jīng) 過裁剪以太網(wǎng)通信協(xié)議實(shí)現(xiàn)快速以太網(wǎng)傳輸，達(dá)到大型數(shù)據(jù)的高速傳輸。本實(shí)用新型系統(tǒng)靈活、完備，功能更為強(qiáng)大，通過硬件加速達(dá)到安檢系統(tǒng)采傳加 速，并提高系統(tǒng)的穩(wěn)定性，對(duì)更多任務(wù)的完成具有更好的適應(yīng)性。

圖1是本實(shí)用新型的整體結(jié)構(gòu)示意框圖。圖2是本實(shí)用新型的系統(tǒng)原理框圖。
具體實(shí)施方式
為了使本實(shí)用新型實(shí)現(xiàn)的技術(shù)手段、創(chuàng)作特征、達(dá)成目的與功效易于明白了解，下 面結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步闡述。參考圖1，一種基于SOPC的帶以太網(wǎng)傳輸?shù)陌矙z系統(tǒng)，包括DDC232數(shù)據(jù)采集/轉(zhuǎn) 換模塊，所述DDC232數(shù)據(jù)采集/轉(zhuǎn)換模塊輸入端與32塊X射線探測(cè)板的輸出端連接，輸出 端連接基于SOPC技術(shù)控制及信息接收處理系統(tǒng)的輸入端，所述SOPC技術(shù)控制及信息接收 處理系統(tǒng)的輸出端連接遠(yuǎn)程上位機(jī)數(shù)據(jù)接收及圖像處理模塊。所述32塊探測(cè)板，接收X射線并將光信號(hào)轉(zhuǎn)化成可接收處理的模擬信息。所述DDC232數(shù)據(jù)采集/轉(zhuǎn)換模塊采集接收32塊探測(cè)板發(fā)送的模擬信號(hào)，根據(jù)算 法，將模擬信號(hào)轉(zhuǎn)換成所需的模擬信息，并通過A/D轉(zhuǎn)換，將采集接收到的模擬信號(hào)轉(zhuǎn)換成 相應(yīng)的數(shù)字信號(hào)，并發(fā)送給基于SOPC技術(shù)構(gòu)成的信息接收處理和控制系統(tǒng)。所述上位機(jī)數(shù)據(jù)接收及圖像數(shù)據(jù)處理模塊。上位機(jī)程序采用Visual Studio 2005 編寫，通過建立UDP網(wǎng)絡(luò)服務(wù)不間斷的監(jiān)聽下位機(jī)(Nios II嵌入式軟件處理系統(tǒng))發(fā)送的圖 像數(shù)據(jù)，實(shí)時(shí)將接收到的數(shù)據(jù)進(jìn)行存儲(chǔ)，以便于后續(xù)的處理。圖像數(shù)據(jù)處理模塊，將接收的 數(shù)據(jù)進(jìn)行相應(yīng)的處理，如圖像顯示，一線數(shù)據(jù)查詢并顯示等。所述基于SOPC技術(shù)構(gòu)成的控制及信息接收處理系統(tǒng)，完成數(shù)據(jù)的處理及發(fā)送，將 用戶外設(shè)和系統(tǒng)連接起來，構(gòu)成一個(gè)嵌入式系統(tǒng)。具有很強(qiáng)的靈活性，可根據(jù)需要進(jìn)行裁 剪，也可以將自定義IP核掛接到Avalon總線上，形成一個(gè)完整的微處理系統(tǒng)。參考圖2，為圖1具體實(shí)施例的系統(tǒng)原理圖。基于SOPC技術(shù)控制和信息接收處理 系統(tǒng)主要包括Nios II CPU、自定義IP模塊、兩個(gè)SRAM、SDRAM、FLASH等。[0021]所述自定義IP核主要有數(shù)據(jù)接收/處理IP模塊，雙SRAM讀寫模塊，網(wǎng)絡(luò)控制驅(qū) 動(dòng)模塊，頂層文件等。上述數(shù)據(jù)接收/處理IP模塊接收DDC232數(shù)據(jù)采集/轉(zhuǎn)換模塊轉(zhuǎn)換后的圖像數(shù)字 信號(hào)，并對(duì)圖像數(shù)字信號(hào)進(jìn)行處理，根據(jù)所需格式以及數(shù)據(jù)排列方式處理成所需要的數(shù)據(jù) 格式，如將128點(diǎn)數(shù)據(jù)組成一線，加上狀態(tài)位，線頭信息，組成完整的一線數(shù)據(jù)。同時(shí)產(chǎn)生 SRAM的寫數(shù)據(jù)和寫地址信息。所述雙SRAM讀寫模塊實(shí)現(xiàn)圖像數(shù)據(jù)緩存。接收DDC232數(shù)據(jù)接收/處理模塊已經(jīng) 處理好的、待存儲(chǔ)的圖像數(shù)據(jù)，將這些數(shù)據(jù)寫入其中一個(gè)SRAM0，同時(shí)讀取另一個(gè)SRAMl ；當(dāng) SRAMO存儲(chǔ)完畢，SRAMl讀完畢，開始SRAMO寫數(shù)據(jù)，SRAMl讀數(shù)據(jù)，實(shí)現(xiàn)兩個(gè)SRAM的乒乓操 作。最后，通過掛接到Avalon總線上的頂層模塊，將數(shù)據(jù)傳輸?shù)絅ios II軟核處理系統(tǒng)。參考圖2，在Nios II CPU嵌入式軟件處理系統(tǒng)中，運(yùn)用C語言編寫以下函數(shù)模塊 數(shù)據(jù)的處理、UDP打包，網(wǎng)絡(luò)傳送、中斷接收等函數(shù)。所述網(wǎng)絡(luò)傳送，嵌入式系統(tǒng)一般采用簡(jiǎn)化的TCP / IP協(xié)議棧，考慮到采集的數(shù)據(jù) 量較大，并要求能夠快速顯示處理等，因此本系統(tǒng)采用UDP協(xié)議點(diǎn)對(duì)點(diǎn)傳輸?shù)姆绞竭M(jìn)行網(wǎng) 絡(luò)傳輸。該傳輸方式是在Mos II中，通過C語言直接設(shè)計(jì)編寫嵌入式UDP通信，完成將數(shù) 據(jù)信息發(fā)送給遠(yuǎn)程監(jiān)控系統(tǒng)，即本系統(tǒng)中的上位機(jī)數(shù)據(jù)接收及圖像處理模塊，而無需采用 操作系統(tǒng)，繞開了嵌入式操作系統(tǒng)下以太網(wǎng)傳輸?shù)男阅芷款i，達(dá)到快速以太網(wǎng)性能。該方式 中，人工產(chǎn)生所需的網(wǎng)絡(luò)協(xié)議頭，直接調(diào)用網(wǎng)絡(luò)接口芯片底層的驅(qū)動(dòng)程序完成數(shù)據(jù)的發(fā)送。 在IP協(xié)議頭中，將數(shù)據(jù)包標(biāo)識(shí)字段統(tǒng)一置為0x0000，人工計(jì)算IP校驗(yàn)和，并直接放入相應(yīng) 的位置，以后就不用每發(fā)一次數(shù)據(jù)包計(jì)算一次IP校驗(yàn)和，節(jié)省時(shí)間，提高速度。因每次發(fā) 送的包的長(zhǎng)度是一個(gè)固定值，因此可將網(wǎng)絡(luò)協(xié)議頭固定，每次發(fā)送時(shí)，將需要發(fā)送的數(shù)據(jù)加 入，形成一個(gè)發(fā)送包，并通過網(wǎng)絡(luò)發(fā)送函數(shù)，將數(shù)據(jù)包發(fā)送出去。為了發(fā)送時(shí)達(dá)到最高效率， 并保證傳輸丟包率最低的情況下，每個(gè)包數(shù)據(jù)長(zhǎng)度設(shè)置為IOM個(gè)字節(jié)，加上42字節(jié)的網(wǎng)絡(luò) 協(xié)議頭，每個(gè)發(fā)送包長(zhǎng)度為1066字節(jié)。以上顯示和描述了本實(shí)用新型的基本原理和主要特征和本實(shí)用新型的優(yōu)點(diǎn)。本行 業(yè)的技術(shù)人員應(yīng)該了解，本實(shí)用新型不受上述實(shí)施例的限制，上述實(shí)施例和說明書中描述 的只是說明本實(shí)用新型的原理，在不脫離本實(shí)用新型精神和范圍的前提下，本實(shí)用新型還 會(huì)有各種變化和改進(jìn)，這些變化和改進(jìn)都落入要求保護(hù)的本實(shí)用新型范圍內(nèi)。本實(shí)用新型 要求保護(hù)范圍由所附的權(quán)利要求書界定。
權(quán)利要求1.一種基于SOPC的帶嵌入式以太網(wǎng)傳輸?shù)陌矙z系統(tǒng)，其特征在于包括X射線探測(cè) 板、數(shù)據(jù)采集/轉(zhuǎn)換模塊、基于SOPC技術(shù)的控制及信息接收處理系統(tǒng)和上位機(jī)數(shù)據(jù)接收及 圖像處理模塊，所述數(shù)據(jù)采集/轉(zhuǎn)換模塊輸入端與X射線探測(cè)板的輸出端連接，數(shù)據(jù)采集/ 轉(zhuǎn)換模塊輸出端連接基于SOPC技術(shù)控制及信息接收處理系統(tǒng)的輸入端，所述SOPC技術(shù)控 制及信息接收處理系統(tǒng)的輸出端連接遠(yuǎn)程上位機(jī)數(shù)據(jù)接收及圖像處理模塊；所述探測(cè)板接收X射線并將光信號(hào)轉(zhuǎn)化成可接收處理的模擬信息；所述數(shù)據(jù)采集/轉(zhuǎn)換模塊采集接收探測(cè)板發(fā)送的模擬信號(hào)，將采集接收到的模擬信號(hào) 轉(zhuǎn)換成相應(yīng)的數(shù)字信號(hào)，并發(fā)送給基于SOPC技術(shù)控制及信息接收處理系統(tǒng)；所述上位機(jī)數(shù)據(jù)接收及圖像處理模塊監(jiān)聽下位機(jī)發(fā)送的圖像數(shù)據(jù)，實(shí)時(shí)將接收到的數(shù) 據(jù)進(jìn)行存儲(chǔ)，且將接收的數(shù)據(jù)進(jìn)行相應(yīng)的處理；所述基于SOPC技術(shù)的控制及信息接收處理系統(tǒng)完成數(shù)據(jù)的處理及發(fā)送，將用戶外設(shè) 和系統(tǒng)連接起來，構(gòu)成一個(gè)嵌入式系統(tǒng)。
2.根據(jù)權(quán)利要求1所述基于SOPC的帶嵌入式以太網(wǎng)傳輸?shù)陌矙z系統(tǒng)，其特征在于所 述基于SOPC技術(shù)的控制及信息接收處理系統(tǒng)包括Nios II CPU、自定義IP模塊、雙SRAM讀 寫模塊、SDRAM 禾口 FLASH。
3.根據(jù)權(quán)利要求2所述基于SOPC的帶嵌入式以太網(wǎng)傳輸?shù)陌矙z系統(tǒng)，其特征在于所 述自定義IP模塊包括數(shù)據(jù)接收/處理IP模塊，雙SRAM讀寫模塊，網(wǎng)絡(luò)控制驅(qū)動(dòng)模塊和頂 層模塊，數(shù)據(jù)接收/處理IP模塊接收數(shù)據(jù)采集/轉(zhuǎn)換模塊轉(zhuǎn)換后的圖像數(shù)字信號(hào)，并對(duì)圖 像數(shù)字信號(hào)進(jìn)行處理，根據(jù)所需格式以及數(shù)據(jù)排列方式處理成所需要的數(shù)據(jù)格式，同時(shí)產(chǎn) 生SRAM的寫數(shù)據(jù)和寫地址信息。
4.根據(jù)權(quán)利要求3所述基于SOPC的帶嵌入式以太網(wǎng)傳輸?shù)陌矙z系統(tǒng)，其特征在于所 述雙SRAM讀寫模塊接收數(shù)據(jù)接收/處理IP模塊已經(jīng)處理好的、待存儲(chǔ)的圖像數(shù)據(jù)，將這些 數(shù)據(jù)寫入其中一個(gè)SRAM0，同時(shí)讀取另一個(gè)SRAMl ；當(dāng)SRAMO存儲(chǔ)完畢，SRAMl讀完畢，開始 SRAMO寫數(shù)據(jù)，SRAMl讀數(shù)據(jù)，實(shí)現(xiàn)兩個(gè)SRAM的乒乓操作，最后通過掛接到Avalon總線上的 頂層模塊，將數(shù)據(jù)傳輸?shù)絅ios II CPU。
5.根據(jù)權(quán)利要求4所述基于SOPC的帶嵌入式以太網(wǎng)傳輸?shù)陌矙z系統(tǒng)，其特征在于所 述上位機(jī)數(shù)據(jù)接收及圖像處理模塊通過建立UDP網(wǎng)絡(luò)服務(wù)不間斷的監(jiān)聽下位機(jī)Nios II CPU 發(fā)送的圖像數(shù)據(jù)。
專利摘要本實(shí)用新型涉及一種基于SOPC的帶嵌入式以太網(wǎng)傳輸?shù)陌矙z系統(tǒng)，該系統(tǒng)的數(shù)據(jù)采集/轉(zhuǎn)換模塊輸入端與X射線探測(cè)板的輸出端連接，數(shù)據(jù)采集/轉(zhuǎn)換模塊輸出端連接基于SOPC技術(shù)控制及信息接收處理系統(tǒng)的輸入端，所述SOPC技術(shù)控制及信息接收處理系統(tǒng)的輸出端連接遠(yuǎn)程上位機(jī)數(shù)據(jù)接收及圖像處理模塊。本系統(tǒng)將各種所需模塊采用SOPC技術(shù)掛接到AVALON總線上，增強(qiáng)系統(tǒng)的靈活性，通過硬件加速達(dá)到安檢系統(tǒng)采傳加速，并提高系統(tǒng)的穩(wěn)定性，不需要為了實(shí)現(xiàn)大型數(shù)據(jù)的PCI或USB遠(yuǎn)程傳輸而增加通信設(shè)備和通信線路，將以太網(wǎng)傳輸設(shè)計(jì)成嵌入式，經(jīng)過裁剪以太網(wǎng)通信協(xié)議實(shí)現(xiàn)快速以太網(wǎng)傳輸，達(dá)到大型數(shù)據(jù)的高速傳輸。
文檔編號(hào)H04L12/40GK201854299SQ20102052517
公開日2011年6月1日 申請(qǐng)日期2010年9月12日 優(yōu)先權(quán)日2010年9月12日
發(fā)明者李 昊, 甘江英 申請(qǐng)人:上海英邁吉東影圖像設(shè)備有限公司