專利名稱：用于視頻會議的硬件架構的制作方法
技術領域：
本發(fā)明總體上涉及用于多點控制單元的硬件架構和相關聯(lián)方法。
背景技術：
視頻會議和相關聯(lián)硬件大體上分成兩個陣營。在第一陣營中，“會議”僅在兩個參 與者之間發(fā)生，并且參與者通過某種形式的數(shù)據(jù)網(wǎng)絡彼此直接連接。在這種形式的網(wǎng)絡中， 僅涉及兩個端點，并且僅當多個參與者處于兩個端點站點中的一個時才發(fā)生真實的會議。 在低端技術的情況下，這種類型的會議的示例是使用諸如NetMeeting 或Skype 的軟件 互連的PC使能的端點，并且在較高端的情況下是使用例如經(jīng)由ISDN鏈路互連的專用端點 硬件的設備。在第二陣營中，視頻會議允許兩個以上端點彼此交互。這通過提供至少一個集中 的協(xié)調(diào)點來實現(xiàn)；從端點接收視頻和音頻流的所謂“多點控制單元(MCU)，，以期望的方式將 這些視頻和音頻流組合，并且將組合的合成音頻/視頻流重新傳送至參與者。通常，傳送給 端點的會議視圖對于每一個端點相同。該合成可以隨時間改變，但是對所有參與者相同。只提供單個合成是一個顯著問題，因為每個參與者因此必須接收被調(diào)整成能夠由 會議中的最低性能的端點所接受的視頻會議流。因此，在這種情形下，許多端點未被充分使 用，并且可能因此體驗到劣化的圖像和音頻。最近，諸如Codian MCU4200 系列的現(xiàn)代MCU已經(jīng)被設計成允許為每個參與者生 成獨特(unique)的視圖。這允許每個端點的全部性能被使用，并且也允許針對不同參與者 的不同合成，以便例如在會議中的特定參與者的重點對于不同用戶可以不同。然而，視頻數(shù) 據(jù)的實時處理是高處理器強度的任務。它也包括大量數(shù)據(jù)的移動。一旦數(shù)據(jù)已經(jīng)被解壓以 執(zhí)行高品質處理時，這尤其是如此。因此，處理能力和帶寬約束在允許產(chǎn)生多個會議視圖的 高品質視頻會議MCU的生成中是顯著瓶頸。圖1示出了典型的現(xiàn)有技術的MCU架構。該示例性架構具有諸如德州儀器TMS系 列的多個數(shù)字信號處理器2，它們經(jīng)由時分復用(TDM)總線4互連?？刂破骱途W(wǎng)絡接口 6也 連接至TDM總線。每個DSP 2在TDM總線上被分配了一個或多個時隙。應當理解，TDM總 線是顯著的瓶頸。雖然通過添加更多強大的DSP或附加的DSP可以實現(xiàn)為MCU提高處理功 率，但在DSP之間和在網(wǎng)絡8和DSP之間的所有數(shù)據(jù)流動必須適合在TDM總線4上的有限數(shù) 目的時隙。因此，這種形式的架構一般縮放，并且無法適應對每個參與者合成的處理要求。圖2示出了替代的現(xiàn)有技術配置。在該示例中，多個DSP 2-1中的每一個連接至 外圍組件互連(PCI)總線10-1。類似地，多個DSP 2-2、2-3和2-4連接至相應的PCI總線 10-2、10-3和10-4。PCI總線10—2、10—3和10-4進而經(jīng)由緩沖器12連接至進一步的PCI總線14。這種架構較之圖1所示的架構的顯著優(yōu)點是在組2-1中的DSP可以彼此之間進 行通信，唯一的瓶頸是PCI總線10-1。對組2-2、2-3和2-4也是如此。然而，如果在組2_1 中的DSP希望與例如在組2-3中的DSP通信，則必須使用PCI總線14。因此，雖然該架構就 可縮放性和有效使用多個DSP的能力而言較之圖1所示的架構有顯著改善，但仍然必須將 PCI總線14用于內(nèi)部DSP通信的某些組合，并且因此可能成為對于MCU架構的性能限制因
ο已經(jīng)做出將處理從DSP卸載的嘗試。例如，IDT生成部分號碼為IDT70K2000的“預 處理交換(PPQ ”，用于與DSP—起使用。PPS在遞送至諸如DSP或FPGA之前執(zhí)行預定功 能。基于在包被發(fā)送到的交換器上的地址范圍來確定處理。芯片被設計用于例如在3G電 話中使用，并且被設計成例如從DSP卸載通常由DSP低效率地執(zhí)行的基本任務。美國專利 No. 6，883，084也建議使用路徑處理；然而，在該情況下，它被建議為馮·諾依曼型序列處理 器的替代。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，提供了一種用于多點控制單元的視頻處理架構和系統(tǒng)。 在一個示例中，視頻處理系統(tǒng)包括母板和至少一個子板，每一個子板具有經(jīng)由子板交換器 互連的多個處理器，其中，子板交換器被配置成在多個處理器之間和在母板和子板之間交 換數(shù)據(jù)。在一個示例中，處理器包括數(shù)字信號處理器(DSP)。該視頻處理系統(tǒng)可以進一步包括多個子板，每一個子板具有相同的硬件和/或機 械配置。多個子板可以被配置成以能夠任意順序機械地和電氣地耦接在一起，并且可以是 可疊加的，以形成從母板延伸的子板的系列鏈，每一個相應的子板交換器進一步被配置成 將數(shù)據(jù)交換至在另一個子板上的子板交換器，以允許沿著所述系列鏈的數(shù)據(jù)流。母板可以 進一步包括被布置成在多個子板之間交換數(shù)據(jù)的母板交換器。母板交換器和/或子板交換 器可以包括現(xiàn)場可編程門陣列的至少部分。根據(jù)本發(fā)明的另一方面，提供了一種用于在多點控制單元中處理視頻的方法。多 點控制單元可以包括母板和至少一個子板，該至少一個子板中的每一個子板具有經(jīng)由子板 交換器互連的多個處理器，該方法包括在與子板相關聯(lián)的多個處理器之間以及在母板和子 板之間交換數(shù)據(jù)。該方法可以進一步包括將數(shù)據(jù)交換至在另一子板上的子板交換器，以允 許沿著從母板延伸的可疊加的子板的系列鏈的數(shù)據(jù)流。根據(jù)本發(fā)明的另一方面，用于多點控制單元的視頻處理系統(tǒng)包括適于執(zhí)行對代表 視頻圖像的數(shù)據(jù)的處理的多個處理器、將多個處理器互連的多個鏈路(例如，在處理器之 間的物理鏈路、交換結構等)、以及被配置成當數(shù)據(jù)通過鏈路在多個處理器之間穿過時處理 所述數(shù)據(jù)的流處理器(例如，處理器或處理單元)。該流處理器可以形成為現(xiàn)場可編程門陣列的部分。而且，流處理器可以與共同位 于現(xiàn)場可編程門陣列上或在現(xiàn)場可編程門陣列之外的存儲器相關聯(lián)。流處理器可以包括預 定邏輯，并且通過將一個或兩個位屏蔽和數(shù)據(jù)加載到所述存儲器中，在操作中是至少部分 可編程的。該流處理器可以進一步可操作來對穿過處理器的視頻流執(zhí)行帶寬壓縮和/或解 壓縮。而且，流處理器可以與存儲器相關聯(lián)，該存儲器可操作來存儲與已經(jīng)穿過處理器的視頻流的先前部分有關的歷史信息。根據(jù)本發(fā)明的另一方面，提供了一種用于將經(jīng)縮放的視頻圖像傳送至處于不同的 相應縮放級別的不同目的地的方法。在一個示例中，經(jīng)由具有多個處理器的MCU執(zhí)行該方 法，多個處理器可操作來執(zhí)行對代表視頻圖像的數(shù)據(jù)的處理，多個處理器通過多個鏈路互 連，并且多個流處理器可操作來在數(shù)據(jù)通過多個鏈路在處理器之間穿過時處理所述數(shù)據(jù)。 該方法包括在流處理器中的第一流處理器中將視頻數(shù)據(jù)視頻縮放至第一目的地所要求的 第一縮放級別，并且使用第二流處理器將所述視頻數(shù)據(jù)隨后縮放至用于第二目的地的第 二、更小的縮放級別。該方法可以進一步包括存儲保持代表該架構的網(wǎng)絡拓撲的數(shù)據(jù)的網(wǎng) 絡地圖，并且參考該地圖做出縮放決定。根據(jù)本發(fā)明的另一方面，一種用于多點控制單元的視頻處理系統(tǒng)包括多個處理 器，該多個處理器適于執(zhí)行對代表視頻圖像的數(shù)據(jù)的處理，該多個處理器經(jīng)由交換器互連， 交換器可操作來在接收到的數(shù)據(jù)的單播和多播前向傳送之間選擇。該視頻處理系統(tǒng)可以進一步包括拓撲存儲，該拓撲存儲包含代表在處理器之間的 鏈路的數(shù)據(jù)，并且其中，交換器訪問拓撲存儲，以做出路由決定，并且也在數(shù)據(jù)的單播或多 播前向傳送之間做出選擇。在另一示例中，視頻處理系統(tǒng)可以包括拓撲存儲，該拓撲存儲包 含代表在處理器和控制器之間的鏈路的數(shù)據(jù)；以及控制器，該控制器可操作來在與跨越所 述鏈路的期望路線相關的數(shù)據(jù)被傳送以前將路由信息附接到所述數(shù)據(jù)。根據(jù)本發(fā)明的另一方面，提供了一種用于在具有多個信號處理器的多點控制單元 中路由視頻數(shù)據(jù)的方法。該方法包括存儲或檢索網(wǎng)絡地圖，該網(wǎng)絡地圖保持代表將信號處 理器互連的網(wǎng)絡拓撲的數(shù)據(jù)，并且選擇性地切換多個交換器中的一個或多個，以根據(jù)網(wǎng)絡 地圖以單播或多播模式在信號處理器之間交換數(shù)據(jù)。該方法可以進一步包括以單播模式傳 送信息直至到達數(shù)據(jù)在其處需要沿多個鏈路前進的路由分支，并且然后在該路由分支處以 多播模式傳送信息。另外，這里提供了一種編碼有用于在具有多個信號處理器的多點控制單元中操作 和路由視頻數(shù)據(jù)的計算機程序指令的計算機可讀介質。該計算機程序指令可以包括用于執(zhí) 行此處所描述的一個或多個方法的指令。在結合附圖審閱了對于本發(fā)明的特定實施例的下列描述之后，本發(fā)明的其他方面 和特征對于本領域的技術人員將變得顯而易見。


圖1是現(xiàn)有技術的MCU架構的示意性框圖；圖2是替代的現(xiàn)有技術的MCU架構的示意性框圖；圖3是示出根據(jù)本發(fā)明的一個示例的母板和多個子板的示意性框圖；圖4是根據(jù)本發(fā)明的一個示例的子板的示意性框圖；以及圖5圖示了可以被用于實現(xiàn)在此處所提供的實施例中的處理功能的示例性計算 系統(tǒng)。
具體實施例方式呈現(xiàn)下列描述，以使得本領域的普通技術人員能夠制造和使用本發(fā)明的各個方面和示例。對于特定設備、技術和應用的描述僅作為示例而提供。對于此處所描述的示例的 各種修改對于本領域的普通技術人員將是顯而易見的，并且在不脫離本發(fā)明的精神和范圍 的情況下，此處所定義的一般原理可以應用于其他示例和應用。因此，本發(fā)明的并不意在限 于此處所描述且示出的示例，而是應被賦予與權利要求一致的范圍。參考圖3，母板20帶有現(xiàn)場可編程門陣列(FPGA)和其他相關聯(lián)的組件。母板20 可以包括控制電路系統(tǒng)，控制電路系統(tǒng)例如使得自動值機員(auto attendant)接口能夠被 生成以允許用戶配置MCU，并且它也可以控制MCU中的數(shù)據(jù)流。如本技術中所已知的，這些 組件可以替代地在獨立的板上。母板20也包括連接器，所述連接器允許安裝一個或多個子板22。在一個示例中， 可以將四個子板連接至母板20。該連接例如可以使用可插拔的連接器制作。通過使用多個 這樣的連接器，在優(yōu)選實施例中，子板通過這樣的連接器電氣地耦接并且機械地安裝到母 板。母板20帶有FPGA 24，F(xiàn)PGA M執(zhí)行路由功能(除了其他功能之外)。主要地， FPGA對在控制器(未示出)、網(wǎng)絡接口(未示出)以及多個子板22之間路由數(shù)據(jù)。在一 個示例中，F(xiàn)PGA 24具有四個高帶寬鏈路沈，高帶寬鏈路沈可以具有例如3( /秒或更高的 帶寬，并且將母板20與子板的第一層相連接。注意到，鏈路W(以及下文的38)可以包括 物理鏈路、交換結構或用于連接母板、子板和DSP的其他適當?shù)慕Y構或系統(tǒng)。如下文所更詳 細解釋的，至末端的子板的數(shù)據(jù)流通過子板的第一層被路由。在一個示例中，并且也參考圖4，每一個子板20具有四個DSP 28，每一個DSP 28 具有相關聯(lián)的存儲器30。每一個子板也具有并入有交換器34的FPGA 32。交換器34可以 包括用于在輸入處接收分組的結構或邏輯，并且以可選擇的方式例如與網(wǎng)絡交換器類似的 方式，向外發(fā)送分組。FPGA 32包括下文更詳細地描述的流處理器36 (例如，被配置成當數(shù) 據(jù)通過鏈路在多個處理器之間穿過時處理所述數(shù)據(jù)的處理器或處理單元)，以及兩個高帶 寬鏈路38。在一個示例中，子板22的每一個是機械并且電氣相同的，并且鏈路38可以被用 于連接至另一子板或母板20。以這種方法，僅通過添加另外的子板就可以將額外的處理能 力添加至該架構。在最小的配置中，可以將單個子板安裝在母板上。在最大的配置中，在 該示例中，可以將四個子板安裝在母板，并且每一個子板可以具有疊加于其上的另外的子 板(在該示例中是三個)。如上文所解釋的，每一個子板本身可以包括四個DSP，并且因此， 在該特定示例，包括四個子板的配置中，該配置可以具有64個DSP。當然，可以使用各種數(shù) 目的DSP和/或子板，并且最大配置僅參考該16個子板的特定示例，每一個子板包括四個 DSP?？梢允褂脦追N策略，以消除在DSP之間的鏈路或互連上的帶寬擁堵。在一個說明 性示例中，在子板之間的每個鏈路或互連以3( /秒或更高的帶寬操作，該帶寬實質上高于 現(xiàn)有技術中的帶寬。另外，每一個子板可以具有四個DSP，四個DSP共享本地互連，本地互連 可以在不使用該架構中的任何其他互連上的帶寬的情況下在彼此之間進行通信。因此，利 用適當?shù)馁Y源分配，在任何一個子板上的DSP可以在不對架構的整體造成顯著帶寬影響的 情況下，體驗高利用率。此外，在不使用其他分支可用的帶寬的情況下，數(shù)據(jù)可以在圖3所 示的四個分支的任何一個中的DSP之間流動。
在另一方面和示例中，子板22中的每一個包括位于子板FPGA 32的每一個中的流 處理器36。流處理器36被配置成利用如下文所解釋的視頻會議的不尋常特征，并且可以包 括任何適當?shù)奶幚砥骰蛱幚韱卧?，該處理器或處理單元被配置成當?shù)據(jù)通過鏈路在多個處 理器之間穿過時處理所述數(shù)據(jù)。通常，由于帶寬的約束，在視頻會議中的端點之間流動的數(shù)據(jù)被高度壓縮，例如， 具有互聯(lián)網(wǎng)連接的端點。然而，該壓縮通常防止了對圖像的操縱。因此，在MCU內(nèi)部，在非 壓縮的數(shù)據(jù)上執(zhí)行視頻處理。通常，這使數(shù)據(jù)量以10到100之間的某個倍數(shù)而增加，并且 通常以大約80的倍數(shù)而增加。因此，例如，典型的視頻流可以具有50Mb/秒的帶寬要求。 這是視頻會議所特有的顯著問題，因為處理對于許多同時發(fā)生的流執(zhí)行，并且實時執(zhí)行。然 而，由于處理的最終結果將以壓縮的形式被傳送，并且也通常通過有損耗的網(wǎng)絡，在MCU內(nèi) 部執(zhí)行壓縮是可接受的。這樣的壓縮可以是無損耗的，或者在給定輸出網(wǎng)絡的本質情況下， 是有損耗的。因此，在此處所提供的一個示例中，通過對在DSP之間傳送的數(shù)據(jù)在MCU內(nèi)執(zhí) 行壓縮和解壓縮，可以緩解在MCU內(nèi)的常規(guī)帶寬約束。然而，這本身在計算上是昂貴的。因 此，在此處所提供的一個示例中，示例性系統(tǒng)包括在每一個子板FPGA 32中形成的流處理 器36，流處理器36可以包括任何形式的處理單元。當執(zhí)行壓縮時，媒體流處理器36可以作 用于若干像素，并且因此，F(xiàn)PGA可以在相關聯(lián)存儲器40中保存幀或視頻幀的一部分，使得 在該模式中的流處理器36并非嚴格地是流處理器。而且，流處理器36可以包括被配置成 當數(shù)據(jù)通過鏈路在多個處理器之間穿過時處理所述數(shù)據(jù)的任何適當?shù)奶幚砥骰蛱幚韱卧Ｌ幚砥?6可以執(zhí)行進一步的操作，包括但不限于，合成、阿爾法混合(alpha blending)、運動補償、可變長度編碼和解碼、幀比較及其組合等。通過當數(shù)據(jù)在DSP 28之 間穿過時即時(on the fly)執(zhí)行這些步驟，將處理負載從DSP移除，并且?guī)捪拗埔脖粶p 輕。在另一示例中，去往若干不同DSP的數(shù)據(jù)可以以單播格式被發(fā)送，直到要求路由 分支，在該情況下，一些數(shù)據(jù)可以以多播形式被發(fā)送。這避免了相同數(shù)據(jù)的多個流沿著相同 鏈路經(jīng)過。例如，如果在圖3的最左側的子板22希望與在該圖的底部的子板22'上的DSP 通信，并且也與在該圖的最右側的子板22"通信，則數(shù)據(jù)可以被單播，直到它到達母板20， 在該點，它可以被多播至從母板放射出的子板的兩個相應的分支的每一個，并且然后沿著 每個分支進行單播。該步驟可以在FPGA M中作為它的路由算法而執(zhí)行。為了使這一點更 容易，每個交換器可以例如以樹狀的形式維護整個MCU架構的拓撲的代表，并且可操作來 操控該樹以及確定用于下一跳或多個跳的適當?shù)亩嗖セ騿尾ジ袷?。替代地，該路由可以?數(shù)據(jù)源被確定，并且與數(shù)據(jù)一起被攜載的路由信息在途中由交換器進行解譯。媒體流處理器36也可以使用因數(shù)化縮放，以協(xié)助減少在DSP之間的通信帶寬。例 如，如果不同的參與者合成要求不同縮放版本的相同圖像，諸如對于一個參與者圖像縮成 一半而對于另一參與者圖像縮成四分之一，F(xiàn)PGA可以被配置成做出明智的縮放決定。在該 示例中，F(xiàn)PGA可以將整個圖像縮成一半，將因此減少的數(shù)據(jù)傳送至路由分支，該路由分支在 將處理所述一半圖像的DSP和將處理所述四分之一圖像的DSP之間選擇，并且在該點，進一 步將圖像縮小成四分之一，以向前傳送給處理該四分之一縮小圖像的DSP。由每個子板FPGA執(zhí)行智能路由、多播和縮放/壓縮操作，并且因此，用于這些智能 路由決定的處理負載在每個子板之間分布。
通過這種方法，因此，通過確保數(shù)據(jù)被理想地分配至本地DSP，以及在數(shù)據(jù)必須在 更遠的DSP之間傳送的情況下確保數(shù)據(jù)以有效的格式傳送，上述架構可以增加或最大化 DSP的利用。此外，通過使用在DSP之間的非常高的帶寬鏈路，極大地避免了帶寬瓶頸。因 此，該架構為構成多會議視頻會議的每個參與者提供了高分辨率的高度可縮放和非常強大 的處理平臺。當然，其他特征和優(yōu)點對于本領域的技術人員將顯而易見。前面的系統(tǒng)概述代表 了一些示例性實現(xiàn)，但是其他實現(xiàn)對于本領域的技術人員將顯而易見，并且所有這樣的替 代被認為是等同的并且在僅由權利要求所限定的本發(fā)明的精神和范圍內(nèi)。本領域的技術人員將進一步認識到，根據(jù)情況使用硬件、軟件、固件或它們的組合 可以實現(xiàn)各種實施例的操作。例如，使用在軟件、固件或硬線邏輯控制下的處理器或其他數(shù) 字電路可以執(zhí)行一些處理。(如執(zhí)行所記載的功能的本領域技術人員所認識到的，此處的術 語“邏輯”指的是固定硬件、可編程邏輯和/或它們的適當組合)。可以將軟件和固件存儲 在計算機可讀介質上。如本領域的普通技術人員所公知的，使用模擬電路可以實現(xiàn)一些其 他處理。另外，存儲器或其他存儲器，以及通信組件可以用于本發(fā)明的實施例。圖5圖示了可以被用于實現(xiàn)在本發(fā)明實施例中的處理功能的典型的計算系統(tǒng) 500。這種類型的計算系統(tǒng)可以被用于例如MCU、控制器、母板、子板或DSP中的任何一個或 多個中。相關領域的技術人員也將認識到如何使用其他計算機系統(tǒng)或架構來實現(xiàn)本發(fā)明的 實施例。計算系統(tǒng)500可以包括一個或多個處理器，諸如處理器504。使用通用或專用處 理引擎(諸如，例如微處理器、微控制器或其他控制邏輯)可以實現(xiàn)處理器504。在該示例 中，將處理器504連接至總線502或其他通信介質。計算系統(tǒng)500也可以包括主存儲器508，諸如隨機存取存儲器(RAM)或其他動態(tài)存 儲器，用于存儲由處理器504執(zhí)行的信息和指令。主存儲器508也可以被用于在由處理器 504執(zhí)行的指令的執(zhí)行期間存儲臨時變量或其他中間信息。計算系統(tǒng)500同樣可以包括耦 接至總線502的只讀存儲器(ROM)或其他靜態(tài)存儲設備，用于為處理器504存儲靜態(tài)信息 和指令。計算系統(tǒng)500也可以包括信息存儲系統(tǒng)510，信息存儲系統(tǒng)510可以包括，例如，介 質驅動器512和可移除存儲接口 520。介質驅動器512可以包括支持固定或可移除存儲介 質的驅動器或其他機構，諸如硬盤驅動器、軟盤驅動器、磁帶驅動器、光盤驅動器、壓縮磁盤 (CD)或數(shù)字多用磁盤(DVD)驅動器(R或RW)、或其他可移除或固定介質驅動器。存儲介質 518可以包括，例如，硬盤、軟盤、磁帶、光盤、⑶或DVD、或由介質驅動器514讀取或寫入的 其他固定或可移除介質。如這些示例所說明的，存儲介質518可以包括其中已經(jīng)存儲了特 定計算機軟件或數(shù)據(jù)的計算機可讀存儲介質。在替代實施例中，信息存儲系統(tǒng)510可以包括其他類似組件，用于允許計算機程 序或其他指令或數(shù)據(jù)被加載到計算系統(tǒng)500中。這樣的組件可以包括，例如，可移除存儲單 元522和接口 520，諸如程序盒式存儲器和盒式存儲器接口、可移除存儲器(例如，閃存或其 他可移除存儲模塊)和存儲器插槽，以及允許軟件和數(shù)據(jù)從可移除存儲單元518傳輸至計 算系統(tǒng)500的可移除存儲單元522和接口 520。計算系統(tǒng)500也可以包括通信接口 524。通信接口 5 可以被用于允許軟件和數(shù) 據(jù)在計算系統(tǒng)500和外部設備之間傳輸。通信接口 5M的示例可以包括調(diào)制解調(diào)器、網(wǎng)絡接口(諸如以太網(wǎng)或其他網(wǎng)絡接口卡(NIC))、通信端口(諸如USB端口)、PCMCIA插槽和卡等。經(jīng)由通信接口 5M傳輸?shù)能浖蛿?shù)據(jù)是信號的形式，這些信號可以是電子的、電 磁的、光或能夠被通信接口 5M接收的其他信號。這些信號經(jīng)由信道5 被提供至通信接 口 524。該信道5 可以攜載信號，并且可以使用無線介質、線或電纜、光纖、或其通信介質 來實現(xiàn)。信道的一些示例包括電話線、蜂窩電話鏈路、射頻鏈路、網(wǎng)絡接口、局域或廣域網(wǎng)絡 以及其他通信信道。在本文獻中，術語“計算機程序產(chǎn)品”、“計算機可讀介質，，等可以被一般地用于指 諸如例如存儲器508、存儲設備518或存儲單元522的介質。這些或其他形式的計算機可 讀介質可以存儲供處理器504使用的一個或多個指令，以使得處理器執(zhí)行指定操作。這樣 的指令一般被稱為“計算機程序代碼”(它可以被分組為計算機程序的形式或其他分組)， 當被執(zhí)行時，使得計算系統(tǒng)500能夠執(zhí)行本發(fā)明的實施例的功能。注意到，代碼可以直接使 得處理器執(zhí)行指定操作，被編譯來執(zhí)行指定操作，和/或與其他軟件、硬件和/或固件元件 (例如，用于執(zhí)行標準功能的庫)組合來執(zhí)行指定操作。在使用軟件來實現(xiàn)元件的實施例中，使用例如可移除存儲驅動器514、驅動器512 或通信接口 524，可以將軟件存儲在計算機可讀介質中，并且可以將軟件加載到計算系統(tǒng) 500中?？刂七壿?在該示例中，軟件指令或計算機程序代碼)當被處理器504執(zhí)行時，使 得處理器504執(zhí)行如此處所描述的本發(fā)明的實施例的功能。應當理解，出于清楚的目的，上面的描述已經(jīng)參考不同功能單元和處理器描述了 本發(fā)明的實施例。然而，顯而易見，在不脫離本發(fā)明的實施例的情況下，可以使用在不同功 能單元、處理器或者域之間的任何適當?shù)墓δ芊植?。例如，所圖示的由分離的處理器或控制 器所執(zhí)行的功能可以由相同的處理器或控制器執(zhí)行。因此，對于特定功能單元的引用僅應 當被視為對于用于提供描述的功能的適當裝置的引用，而非表示嚴格的邏輯或物理結構或 組織。雖然已經(jīng)結合一些實施例描述了本發(fā)明的實施例，但是本發(fā)明并不意在限于此處 所闡述的特定形式。相反，本發(fā)明的實施例的范圍僅由權利要求來限定。另外，雖然看起來 可以結合特定實施例描述特征，但是本領域的技術人員應當認識到，所描述的實施例的各 種特征可以根據(jù)本發(fā)明的實施例進行組合。此外，雖然個別列出，但是多個裝置、元件或方法步驟可以由例如單個單元或處理 器來實現(xiàn)。另外，雖然個別特征可能被包含在不同權利要求中，但是這些可能被有利地組 合，并且在不同權利要求中包括并不暗示特征的組合是不可行的和/或有利的。而且，在一 種類別的權利要求中包括的特征并不暗示限于該類別，相反，根據(jù)情況，該特征可以同樣應 用于其他權利要求類別。
權利要求
1.一種將經(jīng)縮放的視頻圖像傳送至用于多點控制單元的不同縮放級別的視頻處理系 統(tǒng)，包括多個處理器，所述多個處理器適于執(zhí)行對代表視頻圖像的數(shù)據(jù)的處理；多個鏈路，所述多個鏈路將所述多個處理器互連；以及多個流處理器，所述多個流處理器被配置成當數(shù)據(jù)通過所述鏈路在所述多個處理器之 間穿過時執(zhí)行視頻數(shù)據(jù)的視頻縮放。
2.根據(jù)權利要求1所述的視頻處理系統(tǒng)，其中，所述流處理器形成現(xiàn)場可編程門陣列 的部分。
3.根據(jù)權利要求2所述的視頻處理系統(tǒng)，其中，所述流處理器與共同位于所述現(xiàn)場可 編程門陣列上的存儲器相關聯(lián)。
4.根據(jù)權利要求3所述的視頻處理系統(tǒng)，其中，所述流處理器具有預定邏輯，并且通過 將位屏蔽和數(shù)據(jù)中的一個或兩者加載到所述存儲器中，所述流處理器在操作中也是至少部 分可編程的。
5.根據(jù)權利要求2所述的視頻處理系統(tǒng)，其中，所述流處理器與在所述現(xiàn)場可編程門 陣列之外的存儲器相關聯(lián)。
6.根據(jù)權利要求5所述的視頻處理系統(tǒng)，其中，所述流處理器具有預定邏輯，并且通過 將位屏蔽和數(shù)據(jù)的中一個或兩者加載到所述存儲器中，所述流處理器在操作中也是至少部 分可編程的。
7.根據(jù)權利要求1所述的視頻處理系統(tǒng)，其中，所述流處理器可操作來對穿過所述處 理器的視頻流執(zhí)行帶寬壓縮。
8.根據(jù)權利要求1所述的視頻處理系統(tǒng)，其中，所述流處理器與存儲器相關聯(lián)，并且所 述流處理器可操作來存儲與已經(jīng)穿過所述處理器的所述視頻流的先前部分有關的歷史信 肩、ο
9.根據(jù)權利要求1所述的視頻處理系統(tǒng)，其中，所述流處理器被布置成對穿過所述處 理器的視頻流執(zhí)行帶寬解壓縮。
10.一種利用包括多個處理器的MCU將經(jīng)縮放的視頻圖像傳送至在不同的相應縮放級 別的不同目的地的方法，所述多個處理器可操作來執(zhí)行對代表視頻圖像的數(shù)據(jù)的處理，所 述多個處理器由多個鏈路互連，并且多個流處理器可操作來在數(shù)據(jù)通過所述多個鏈路在所 述處理器之間穿過時處理所述數(shù)據(jù)，所述方法包括在所述流處理器中的第一流處理器中將視頻數(shù)據(jù)視頻縮放至第一目的地所要求的第 一縮放級別，以及使用第二流處理器將所述視頻數(shù)據(jù)隨后縮放至用于第二目的地的第二、 更小的縮放級別。
11.根據(jù)權利要求10所述的方法，包括存儲保持代表所述架構的網(wǎng)絡拓撲的數(shù)據(jù)的網(wǎng) 絡地圖，并且參考所述地圖做出縮放決定。
12.一種用于在具有多個信號處理器的多點控制單元中路由視頻數(shù)據(jù)的系統(tǒng)，所述系 統(tǒng)包括用于在第一流處理器中將視頻數(shù)據(jù)視頻縮放至第一目的地所要求的第一縮放級別的 裝置，以及使用第二流處理器將所述視頻數(shù)據(jù)隨后縮放至用于第二目的地的第二、更小的縮放級別的裝置。
13.根據(jù)權利要求12所述的系統(tǒng)，其中，所述系統(tǒng)進一步包括 存儲保持代表所述架構的網(wǎng)絡拓撲的數(shù)據(jù)的網(wǎng)絡地圖的裝置，以及 參考所述地圖做出縮放決定的裝置。
全文摘要
本發(fā)明涉及用于視頻會議的硬件架構。提供了用于多點控制單元的視頻處理架構、系統(tǒng)和方法。在一個示例中，視頻處理系統(tǒng)包括多個處理器，所述多個處理器適于執(zhí)行對代表視頻圖像的數(shù)據(jù)的處理；多個鏈路，所述多個鏈路將所述多個處理器互連；以及多個流處理器，所述多個流處理器被配置成當數(shù)據(jù)通過所述鏈路在所述多個處理器之間穿過時執(zhí)行視頻數(shù)據(jù)的視頻縮放。
文檔編號H04N7/15GK102065270SQ20111000809
公開日2011年5月18日 申請日期2007年11月19日 優(yōu)先權日2006年11月20日
發(fā)明者西蒙·詹姆斯·溫·埃萬斯 申請人:科蒂安有限公司